JPH11260872A

JPH11260872A - スクリーニングプローバ

Info

Publication number: JPH11260872A
Application number: JP10082646A
Authority: JP
Inventors: Shinji Iino; 伸治飯野; Itaru Iida; 到飯田
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 1998-03-14
Filing date: 1998-03-14
Publication date: 1999-09-24
Also published as: US6380753B1

Abstract

(57)【要約】【課題】ＩＤＤＱテストにはＤＣテスト、ＡＣテスト
及び機能テスト等の電気的特性検査を行う汎用テスタが
用いられるため、検査速度が遅く検査コストが高くテス
トの再現性が悪い。また、従来のテスタはＩＤＤＱテス
ト用としてはテスタ自体が極めて高価でプローバとの配
線数が極めて多く、装置として大型化する。【解決手段】本発明のスクリーニングプローバは、ウ
エハＷに多数形成されたデバイスにＩ／Ｆボード１６を
電源電圧を印加し、静止時のデバイスの電源電流を静止
電源電流として測定し、この測定値が設定値より大きい
デバイスを不良品とするスクリーニングプローバであっ
て、静止電源電流とその設定値の大小を比較すると共に
測定値が設定値より大きい時にそのデバイスを不良品と
判定する電流モニタ２３と、この電流モニタ２３が不良
品と判定したデバイスへの静止電源電流を遮断する電流
遮断回路２４とを備えたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スクリーニングプ
ローバに関し、更に詳しくはウエハ状態で各半導体素子
（以下、「デバイス」と称す。）の各種の電気的特性検
査を行う前の段階で不良デバイスを除去するスクリーニ
ングプローバに関する。

【０００２】

【従来の技術】デバイスはパッケージングする前にウエ
ハ段階で電気的特性検査が行われ、良品のみがパッケー
ジングされている。ウエハ段階の電気的特性検査は大別
してＤＣテスト、ＡＣテスト及び機能テストがあり、こ
れらのテストにより良品デバイスをスクリーニングして
いる。そして、これらの検査にはプローバ及びテスタが
用いられ、テスタの信号をプローバを介してウエハ状態
の各デバイスに送信し、各デバイスからテスタへ送信さ
れる信号に基づいて不良品をスクリーニングしている。

【０００３】ところが、最近、微細加工技術の急速な進
歩により、デバイスの集積度が急激に高くなってデバイ
スが高機能化している。デバイスが大規模、高機能化し
ているため、製造工程で発生した欠陥を持つ不良品をス
クリーニングするための検査の検査効率が益々低下して
検査時間が急激に増大し、検査コストが高コスト化して
いる。しかも、機能テストでは発見し難いタイプの故障
が増加する傾向にあり、現実に出荷テストをパスしてい
る半導体製品でもデバイス自体の欠陥による不良品が多
く認められる。更に、デバイスの高機能化に伴って機能
テスト等におけるテストパターンが複雑になりその設計
が益々難しくなる傾向にある。

【０００４】そこで、最近では、検査コストの低減及び
故障検出率の向上を目指し、ＩＤＤＱテスト、ＢＩＳ
Ｔ、ＢＩＳＥ等のテスト容易化技術が着目されている。
例えば、ＩＤＤＱテストは、静止状態にある時のデバイ
スの微小な電源電流をテストパターンを変化させながら
検出し、その電源電流の大小で故障の有無を検出する手
法で、デバイスの内部ノードにテストパターンを書き込
み、パターン毎に判定する電流値を設定するだけで済む
ため、少ないテストパターンでＤＣテストや機能テスト
で検出できない欠陥、例えば短絡故障、開放故障、絶縁
不良等を検出することができ、最近では機能テストを補
完するテスト手法として注目されている。しかも、ＩＤ
ＤＱテストはＢＩＳＴ、ＢＩＳＥ等のようにデバイス内
にテスト用回路を組み込むことなく外部から検査できる
ため、デバイス面積の増大やデバイス機能低下がなく有
効なテスト手段と考えられる。従って、ＩＤＤＱテスト
をテスト工程の早期段階で実施することにより不良品を
スクリーニングすることができ、その後のＤＣテスト、
ＡＣテスト及び機能テスト等の検査コストの大幅な低減
を実現することができる。

【０００５】

【発明が解決しようとする課題】しかしながら、ＩＤＤ
ＱテストにはＤＣテスト、ＡＣテスト及び機能テスト等
の電気的特性検査を行う汎用テスタを用いて行われてい
るため、検査速度が遅く検査コストが高くなり、テスタ
側の漏れ電流によりデバイスの電源電圧が変動しテスト
の再現性が悪くなるという課題があった。しかも、従来
のテスタはＩＤＤＱテスト用としてはテスタ自体が極め
て高価でプローバとの配線数が極めて多く、装置として
大型化するという課題があった。尚、ＩＤＤＱテストの
高速化については高速充電回路等により改善されている
との報告がある（「日経エレクトロニクス」，１９９７
年７月７日号，第８５〜第９７頁）。

【０００６】本発明は、上記課題を解決するためになさ
れたもので、ＤＣテスト、ＡＣテスト、機能テスト等の
半導体素子の電気的特性検査に先立ってプローバ側でＩ
ＤＤＱテストを行い、検査工程の早期の段階で半導体素
子の不良品をより確実に検出することができ、しかもコ
ンパクトで制御側との配線数が格段に少なく低コストで
製造することができるスクリーニングプローバを提供す
ることを目的としている。

【０００７】

【課題を解決するための手段】本発明の請求項１に記載
のスクリーニングプローバは、半導体ウエハに多数形成
された半導体素子にコンタクタを介して電源電圧を印加
し、静止時の半導体素子の電源電流を静止電源電流とし
て測定し、この測定値が設定値より大きい半導体素子を
不良品とするスクリーニングプローバであって、上記静
止電源電流とその設定値の大小を比較すると共に上記測
定値が上記設定値より大きい時にその半導体素子を不良
品と判定する電流モニタと、この電流モニタが不良品と
判定した半導体素子への静止電源電流の通電を遮断する
電流遮断手段とを備えたことを特徴とするものである。

【０００８】また、本発明の請求項２に記載のスクリー
ニングプローバは、請求項１に記載の発明において、上
記静止電源電流測定用のテストパターンを上記半導体素
子に印加するパターンドライバを設けたことを特徴とす
るものである。

【０００９】また、本発明の請求項３に記載のスクリー
ニングプローバは、半導体ウエハに多数形成された半導
体素子にコンタクタを介して電源電圧を印加し、静止時
の半導体素子の電源電流を静止電源電流として測定し、
この測定値が設定値より大きい半導体素子を不良品とす
るスクリーニングプローバであって、上記半導体素子の
測定順序を制御する制御手段と、この制御手段に基づい
て上記半導体素子を順次切り換えるマルチプレクサと、
このマルチプレクサにより切り換えられた半導体素子の
静止電源電流とその設定値の大小を比較すると共に上記
測定値が上記設定値より大きい時にその半導体素子を不
良品と判定する電流モニタと、この電流モニタが不良品
と判定した半導体素子への静止電源電流の通電を遮断す
る電流遮断手段とを備え、且つ、上記制御手段は上記電
流モニタの監視結果を記憶する測定結果記憶手段を有
し、上記電流遮断手段は上記半導体素子の良品を記憶す
る良品記憶手段を有することを特徴とするものである。

【００１０】また、本発明の請求項４に記載のスクリー
ニングプローバは、請求項３に記載の発明において、上
記全半導体素子の静止電源電流測定用のテストパターン
を記憶するパターン記憶手段を上記制御手段に設け、且
つ、上記パターン記憶手段のテストパターンを印加する
パターンドライバを設けると共にこのパターンドライバ
で印加する半導体素子を順次切り換えるマルチプレクサ
を設けたことを特徴とするものである。

【００１１】

【発明の実施の形態】以下、図１〜図６に示す実施形態
に基づいて本発明を説明する。本実施形態のスクリーニ
ングプローバ１０は、図１、図２に示すように、プロー
バ本体１１と、このプローバ本体１１に隣接する制御ス
テーション１２と、この制御ステーション１２の制御下
で作動する印加／測定モジュール１３とを備え、印加／
測定モジュール１３はプローバ本体１１上に配置されて
いる。

【００１２】上記プローバ本体１１は、図１、図２に示
すように、ウエハＷをキャリア単位で収納するローダ部
１４と、このローダ部１４に連設されたプローバ部１５
とを備えている。ローダ部１４内には搬送機構としてピ
ンセット（図示せず）が配設され、このピンセットを介
してプローバ部１５に配設されたＸ、Ｙ、Ｚ及びθ方向
に移動可能なプローバチャック１６上へウエハＷを搬送
するようにしてある。プローバチャック１６の上方には
コンタクタ（Ｉ／Ｆボード）１７が配設され、図示しな
い位置合わせ機構を介してＩ／Ｆボード１７の接触子
（図示せず）に対してプローバチャック１６上のウエハ
Ｗの電極パッドを位置合わせし、Ｉ／Ｆボード１７の接
触子がウエハＷの全デバイスの検査用電極パッドと一括
して接触するようにしてある。

【００１３】上記制御ステーション１２は、上記印加／
測定モジュール１３を制御するシステムコントローラ１
８と、このシステムコントローラ１８の制御下で作動す
る電源１９及びパルスジェネレータ２０とを備え、ウエ
ハＷの各デバイスのＩＤＤＱテストを行う際に電源１９
からデバイスに対して電源電圧を印加し、また、パルス
ジェネレータ２０においてＩＤＤＱテスト用のテストパ
ターンを発生するようにしてある。

【００１４】上記印加／計測モジュール１３は、上記シ
ステムコントローラ１８に接続されたテストシーケンサ
２１と、このテストシーケンサ２１の制御下でデバイス
を一個ずつあるいは複数個ずつ切り換えるマルチプレク
サ２２と、このマルチプレクサ２２を介して選択された
デバイスの静止電源電流を監視する電流モニタ２３と、
この電流モニタ２３の監視結果に基づいて電源１９から
デバイスに電源電圧が印加された時に流れる静止電源電
流を遮断する電流遮断回路２４とを備えている。電流遮
断回路２４は複数のデバイスに対応した遮断機構を有
し、各デバイスの良否に即して静止電源電流を遮断し、
通電するようにしてある。また、テストシーケンサ２１
は制御メモリ２１Ａを有し、制御メモリ２１Ａでシステ
ムコントローラ１８の制御内容を記憶し、この記憶内容
に基づいて印加／計測モジュール１３の各機器を制御ス
テーション１２から分離することにより高速で制御する
ようにしてある。

【００１５】また、上記テストシーケンサ２１と電流モ
ニタ２３との間にはＤ／Ａ変換器２５が介在し、制御メ
モリ２１Ａで記憶された静止電源電流の制限値をＤ／Ａ
変換器２５を介して電流モニタ２３に設定するようにし
てある。この制限値はデバイスに種類に応じて複数の値
を設定できるようにしてある。そして、電流モニタ２３
では、マルチプレクサ２２によって選択されたデバイス
からＩ／Ｆボード１７を経由して流入する静止電源電流
の値と設定された制限値の大小を比較し、静止電源電流
値が制限値より大きい時にはそのデバイスが不良品と判
定し、逆の場合には良品と判定するようにしてある。電
流モニタ２３において不良品を検出した時には電流遮断
回路２４を作動させて電源１９を遮断し、測定系に制限
値を超える異常電流が流れるのを防止し、良品と判定し
た時には電流遮断回路２４を遮断することなく静止電源
電流を通電するようにしてある。

【００１６】更に、上記電流モニタ２３とテストシーケ
ンサ２１の間にはＡ／Ｄ変換器２６及びテスト結果メモ
リ２７がそれぞれ介在し、電流モニタ２３の測定値をＡ
／Ｄ変換器２６を介してテスト結果メモリ２７にデータ
として記録すると共に、テストシーケンサ２１がテスト
結果メモリ２７のデータを読み込んで良品のみＩＤＤＱ
テストを実施するようにしてある。また、テスト結果メ
モリ２７は電流モニタ２３から良、不良品データを受信
し、記憶するようにしてある。テスト結果メモリ２７と
電流遮断回路２４の間にはテストチップレジスタ２８が
介在し、テストチップレジスタ２８がテスト結果メモリ
２７の良品データ（被検査チップアドレス）を記憶し、
ＩＤＤＱテストを行う時に電流遮断回路２４を開放して
静止電源電流をデバイスに通電するようにしてある。

【００１７】上記パルスジェネレータ２０及びテストシ
ーケンサ２１にはパターンメモリ２９が接続され、パタ
ーンメモリ２９においてパルスジェネレータ２０で生成
したテストパターンを記憶するようにしてある。テスト
パターンがＢＩＳＴ用パターン等のように複数のビット
のパターンの場合には、各ビット毎にパターンメモリを
設ければ良い。そして、テストシーケンサ２１はパター
ンメモリ２９のテストパターンを読み込み、このテスト
パターンに即して静止電源電流の制限値を電流モニタ２
３に設定するようにしてある。従って、本実施形態のス
クリーニングプローバ１０はテストパターンをパターン
メモリ２９の記録した後は印加／測定モジュール１３の
みで測定することができるようになっている。また、パ
ターンメモリ２９にはパターンドライバ３０及びマルチ
プレクサ３１が順次接続され、パターンドライバ３０は
パターンメモリ２９で記憶されたテストパターンをマル
チプレクサ３１で選択されたデバイスに対して印加する
ようにしてある。そして、テストパターンを印加した時
の静止電源電流を電流モニタ２３で監視するようにして
ある。

【００１８】次に、ＩＤＤＱテストを実施する場合の動
作について図３、図４を参照しながら説明する。まず、
ＩＤＤＱテストに先立って測定デバイスに対して異常電
流が流れるか否かを判定し、異常電流が流れる不良品を
スクリーニングする。この判定は図３に示す手順に従っ
て行われる。デバイスに即した静止電源電流の制限値を
制御ステーション１２のシステムコントローラ１８から
印加／測定モジュール１３のテストシーケンサ２１を介
して電流モニタ２３に設定すると共に（ステップＳ
１）、パルスジェネレータ２０で発生したテストパター
ンをパターンメモリ２９に記録する。この操作により以
下で説明するデバイスのＩＤＤＱテストは印加／測定モ
ジュール１３において行うことができる。尚、検査に先
立ってプローバチャック１６を駆動させて位置合わせ機
構を介してウエハＷとＩ／Ｆボード１７の位置合わせを
行い、ウエハＷの全デバイスとＩ／Ｆボード１７とを図
２に示すように電気的に一括接触させておく。

【００１９】その後、制御ステーション１２の電源１９
から電源電圧を印加すると共にテストシーケンサ２１が
作動すると、マルチプレクサ２２が例えば複数個のデバ
イスを選択すると（ステップＳ２）、静止電源電流が電
流遮断回路２４からＩ／Ｆボード１７を介して選択され
た複数のデバイスに流入する（ステップＳ３）。この電
源電流はＩ／Ｆボード１７を介して電流モニタ２３へ流
れ込み、電流モニタ２３で複数個のデバイスの静止電源
電流を測定する。デバイスの中に静止電源電流が制限値
を超えたものがあれば、ステップＳ４においてそのデバ
イスは不良品であると判定して電流遮断回路２４を遮断
し（ステップＳ５）、制限値を超えた異常電流が測定系
内へ流れ込むことによる測定系の焼損を防止すると共に
そのデバイスをＡ／Ｄ変換器２６を介してテスト結果メ
モリ２７に不良品として記録する。また、電流モニタ２
３による測定値が制限値内であれば、ステップＳ４にお
いてそのデバイスは良品であると判定し、電流遮断回路
２４を遮断することなく静止電源電流を流すと共に、そ
のデバイスをＡ／Ｄ変換器２６を介してテスト結果メモ
リ２７に良品として記録する（ステップＳ６）。これら
のデータ記録が終了したら次に測定すべきデバイスが存
在するか否かを判断し（ステップＳ７）、測定すべきデ
バイスが存在する時にはステップＳ１へ戻り、ステップ
Ｓ１からステップＳ７までを繰り返す。ステップＳ７に
おいて次のデバイスが存在しない時には、測定したデバ
イスの良品、不良品マップを作成し（ステップＳ８）、
良品と判定されたデバイスはテスト結果メモリ２７を介
してテストチップレジスタ２８に記録する（ステップＳ
９）。

【００２０】上述の測定デバイスの判定手順が終了した
後、図４に示す手順でテスト電圧を印加してＩＤＤＱテ
ストを実施する。この段階では既に不良品がスクリーニ
ングされているため、テスト結果メモリ２７に記録され
た良品データをテストシーケンサ２１によって読み込
み、テストシーケンサ２１が良品データに基づいてマル
チプレクサ２２、３１を制御してデバイスの静止電源電
流を測定する。

【００２１】即ち、電源１９からテスト電圧を電流遮断
回路２４を介してテストチップレジスタ２８に記録され
た良品デバイスに対して同時に印加した後（ステップＳ
１１）、テストシーケンサ２１においてテストパターン
を選択し（ステップＳ１２）、静止電源電流の制限値を
電流モニタ２３に設定する（ステップＳ１３）。この制
限値を設定する時に制限値がテストパターン毎に異なる
時にはテストシーケンサ２１を介してその都度制限値を
設定する。

【００２２】引き続き、パターンドライバ３０からマル
チプレクサ３１で選択されたデバイスにテストパターン
を印加すると（ステップＳ１４）、このテストパターン
に合ったデバイスのノードに静止電源電流が流れ、この
電流を電流モニタ２３で測定し（ステップＳ１５）、測
定値を制限値と比較しデバイスの良否を判定し、測定値
が制限値を超えたデバイスは不良品と判定する。そし
て、この測定データをテスト結果メモリ２７に記録する
（ステップＳ１６）。次いで、測定したデバイスが最後
のデバイスか否かを判断し（ステップＳ１７）、最後の
デバイスでなければステップＳ１２へ戻りステップＳ１
１からステップＳ１６の動作を繰り返す、最後のデバイ
スであれば、電源電圧を遮断し（ステップＳ１８）、テ
スト結果を記録する（ステップＳ１９）。このＩＤＤＱ
テストにより短絡故障、開放故障、絶縁不良等の製造段
階の欠陥を検出し、不良品を確実にスクリーニングす
る。尚、テスト結果を不良品には電流遮断回路２４が作
動して静止電源電流は流れない。引き続きマルチプレク
サ２２、３１によってデバイスを順次切り換えて同様の

【００２３】以上説明したように本実施形態によれば、
プローバ側に静止電源電圧を監視する電流モニタ２３を
設けると共に静止電源電流が制限値を超えた時に電源電
圧を遮断する電流遮断回路２４を設けたため、プローバ
側で電流モニタ２３によってデバイスの良否をスクリー
ニングすることができると共に不良品の時には電流遮断
回路２４が働いて電源電圧を遮断して異常電流による測
定系の焼損を防止することができる。また、電流モニタ
２３及び電流遮断回路２４等の測定系を印加／測定モジ
ュール１３としてプローバ本体１１側に纏めたため、制
御ステーション１２との配線数が従来と比較して格段に
少なく、配線長も短いためノイズに強い構造になり、し
かも従来のように大型の汎用テスタを用いる必要がな
く、ＩＤＤＱテスタとして装置のコンパクト化及び低コ
スト化を実現することができる。また、ＩＤＤＱテスト
を行う時にはスクリーニングされたデバイスのみのテス
トを行うため、テスト個数が削減されてＩＤＤＱテスト
の効率良く確実に行うことができる。また、ウエハＷと
Ｉ／Ｆボード１７を一括接触させ、マルチプレクサ２
２、３１を介してデバイスを一個ずつあるいは複数個ず
つ検査することができ、スループットを高めることがで
きる。

【００２４】また、図５は本発明の他の実施形態のスク
リーニングプローバを示す構成図である。本実施形態の
スクリーニングプローバ１００は、ウエハＷをインデッ
クス送りしながら前述の検査を行うもので、外観は上記
実施形態のスクリーニングプローバ１０とほぼ同様であ
る。そこで、本実施形態のスクリーニングプローバを図
５、図６を参照しながら説明する。

【００２５】本実施形態のスクリーニングプローバ１０
０は、制御ステーション１０１、印加／計測モジュール
１０２、プローバ本体（図示せず）内に配設されたプロ
ーバチャック１０３及びプローブカード１０４を備えて
いる。制御ステーション１０１は、図５に示すように、
システムコントローラ１０５、電源１０６及びパルスジ
ェネレータ１０７を備え、上記実施形態に準じて構成さ
れている。また、印加／測定モジュール１０２は、図５
に示すように、デバイスの静止電源電流を監視する電流
モニタ１０８と、この電流モニタ１０８の監視結果に基
づいて電源１０６からデバイスに電源電圧が印加された
時に流れる電源電流を遮断する電流遮断回路１０９とを
備えている。電流モニタ１０８にはＤ／Ａ変換器１１０
を介してシステムコントローラ１０５が接続され、この
Ｄ／Ａ変換器１１０を介して電流モニタ１０８に制限値
を設定するようにしてある。そして、電流モニタ１０８
では、デバイスからプローブカード１０４を経由して流
入する静止電源電流の値とＤ／Ａ変換器１１０を介して
設定された制限値の大小を比較し、静止電源電流値が制
限値より大きい時にはそのデバイスが不良品と判定し、
逆の場合には良品と判定するようにしてある。この電流
モニタ１０８には電流遮断回路１０９が接続され、電流
モニタ１０８において不良品を検出した時には電流遮断
回路１０９を介して電源１０６を遮断し、測定系に制限
値を超える異常電流が流れるのを防止し、良品と判定し
た時には電流遮断回路１０９を遮断することなく静止電
源電流を通電するようにしてある。更に、電流モニタ１
０８にはＡ／Ｄ変換器１１１を介してシステムコントロ
ーラ１０５が接続され、電流モニタ１０８によって検出
された静止電源電流をＡ／Ｄ変換器１１１を介してシス
テムコントローラ１０５へ送信し、システムコントロー
ラ１０５内のメモリへ静止電源電流データとして記憶さ
せるようにしてある。また、この印加／計測モジュール
１０２にはパルスジェネレータ１０７に接続されたパタ
ーンドライバ１１２が配設され、パルスジェネレータ１
０７で生成したテストパターンをパターンドライバ１１
２からプローブカード１０４を介してデバイスに印加す
るようにしてある。

【００２６】また、上記プローブカード１０４は例えば
図６に示すようにメンブレンタイプのカードとして構成
されている。このプローブカード１０４は、例えばバン
プ状の接触子１０４Ａが複数形成されたメンブレン１０
４Ｂと、このメンブレン１０４Ｂを裏面から押さえる押
さえ部材１０４Ｃと、この押さえ部材１０４Ｃの周囲で
メンブレン１０４Ｂと接続された接続されたプリント配
線基板からなる支持体１０４Ｄと、この支持体１０４Ｄ
とでメンブレン１０４Ｂの周縁部を挟持する枠体１０４
Ｅとを備えている。枠体１０４Ｅの内面には全周に亘っ
てシール部材１０４Ｆが取り付けられ、検査時にウエハ
Ｗとメンブレン１０４Ｂ間に気密空間１０４Ｇを形成す
るようにしてる。また、枠体１０４Ｅには排気ポンプ
（図示せず）に接続された貫通孔１０４Ｈが形成され、
排気ポンプを介して同図の矢印で示すように気密空間１
０４Ｇを減圧するようにしてある。更に、支持体１０４
Ｄの中央には開口部１０４Ｉが形成され、この支持体１
０４Ｄは開口部１０４Ｉの周囲でベローズ１０４Ｊを介
して押さえ部材１０４Ｃと連結されている。従って、検
査時に、排気ポンプで気密空間１０４Ｇ内を減圧する
と、大気圧が押さえ部材１０４Ｃに働いてメンブレン１
０４Ｂの接触子１０４ＡをウエハＷに押圧する。このよ
うに大気圧を利用して接触子１０４ＡをウエハＷに押圧
することにより、接触子１０４Ａが多ピン化して接触子
１０４Ａによるプローバチャック１０３の耐荷重を改善
することができる。

【００２７】本実施形態のスクリーニングプローバ１０
０の場合には、プローバチャック１０３をインデックス
送りしながら各デバイスのＩＤＤＱテストを行う以外
は、上記実施形態のスクリーニングプローバ１０と同様
の作用効果を期することができる。

【００２８】尚、本発明は上記各実施形態に何等制限さ
れるものでないことは云うまでもない。

【００２９】

【発明の効果】本発明の請求項１〜請求項４に記載の発
明によれば、ＤＣテスト、ＡＣテスト、機能テスト等の
半導体素子の電気的特性検査に先立ってプローバ側でＩ
ＤＤＱテストを行い、検査工程の早期の段階で半導体素
子の不良品をより確実に検出することができ、しかもコ
ンパクトで低コストで製造することができるスクリーニ
ングプローバを提供することができる。

【図面の簡単な説明】

【図１】本発明のスクリーニングプローバの一実施形態
を示す外観図である。

【図２】図１に示すスクリーニングプローバの構成を示
すブロック図である。

【図３】図１に示すスクリーニングプローバを用いてウ
エハ内の不良品デバイスを判定する手順を示すフロー図
である。

【図４】図３に示す手順で良品と判定されたデバイスの
ＩＤＤＱテストを行う手順を示すフロー図である。

【図５】本発明のスクリーニングプローバの他の実施形
態を示すブロック図である。

【図６】図５に示すスクリーニングプローバに用いられ
たプローブカードを具体的に示す断面図である。

【符号の説明】

１０、１００スクリーニングプローバ１７Ｉ／Ｆボード（コンタクタ）２１テストシーケンサ（制御手段）２２、３１マルチプレクサ２３、１０８電流モニタ２４、１０９電流遮断回路（電流遮断手段）２７テスト結果メモリ（測定結果記憶手
段）２８テストチップレジスタ（良品記憶手
段）２９パターンメモリ（パターン記憶手段）３０、１１２パターンドライバ１０４プローブカード（コンタクタ）

Claims

【特許請求の範囲】

【請求項１】半導体ウエハに多数形成された半導体素
子にコンタクタを介して電源電圧を印加し、静止時の半
導体素子の電源電流を静止電源電流として測定し、この
測定値が設定値より大きい半導体素子を不良品とするス
クリーニングプローバであって、上記静止電源電流とそ
の設定値の大小を比較すると共に上記測定値が上記設定
値より大きい時にその半導体素子を不良品と判定する電
流モニタと、この電流モニタが不良品と判定した半導体
素子への静止電源電流の通電を遮断する電流遮断手段と
を備えたことを特徴とするスクリーニングプローバ。
【請求項２】上記静止電源電流測定用のテストパター
ンを上記半導体素子に印加するパターンドライバを設け
たことを特徴とする請求項１に記載のスクリーニングプ
ローバ。
【請求項３】半導体ウエハに多数形成された半導体素
子にコンタクタを介して電源電圧を印加し、静止時の半
導体素子の電源電流を静止電源電流として測定し、この
測定値が設定値より大きい半導体素子を不良品とするス
クリーニングプローバであって、上記半導体素子の測定
順序を制御する制御手段と、この制御手段に基づいて上
記半導体素子を順次切り換えるマルチプレクサと、この
マルチプレクサにより切り換えられた半導体素子の静止
電源電流とその設定値の大小を比較すると共に上記測定
値が上記設定値より大きい時にその半導体素子を不良品
と判定する電流モニタと、この電流モニタが不良品と判
定した半導体素子への静止電源電流の通電を遮断する電
流遮断手段とを備え、且つ、上記制御手段は上記電流モ
ニタの監視結果を記憶する測定結果記憶手段を有し、上
記電流遮断手段は上記半導体素子の良品を記憶する良品
記憶手段を有することを特徴とするスクリーニングプロ
ーバ。
【請求項４】上記全半導体素子の静止電源電流測定用
のテストパターンを記憶するパターン記憶手段を上記制
御手段に設け、且つ、上記パターン記憶手段のテストパ
ターンを印加するパターンドライバを設けると共にこの
パターンドライバで印加する半導体素子を順次切り換え
るマルチプレクサを設けたことを特徴とする請求項３に
記載のスクリーニングプローバ。