JPH03165047A - バーン・イン装置 - Google Patents
バーン・イン装置Info
- Publication number
- JPH03165047A JPH03165047A JP1304131A JP30413189A JPH03165047A JP H03165047 A JPH03165047 A JP H03165047A JP 1304131 A JP1304131 A JP 1304131A JP 30413189 A JP30413189 A JP 30413189A JP H03165047 A JPH03165047 A JP H03165047A
- Authority
- JP
- Japan
- Prior art keywords
- emitted light
- amount
- time
- distribution
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 19
- 230000002950 deficient Effects 0.000 claims abstract description 11
- 230000007547 defect Effects 0.000 claims abstract description 9
- 238000012544 monitoring process Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000011156 evaluation Methods 0.000 abstract 1
- 238000004020 luminiscence type Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路の高温動作試験をおこなうため
のバーン・イン装置に関すも 従来の技術 従来 半導体集積回路の高温動作試験は すべて電気的
な方法によって行なわれており、出力信号をモニタし
予想される信号と出力信号が合致しない場へ 不良と判
定してい九 発明が解決しようとする課題 従来の方法でζよ 回路を動作させるための電源ライン
をはじめ入力信号ライン、出力信号モニターライン娠
非常に多くの信号ラインが必要であっ九 ところカミ
バーン・インボードの物理的な面積の制約のた八 登載
されるチップの数に制約が生じたり、信号ラインの数の
制約から十分なモニタができなかった また 電気的な
方法で（よどの不良モード力＼ チップ上のどの部分で
生じているのかを解析することが不可能であっ九本発明
は上述の課題を鑑みてなされたもので、Ｉ１０ビンの制
限をなくし 信頼性を評価しつつ不良解析を行なうこと
ができるバーン・イン装置を提供することを目的とすも 課題を解決するための手段 本発明（１）ｊＬ 半導体集積回路の高温動作試験に
おいて、チップから放出される光をモニターし その発
光量または発光分布の変化から不良チップの検出をおこ
なうことを特徴としたバーン・イン装置であも また本発明（２）（友 半導体集積回路の高温動作試験
において、不良が検出された昧 チップから放出される
光をモニタし その波長分布から不良モードの判定を行
うことを特徴としたバーン・イン装置であも 作用 半導体集積回路にバイアスを加えると、ホットキャリア
効果により、発光が生じも これは 高電界中の電子が
再結合する際に放出するエネルギーによるものであり、
酸化膜の絶縁被嵌 拡散層の接合破壊などが発生すると
、発光１ 波長に大きな変化が起こム 例えば 回路中
の一個のトランジスタを例にとった場合、これらの破壊
前はゲート全面で発光が見られるカミ 破壊すると破壊
箇所に電流が集中するたへ 発光は一点に集中し発光量
も減少すも 以上の原理を用いて、まず試験開始直詠
発光量 波長分布 発光の面内分布を計り、記憶装置に
記憶しておく。次ζζ 一定の時間間隔をおいて、発光
量、波長分布 面内分布を測定し 試験開始直前の測定
値と比較すも もし これらの測定値に変化が生じてい
る場合 不良と判定できも また その時の波長分布より、それが接合破壊によるも
の力＼ ラッチアップによるものがなど、不良モードも
同時に検出できも 実施例 （実施例１） 第１図は本発明におけるバーン・イン装置の構成図であ
も 第１図に示す様番へ 高温室３ｏに集積回路１０を
登載したバーンインボード２ｏを設置し 入力信号を発
生させる信号発生器４ｏか収信号を集積回路１０に印加
すａ 集積回路１ｏがら放出される光１５ζ上 波長フ
ィルタ５ｏを通して、フォトンカウンティングカメラヘ
ッド６ｏに集光され 放出光１５を感知すム このカメ
ラヘッド６０は コントローラ７ｏで制御されており、
試験開始直前と開始後一定の時間間隔をおいて、発光量
波長分水 面内分布が計測されも またそのときどき
のデータ１上 記憶装置８ｏに記憶され 随時読みだせ
も また 波長フィルタ５０をカメラヘッド６０に付加
することにより波長分布をも測定できる。
のバーン・イン装置に関すも 従来の技術 従来 半導体集積回路の高温動作試験は すべて電気的
な方法によって行なわれており、出力信号をモニタし
予想される信号と出力信号が合致しない場へ 不良と判
定してい九 発明が解決しようとする課題 従来の方法でζよ 回路を動作させるための電源ライン
をはじめ入力信号ライン、出力信号モニターライン娠
非常に多くの信号ラインが必要であっ九 ところカミ
バーン・インボードの物理的な面積の制約のた八 登載
されるチップの数に制約が生じたり、信号ラインの数の
制約から十分なモニタができなかった また 電気的な
方法で（よどの不良モード力＼ チップ上のどの部分で
生じているのかを解析することが不可能であっ九本発明
は上述の課題を鑑みてなされたもので、Ｉ１０ビンの制
限をなくし 信頼性を評価しつつ不良解析を行なうこと
ができるバーン・イン装置を提供することを目的とすも 課題を解決するための手段 本発明（１）ｊＬ 半導体集積回路の高温動作試験に
おいて、チップから放出される光をモニターし その発
光量または発光分布の変化から不良チップの検出をおこ
なうことを特徴としたバーン・イン装置であも また本発明（２）（友 半導体集積回路の高温動作試験
において、不良が検出された昧 チップから放出される
光をモニタし その波長分布から不良モードの判定を行
うことを特徴としたバーン・イン装置であも 作用 半導体集積回路にバイアスを加えると、ホットキャリア
効果により、発光が生じも これは 高電界中の電子が
再結合する際に放出するエネルギーによるものであり、
酸化膜の絶縁被嵌 拡散層の接合破壊などが発生すると
、発光１ 波長に大きな変化が起こム 例えば 回路中
の一個のトランジスタを例にとった場合、これらの破壊
前はゲート全面で発光が見られるカミ 破壊すると破壊
箇所に電流が集中するたへ 発光は一点に集中し発光量
も減少すも 以上の原理を用いて、まず試験開始直詠
発光量 波長分布 発光の面内分布を計り、記憶装置に
記憶しておく。次ζζ 一定の時間間隔をおいて、発光
量、波長分布 面内分布を測定し 試験開始直前の測定
値と比較すも もし これらの測定値に変化が生じてい
る場合 不良と判定できも また その時の波長分布より、それが接合破壊によるも
の力＼ ラッチアップによるものがなど、不良モードも
同時に検出できも 実施例 （実施例１） 第１図は本発明におけるバーン・イン装置の構成図であ
も 第１図に示す様番へ 高温室３ｏに集積回路１０を
登載したバーンインボード２ｏを設置し 入力信号を発
生させる信号発生器４ｏか収信号を集積回路１０に印加
すａ 集積回路１ｏがら放出される光１５ζ上 波長フ
ィルタ５ｏを通して、フォトンカウンティングカメラヘ
ッド６ｏに集光され 放出光１５を感知すム このカメ
ラヘッド６０は コントローラ７ｏで制御されており、
試験開始直前と開始後一定の時間間隔をおいて、発光量
波長分水 面内分布が計測されも またそのときどき
のデータ１上 記憶装置８ｏに記憶され 随時読みだせ
も また 波長フィルタ５０をカメラヘッド６０に付加
することにより波長分布をも測定できる。
以下、不良チップの検出方法を説明すも まず試験開始
直詠 発光１ 波長分水 発光の面内分布を計り、記憶
装置８０に記憶しておく。次代信号発生器４０か収 信
号を集積回路１０に印加した状態で一定の時間間隔をお
いて、発光量 波長分布 面内分布を測定し 試験開始
直前の測定値と比較すも もし これらの測定値に変化
が生じている場合 不良と判定できも 第２図にストレ
ス印加時間に対する発光量の経時変化を示すカミ発光量
の変動が見られるＴｆが回路不良が発生した時間であり
、その時の発光量に変動により集積回路ｌＯの不良箇所
を検出できも 高温動作試験が開始されると同時にコン
トローラー７０により、発光量のモニターを開始すると
、試験されている回路の不良発生時間が正確にわかも
また 回路からの発光量を検出する方法であるた八 バ
ーンイン装置の入出力ピンの制限を受けないた八 チッ
プのピン数が増大しても全く支障をきたさな（〜な耘
本実施例では発光量の変動によって、不良チップを検出
したカミ 発光分布から同様に不良チップの検出を行な
うことができも （実施例２） 第１図に示すバーン・イン装置を用いて、不良モードの
検出手順を以下に示も ま哄 試験開始直前！ミ 発光量 波長分布 発光量の
面内分布をそれぞれ計測し 試験開始直徽一定時間間隔
をおいて同様の計測を行う。第２図に発光量の経時変化
を示す。図に示すように発光量がＰｓからＰｆまで変化
した職 不良が発生したことになも この昧 第３図に
示す様に波長分布にも変化が起こっており、不良発生啄
λ２にピークを持つ分布が加わっていも あらかじへ
不良モードとピークの位置関係を調べておけばλ２がど
のモードに対応するかで、不良モードを知ることができ
も 例えζ瓜 λ２＝５００ｎｍであれば酸化膜破壊モ
ードであり、 λ２が１１０００ｎ以上であれば接合破
壊モードであも まｔヘ 発光量の面内分布を試験開始直前のものと比
較することによりチップ上のどの場所で発生したのかを
知ることができる。これまで、 １チツプの試験例を挙
げた力士 カメラヘッドを大型化する力＼ または 移
動式にすることにより、複数チップの試験も可能となも 発明の効果 本発明を用いることにより、チップの入出力ビン数の多
い少ないに無関係へ モニターでき、正確な不良発生時
間を知ることができ、同時にどの部分で、どのモードの
不良が発生したのかがわかり、信頼性向上のためへ ど
のように改良すべきかという重要な情報を得ることがで
きａ
直詠 発光１ 波長分水 発光の面内分布を計り、記憶
装置８０に記憶しておく。次代信号発生器４０か収 信
号を集積回路１０に印加した状態で一定の時間間隔をお
いて、発光量 波長分布 面内分布を測定し 試験開始
直前の測定値と比較すも もし これらの測定値に変化
が生じている場合 不良と判定できも 第２図にストレ
ス印加時間に対する発光量の経時変化を示すカミ発光量
の変動が見られるＴｆが回路不良が発生した時間であり
、その時の発光量に変動により集積回路ｌＯの不良箇所
を検出できも 高温動作試験が開始されると同時にコン
トローラー７０により、発光量のモニターを開始すると
、試験されている回路の不良発生時間が正確にわかも
また 回路からの発光量を検出する方法であるた八 バ
ーンイン装置の入出力ピンの制限を受けないた八 チッ
プのピン数が増大しても全く支障をきたさな（〜な耘
本実施例では発光量の変動によって、不良チップを検出
したカミ 発光分布から同様に不良チップの検出を行な
うことができも （実施例２） 第１図に示すバーン・イン装置を用いて、不良モードの
検出手順を以下に示も ま哄 試験開始直前！ミ 発光量 波長分布 発光量の
面内分布をそれぞれ計測し 試験開始直徽一定時間間隔
をおいて同様の計測を行う。第２図に発光量の経時変化
を示す。図に示すように発光量がＰｓからＰｆまで変化
した職 不良が発生したことになも この昧 第３図に
示す様に波長分布にも変化が起こっており、不良発生啄
λ２にピークを持つ分布が加わっていも あらかじへ
不良モードとピークの位置関係を調べておけばλ２がど
のモードに対応するかで、不良モードを知ることができ
も 例えζ瓜 λ２＝５００ｎｍであれば酸化膜破壊モ
ードであり、 λ２が１１０００ｎ以上であれば接合破
壊モードであも まｔヘ 発光量の面内分布を試験開始直前のものと比
較することによりチップ上のどの場所で発生したのかを
知ることができる。これまで、 １チツプの試験例を挙
げた力士 カメラヘッドを大型化する力＼ または 移
動式にすることにより、複数チップの試験も可能となも 発明の効果 本発明を用いることにより、チップの入出力ビン数の多
い少ないに無関係へ モニターでき、正確な不良発生時
間を知ることができ、同時にどの部分で、どのモードの
不良が発生したのかがわかり、信頼性向上のためへ ど
のように改良すべきかという重要な情報を得ることがで
きａ
第１図は本発明におけるバーン・イン装置の構成Ｆ！ｉ
Ａ、第２図は不良発生時を検出するための発光量の経時
変化を示す阻 第３図は不良モードを検出するための波
長分布の一例を示す図であａｌｏ・・・半導体集積回跋
１５・・・発光 ２０・・・バーンインボード、 ３
０・・・高温室 ４０・・・信号発生装置 ５０・・・
波長フィル久 ６０・・・フォトンカウンティングカメ
ラヘッド、 ７０・・・コントローラ、８０・・・記憶
装置
Ａ、第２図は不良発生時を検出するための発光量の経時
変化を示す阻 第３図は不良モードを検出するための波
長分布の一例を示す図であａｌｏ・・・半導体集積回跋
１５・・・発光 ２０・・・バーンインボード、 ３
０・・・高温室 ４０・・・信号発生装置 ５０・・・
波長フィル久 ６０・・・フォトンカウンティングカメ
ラヘッド、 ７０・・・コントローラ、８０・・・記憶
装置
Claims (2)
- （１）半導体集積回路の高温動作試験において、チップ
から放出される光をモニターし、その発光量または発光
分布の変化から不良チップの検出をおこなうことを特徴
としたバーン・イン装置。 - （２）半導体集積回路の高温動作試験において、不良が
検出された時、チップから放出される光をモニタ子、そ
の波長分布から不良モードの判定を行うことを特徴とし
たバーン・イン装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304131A JPH0687476B2 (ja) | 1989-11-22 | 1989-11-22 | バーン・イン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304131A JPH0687476B2 (ja) | 1989-11-22 | 1989-11-22 | バーン・イン装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03165047A true JPH03165047A (ja) | 1991-07-17 |
| JPH0687476B2 JPH0687476B2 (ja) | 1994-11-02 |
Family
ID=17929415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1304131A Expired - Fee Related JPH0687476B2 (ja) | 1989-11-22 | 1989-11-22 | バーン・イン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687476B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100276619B1 (ko) * | 1996-08-21 | 2001-01-15 | 다니구찌 이찌로오, 기타오카 다카시 | 피측정디바이스의 고장해석방법 및 고장해석장치 |
-
1989
- 1989-11-22 JP JP1304131A patent/JPH0687476B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100276619B1 (ko) * | 1996-08-21 | 2001-01-15 | 다니구찌 이찌로오, 기타오카 다카시 | 피측정디바이스의 고장해석방법 및 고장해석장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0687476B2 (ja) | 1994-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788093B2 (en) | Methodology and apparatus using real-time optical signal for wafer-level device dielectrical reliability studies | |
| US7023229B2 (en) | Dynamic burn-in equipment | |
| JP2783243B2 (ja) | Ｃｍｏｓ集積回路の故障検出方法及び装置 | |
| EP0483983B1 (en) | Method and apparatus for testing the soldering of semiconductor devices by the detection of leakage current | |
| KR100187746B1 (ko) | 전자회로의 고장 진단 장치 및 고장 진단 방법 | |
| CN111862019B (zh) | 一种热电光软多维信息融合电路智能检测与故障诊断方法 | |
| US7617427B2 (en) | Method and apparatus for detecting defects in integrated circuit die from stimulation of statistical outlier signatures | |
| KR101499851B1 (ko) | 번인 보드의 테스트 시스템 | |
| JPH03165047A (ja) | バーン・イン装置 | |
| CN112505526B (zh) | 一种大功率模块内部多芯片温度分布均匀性的评测方法 | |
| US7062399B1 (en) | Resistivity analysis | |
| JP3287332B2 (ja) | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 | |
| JP2011215007A (ja) | 試験装置及び試験方法 | |
| US6230293B1 (en) | Method for quality and reliability assurance testing of integrated circuits using differential Iddq screening in lieu of burn-in | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| US20230384365A1 (en) | Wafer test system and operating method thereof | |
| RU2133043C1 (ru) | Способ диагностирования тиристорного преобразователя | |
| JPS62136041A (ja) | ウエハプロ−バ | |
| US6028434A (en) | Method and apparatus for detecting emitted radiation from interrupted electrons | |
| US6894301B2 (en) | Method and apparatus for testing circuit using light emission | |
| US6661246B1 (en) | Constant-current VDDQ testing of integrated circuits | |
| Matsui et al. | Fault localization of IDDQ failure using External trigger Synchronous LIT technique | |
| JP2822738B2 (ja) | 半導体ｉｃの検査方法 | |
| US20030002362A1 (en) | Method for assessing the quality of a memory unit | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |