JPH0687476B2 - バーン・イン装置 - Google Patents
バーン・イン装置Info
- Publication number
- JPH0687476B2 JPH0687476B2 JP1304131A JP30413189A JPH0687476B2 JP H0687476 B2 JPH0687476 B2 JP H0687476B2 JP 1304131 A JP1304131 A JP 1304131A JP 30413189 A JP30413189 A JP 30413189A JP H0687476 B2 JPH0687476 B2 JP H0687476B2
- Authority
- JP
- Japan
- Prior art keywords
- light emission
- burn
- amount
- chip
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体集積回路の高温動作試験をおこなうため
のバーン・イン装置に関する。
のバーン・イン装置に関する。
従来の技術 従来、半導体集積回路の高温動作試験は、すべて電気的
な方法によって行なわれており、出力信号をモニタし、
予想される信号と出力信号が合致しない場合、不良と判
定していた。
な方法によって行なわれており、出力信号をモニタし、
予想される信号と出力信号が合致しない場合、不良と判
定していた。
発明が解決しようとする課題 従来の方法では、回路を動作させるための電源ラインを
はじめ入力信号ライン、出力信号モニターライン等、非
常に多くの信号ラインが必要であった。ところが、バー
ン・インボードの物理的な面積の制約のため、登載され
るチップの数に制約が生じたり、信号ラインの数の制約
から十分なモニタができなかった。また、電気的な方法
では、どの不良モードか、チップ上のどの部分で生じて
いるのかを解析することが不可能であった。
はじめ入力信号ライン、出力信号モニターライン等、非
常に多くの信号ラインが必要であった。ところが、バー
ン・インボードの物理的な面積の制約のため、登載され
るチップの数に制約が生じたり、信号ラインの数の制約
から十分なモニタができなかった。また、電気的な方法
では、どの不良モードか、チップ上のどの部分で生じて
いるのかを解析することが不可能であった。
本発明は上述の課題を鑑みてなされたもので、I/Oピン
の制限をなくし、信頼性を評価しつつ不良解析を行なう
ことができるバーン・イン装置を提供することを目的と
する。
の制限をなくし、信頼性を評価しつつ不良解析を行なう
ことができるバーン・イン装置を提供することを目的と
する。
課題を解決するための手段 本発明（１）は、半導体集積回路の高温動作試験におい
て、チップから放出される光をモニターし、その発光量
または発光分布の変化から不良チップの検出をおこなう
ことを特徴としたバーン・イン装置である。
て、チップから放出される光をモニターし、その発光量
または発光分布の変化から不良チップの検出をおこなう
ことを特徴としたバーン・イン装置である。
また本発明（２）は、半導体集積回路の高温動作試験に
おいて、不良が検出された時、チップから放出される光
をモニタし、その波長分布から不良モードの判定を行う
ことを特徴としたバーン・イン装置である。
おいて、不良が検出された時、チップから放出される光
をモニタし、その波長分布から不良モードの判定を行う
ことを特徴としたバーン・イン装置である。
作用 半導体集積回路にバイアスを加えると、ホットキャリア
効果により、発光が生じる。これは、高電界中の電子が
再結合する際に放出するエネルギーによるものであり、
酸化膜の絶縁破壊、拡散層の接合破壊などが発生する
と、発光量、波長に大きな変化が起こる。例えば、回路
中の一個のトランジスタを例にとった場合、これらの破
壊前はゲート全面で発光が見られるが、破壊すると破壊
箇所に電流が集中するため、発光は一点に集中し、発光
量も減少する。以上の原理を用いて、まず試験開始直
前、発光量、波長分布、発光の面内分布を計り、記憶装
置に記憶しておく。次に、一定の時間間隔をおいて、発
光量、波長分布、面内分布を測定し、試験開始直前の測
定値と比較する。もし、これらの測定値に変化が生じて
いる場合、不良と判定できる。
効果により、発光が生じる。これは、高電界中の電子が
再結合する際に放出するエネルギーによるものであり、
酸化膜の絶縁破壊、拡散層の接合破壊などが発生する
と、発光量、波長に大きな変化が起こる。例えば、回路
中の一個のトランジスタを例にとった場合、これらの破
壊前はゲート全面で発光が見られるが、破壊すると破壊
箇所に電流が集中するため、発光は一点に集中し、発光
量も減少する。以上の原理を用いて、まず試験開始直
前、発光量、波長分布、発光の面内分布を計り、記憶装
置に記憶しておく。次に、一定の時間間隔をおいて、発
光量、波長分布、面内分布を測定し、試験開始直前の測
定値と比較する。もし、これらの測定値に変化が生じて
いる場合、不良と判定できる。
また、その時の波長分布より、それが接合破壊によるも
のか、ラッチアップによるものかなど、不良モードも同
時に検出できる。
のか、ラッチアップによるものかなど、不良モードも同
時に検出できる。
実施例 （実施例１） 第１図は本発明におけるバーン・イン装置の構成図であ
る。第１図に示す様に、高温室30に集積回路10を登載し
たバーンインボード20を設置し、入力信号を発生させる
信号発生器40から、信号を集積回路10に印加する。集積
回路10から放出される光15は、波長フィルタ50を通し
て、フォトンカウンテイングカメラヘッド60に集光さ
れ、放出光15を感知する。このカメラヘッド60は、コン
トローラ70で制御されており、試験開始直前と開始後一
定の時間間隔をおいて、発光量、波長分布、面内分析が
計測される。また、そのときどきのデータは、記憶装置
80に記憶され、随時読みだせる。また、波長フィルタ50
をカメラヘッド60に付加することにより波長分布をも測
定できる。
る。第１図に示す様に、高温室30に集積回路10を登載し
たバーンインボード20を設置し、入力信号を発生させる
信号発生器40から、信号を集積回路10に印加する。集積
回路10から放出される光15は、波長フィルタ50を通し
て、フォトンカウンテイングカメラヘッド60に集光さ
れ、放出光15を感知する。このカメラヘッド60は、コン
トローラ70で制御されており、試験開始直前と開始後一
定の時間間隔をおいて、発光量、波長分布、面内分析が
計測される。また、そのときどきのデータは、記憶装置
80に記憶され、随時読みだせる。また、波長フィルタ50
をカメラヘッド60に付加することにより波長分布をも測
定できる。
以下、不良チップの検出方法を説明する。まず試験開始
直前、発光量、波長分布、発光の面内分布を計り、記憶
装置80に記憶しておく。次に、信号発生器40から、信号
を集積回路10に印加した状態で一定の時間間隔をおい
て、発光量、波長分布、面内分布を測定し、試験開始直
前の測定値と比較する。もし、これらの測定値に変化が
生じている場合、不良と判定できる。第２図にストレス
印加時間に対する発光量の経時変化を示すが、発光量の
変動が見られるTfが回路不良が発生した時間であり、そ
の時の発光量に変動により集積回路10の不良箇所を検出
できる。高温動作試験が開始されると同時にコントロー
ラー70により、発光量のモニターを開始すると、試験さ
れている回路の不良発生時間が正確にわかる。また、回
路からの発光量を検出する方法であるため、バーンイン
装置の入出力ピンの制限を受けないため、チップのピン
数が増大しても全く支障をきたさない。
直前、発光量、波長分布、発光の面内分布を計り、記憶
装置80に記憶しておく。次に、信号発生器40から、信号
を集積回路10に印加した状態で一定の時間間隔をおい
て、発光量、波長分布、面内分布を測定し、試験開始直
前の測定値と比較する。もし、これらの測定値に変化が
生じている場合、不良と判定できる。第２図にストレス
印加時間に対する発光量の経時変化を示すが、発光量の
変動が見られるTfが回路不良が発生した時間であり、そ
の時の発光量に変動により集積回路10の不良箇所を検出
できる。高温動作試験が開始されると同時にコントロー
ラー70により、発光量のモニターを開始すると、試験さ
れている回路の不良発生時間が正確にわかる。また、回
路からの発光量を検出する方法であるため、バーンイン
装置の入出力ピンの制限を受けないため、チップのピン
数が増大しても全く支障をきたさない。
なお、本実施例では発光量の変動によって、不良チップ
を検出したが、発光分布から同様に不良チップの検出を
行なうことができる。
を検出したが、発光分布から同様に不良チップの検出を
行なうことができる。
（実施例２） 第１図に示すバーン・イン装置を用いて、不良モードの
検出手順を以下に示す。
検出手順を以下に示す。
まず、試験開始直前に、発光量、波長分布、発光量の面
内分布をそれぞれ計測し、試験開始直後、一定時間間隔
をおいて同様の計測を行う。第２図に発光量の経時変化
を示す。図に示すように発光量がPsからPfまで変化した
時、不良が発生したことになる。この時、第３図に示す
様に波長分布にも変化が起こっており、不良発生時、λ
２にピークを持つ分布が加わっている。あらかじめ、不
良モードとピークの位置関係を調べておけば、λ２がど
のモードに対応するかで、不良モードを知ることができ
る。例えば、λ２＝500nmであれば酸化膜破壊モードで
あり、λ２が1000nm以上であれば接合破壊モードであ
る。
内分布をそれぞれ計測し、試験開始直後、一定時間間隔
をおいて同様の計測を行う。第２図に発光量の経時変化
を示す。図に示すように発光量がPsからPfまで変化した
時、不良が発生したことになる。この時、第３図に示す
様に波長分布にも変化が起こっており、不良発生時、λ
２にピークを持つ分布が加わっている。あらかじめ、不
良モードとピークの位置関係を調べておけば、λ２がど
のモードに対応するかで、不良モードを知ることができ
る。例えば、λ２＝500nmであれば酸化膜破壊モードで
あり、λ２が1000nm以上であれば接合破壊モードであ
る。
また、発光量の面内分布を試験開始直前のものと比較す
ることによりチップ上のどの場所で発生したのかを知る
ことができる。これまで、１チップの試験例を挙げた
が、カメラヘッドを大型化するか、または、移動式にす
ることにより、複数チップの試験も可能となる。
ることによりチップ上のどの場所で発生したのかを知る
ことができる。これまで、１チップの試験例を挙げた
が、カメラヘッドを大型化するか、または、移動式にす
ることにより、複数チップの試験も可能となる。
発明の効果 本発明を用いることにより、チップの入出力ピン数の多
い少ないに無関係に、モニターでき、正確な不良発生時
間を知ることができ、同時にどの部分で、どのモードの
不良が発生したのかがわかり、信頼性向上のために、ど
のように改良すべきかという重要な情報を得ることがで
きる。
い少ないに無関係に、モニターでき、正確な不良発生時
間を知ることができ、同時にどの部分で、どのモードの
不良が発生したのかがわかり、信頼性向上のために、ど
のように改良すべきかという重要な情報を得ることがで
きる。
第１図は本発明におけるバーン・イン装置の構成図、第
２図は不良発生時を検出するための発光量の経時変化を
示す図、第３図は不良モードを検出するための波長分布
の一例を示す図である。 10…半導体集積回路、15…発光、20…バーンインボー
ド、30…高温室、40…信号発生装置、50…波長フィル
タ、60…フォトンカウンテイングカメラヘッド、70…コ
ントローラ、80…記憶装置。
２図は不良発生時を検出するための発光量の経時変化を
示す図、第３図は不良モードを検出するための波長分布
の一例を示す図である。 10…半導体集積回路、15…発光、20…バーンインボー
ド、30…高温室、40…信号発生装置、50…波長フィル
タ、60…フォトンカウンテイングカメラヘッド、70…コ
ントローラ、80…記憶装置。
Claims (2)
- 【請求項１】半導体集積回路の高温動作試験において、
チップから放出される光をモニターし、その発光量また
は発光分布の変化から不良チップの検出をおこなうこと
を特徴としたバーン・イン装置。 - 【請求項２】半導体集積回路の高温動作試験において、
不良が検出された時、チップから放出される光をモニタ
し、その波長分布から不良モードの判定を行うことを特
徴としたバーン・イン装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304131A JPH0687476B2 (ja) | 1989-11-22 | 1989-11-22 | バーン・イン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304131A JPH0687476B2 (ja) | 1989-11-22 | 1989-11-22 | バーン・イン装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03165047A JPH03165047A (ja) | 1991-07-17 |
| JPH0687476B2 true JPH0687476B2 (ja) | 1994-11-02 |
Family
ID=17929415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1304131A Expired - Fee Related JPH0687476B2 (ja) | 1989-11-22 | 1989-11-22 | バーン・イン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687476B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1062502A (ja) * | 1996-08-21 | 1998-03-06 | Mitsubishi Electric Corp | 被測定デバイスの故障解析方法、故障解析装置及び故障解析システム |
-
1989
- 1989-11-22 JP JP1304131A patent/JPH0687476B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03165047A (ja) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040027149A1 (en) | Methodology and apparatus using real-time optical signal for wafer-level device dielectrical reliability studies | |
| EP0483983B1 (en) | Method and apparatus for testing the soldering of semiconductor devices by the detection of leakage current | |
| KR100228322B1 (ko) | 반도체 집적회로의 검사방법 | |
| JPH06109797A (ja) | 接続検査のための装置と方法 | |
| US7617427B2 (en) | Method and apparatus for detecting defects in integrated circuit die from stimulation of statistical outlier signatures | |
| CN111862019B (zh) | 一种热电光软多维信息融合电路智能检测与故障诊断方法 | |
| JP3821171B2 (ja) | 検査装置及び検査方法 | |
| JP2002176140A (ja) | 半導体集積回路ウェハ | |
| US5905381A (en) | Functional OBIC analysis | |
| EP0439922B1 (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| US9018965B2 (en) | Method and system to verify the reliability of electronic devices | |
| JPH0687476B2 (ja) | バーン・イン装置 | |
| US6940299B1 (en) | Method of testing for short circuits between adjacent input/output pins of an integrated circuit | |
| JP3287332B2 (ja) | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 | |
| JP2011215007A (ja) | 試験装置及び試験方法 | |
| US20020190735A1 (en) | Optical voltage measurement circuit and method for monitoring voltage supplies utilizing imaging circuit analysis | |
| KR102106341B1 (ko) | 전원전압 무결성을 확보하기 위한 반도체 소자 테스트 보드 | |
| US6815965B1 (en) | Integrated circuit internal heating system and method therefor | |
| JPH0275087A (ja) | 磁気ラインセンサ | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| US6771089B1 (en) | Test fixture having an adjustable capacitance and method for testing a semiconductor component | |
| KR101575959B1 (ko) | 프로브 테스터 및 프로브 테스트 방법 | |
| Norico et al. | Pushing Failure Mode Stimulus to Overcome the Limitations and Boundaries of Soft Defect Localization Tools | |
| JPS6339101B2 (ja) | ||
| CN117233574A (zh) | 失效定位方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |