KR100276619B1 - 피측정디바이스의 고장해석방법 및 고장해석장치 - Google Patents

피측정디바이스의 고장해석방법 및 고장해석장치 Download PDF

Info

Publication number
KR100276619B1
KR100276619B1 KR1019970004101A KR19970004101A KR100276619B1 KR 100276619 B1 KR100276619 B1 KR 100276619B1 KR 1019970004101 A KR1019970004101 A KR 1019970004101A KR 19970004101 A KR19970004101 A KR 19970004101A KR 100276619 B1 KR100276619 B1 KR 100276619B1
Authority
KR
South Korea
Prior art keywords
light emitting
under measurement
point
device under
layout pattern
Prior art date
Application number
KR1019970004101A
Other languages
English (en)
Other versions
KR19980018017A (ko
Inventor
에이지 요시다
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19980018017A publication Critical patent/KR19980018017A/ko
Application granted granted Critical
Publication of KR100276619B1 publication Critical patent/KR100276619B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Of Optical Devices Or Fibers (AREA)

Abstract

해석자가 설계자에게 의뢰하지 않고 발광해석장치에서의 간단하고 또 고정밀도, 단시간에 고장개소특정을 실현하는 고장해석방법 및 장치를 얻는다.
발광해석장치4에 의해 검출된 발광상 5위의 발광개소7의 좌표를 자동인식하고(스텝S5),그 좌표를 레이아웃패턴(데이터)위의 좌표로 자동변환(스텝S7)하며 레이아웃패턴8상의 발광개소10을 자동표시(스텝S11)하고, 레이아웃패턴상의 좌표로부터 발광개소의 네트리스트(데이터)위의 노드명을 자동인식(스텝S12)하며 네트리스트11상에 발광노드명 LN으로서 자동표시(스텝S13)하고 또한 발광노드명 LN에서 회로도(데이터)위의 발광노드를 회로도 CF 상에 발광개소14로서 자동표시(스텝S15)한다.

Description

피측정디바이스의 고장해석방법 및 고장해석장치
본 발명은 발광해석장치를 사용한 피측정디바이스(반도체디바이스)의 고장개소 특정을 신속하고 또 고정도화한 고장해석방법 및 장치에 관한 것이다.
최근, 반도체디바이스의 고장해석기술중 고장개소특정의 신속화·고정도화가 중요한 웨이트를 차지해 와 있다.
금후 점점더 대규모화, 복잡화, 고속화하고 있는 반도체디바이스의 고장개소를 특정하기위해서는, 외부에 출력된 불량 정보 뿐만아니라 내부회로의 정보도 조사할 필요가 있다.
내부회로의 정보를 조사하기위한 반도체해석장치의 하나로서 피측정디바이스(반도체디바이스)내부의 고장개소로부터 발하는 미약한 빛을 검출함으로써 고장개소를 특정하는 발광해석장치가 있다.
발광해석장치는 피측정디바이스(반도체디바이스)를 동작시키었을 때에 그 디바이스내부의 미소 전류 리이크 개소등에 있어서 발생한 핫캐리어 등에 의한 발광을 검출하는 장치이다.
발광해석장치에 있어서 검출된 피측정디바이스(반도체디바이스)내부의 발광개소(고장개소)에 관해서 상세한 해석을 하기위해서는 해석자가 레이아웃 도면과 회로도과 같은 CAD 데이터상에서의 발광개소의 위치를 인식할 필요가 있다.
현재는 고장개소의 해석은 피측정디바이스(반도체디바이스)의 설계자의 협력에 의해 행하고 있다.
장래에 걸쳐서 반도체디바이스는 점점 더 대규모화, 복잡화하여 그것에 따라 고장해석은 더 곤란하게돌것으로 예상되어 발광해석장치등의 반도체해석장치로 고장개소를 간단하게 또 고정도로 단시간에 특정할 필요성이 높아지고 있다.
그렇지만, 종래의 발광해석장치를 사용한 고장해석방법에서는 고장해석을 할 때 마다 설계자의 협력을 구해만 했으므로 대단히 비효율적이라는 문제점이 있었다.
본 발명은 상기 문제점을 해결 하기위해서 이루어진것으로 점점더 대규모화, 복잡화되가는 반도체디바이스에 대응하여 발광해석장치를 사용한 피측정디바이스(반도체디바이스)의 고장개소 특정에 관해서 해석자가 설계자에게 의지하지 않고 발광 해석장치에서 간단하며 또 고정도로 단시간에 고장개소 특정을 실현하는 고장해석방법 및 장치를 얻는 것을 목적으로 한다.
본 발명에 관련된 청구항1기재의 피측정디바이스의 고장해석방법은,
(a)피측정디바이스에 있어서의 소정의 2차원위치를 원점에 설정하는 스텝과,
(b)발광해석장치를 사용하여 상기 피측정디바이스의 동작시에서의 발광상을 얻고, 해당 발광상으로부터 상기 피측정디바이스의 발광개소를 검출하는 스텝과,
(c) 상기 발광상과 상기 원점과의 위치관계에 근거하여 상기 발광개소의 상기 원점으로부터의 좌표인 피측정디바이스발광좌표를 인식하는 스텝을 구비함으로 구성된다.
또, 청구항2기재의 피측정디바이스의 고장해석방법과 같이,
(d)상기 피측정디바이스에 대응하는 레이아웃패턴과 상기 피측정 디바이스 와의 상대적위치 관계를 인식하는 스텝과,
(e)상기 스텝(d)으로 인식된 상대적 위치 관계에 근거하여 상기 발광개소의 상기 레이아웃 패턴상에서의 위치를 인식하는 스텝과,
(f) 상기 레이아웃 패턴상에서의 상기 발광개소의 위치를 시각인식 가능하게 표시하는 스텝을 더 구비하고 있다.
본 발명에 관한 청구항3기재의 고장해석장치는 피측정디바이스에 전자빔을 조사하여 그 부분으로부터 발생하는 이차 전자를 검출하고 검출한 이차 전자에 근거하여 상기 피측정디바이스에 대한 시험을 행하는 전자빔테스트 수단과, 동작시에 피측정디바이스의 발광상을 얻고 그 발광상으로부터 상기 피측정디바이스의 발광개소를 검출하는 발광개소검출수단과,상기 발광개소 검출수단의 출력에 의거하여, 상기 비측정 디바이스의 발광좌표를 인식하는 발광좌표 인식수단과, 동일한 피측정디바이스에 대하여 동일한 환경하에서 상기 전자빔테스트 수단에 의한 시험과 상기 발광개소 검출수단에 의한 발광개소의 검출과 상기 발광 좌표 인식수단에 의한 발광좌표의 인식이 실행가능하도록 상기 전자빔 테스트수단과 상기 발광 개소검출수단과 상기 발광좌표 인식수단과를 수납한 수납수단을 구비하여 구성된다.
도 1은 본 발명의 실시의 형태 1의 고장해석방법으로 사용하는 발광해석장치의 구성을 나타내는 설명도.
도 2는 실시의 형태 1의 고장해석방법의 처리의 흐름을 나타내는 플로우차트.
도 3은 실시의 형태 1의 동작설명용의 설명도.
도 4는 실시의 형태 1의 동작설명용의 설명도.
도 5는 실시의 형태 2의 고장해석방법의 처리의 흐름을 나타내는 플로우차트.
도 6은 실시의 형태 3의 고장해석네트워크 시스템의 구성을 나타내는 설명도.
도 7은 실시의 형태 4의 고장해석네트워크 시스템의 구성을 나타내는 설명도.
도 8은 실시의 형태 5의 EB 테스터장치의 구성을 나타내는 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 테스트패턴발생기2 : DUT보드
3 : 피측정디바이스4 : 발광해석장치
5 : 발광상7,10,14 : 발광개소
8 : 레이아웃패턴1 : 네트리스트
CF : 회로도LN : 발광노드명
<실시의 형태 1>
도 1은 본 발명의 실시의 형태 1인 고장해석방법으로 사용하는 발광해석장치의 구성을 나타내는 설명도면이다.
도 1에 도시한 바와 같이 DUT 보드 2상에 피측정디바이스(반도체디바이스)3이 배치되어 테스트패턴발생기1에 의해 테스트패턴이 입력되는 것에 의해 구동되어서 동작하는 피측정디바이스3 내부의 고장개소(예컨데 미소 전류리이크개소등)로부터 발하는 미약한 광은 이 발광해석장치4에 의해 검출된다.
도 2는 본 발명의 실시의 형태 1인 고장해석방법의 처리의 흐름을 나타내는 플로우차트이다.
또한, 이하의 설명에서의 자동처리는 전부 컴퓨터의 소프트웨어처리로 자동적으로 실행가능한 처리를 의미한다.
동 도면을 참조하여 우선, 스텝 S1으로 수동에 의한 피측정디바이스3의 얼라인먼트 처리을 하고 피측정디바이스3내의 소정의 위치를 원점으로 설정한다.
예컨데 피측정디바이스3의 원점이 도 3의(a)에 도시한 바와 같이 발광상5의 중심6과 일치하도록 설정하여 그 스테이지 좌표를 기억하여 놓는다.
또한, 스테이지좌표란 미리 설정되어 있는 절대적인 좌표이다.
다음에, 스텝 S2로 도 1로 나타낸 발광해석장치4를 사용하여 피측정디바이스3내부의 고장개소로부터 발생되는 발광개소를 검출한다.
이후, 발광해석장치4에 의해 피측정디바이스3의 발광개소가 복수검출된 것으로 하여 설명한다.
그리고, 스텝 S3로 도 4에 도시한 바와 같이 피측정디바이스3에 있어서의 복수의 발광개소7 각각 관하여 발광량의 위치분포를 측정하여 각각의 피크점에 대해서 카메라시야내의 좌표(카메라시야의 중심이 원점)를 카메라의 배율과 픽셀수로부터 구한다.
그 후, 스텝 S4로 발광상5의 중심 좌표를 자동인식한다.
즉, 피측정디바이스3내의 임의의 개소에서 발광상 5가 관찰되었을 때 발광상5의 스테이지좌표에 의해서 피측정디바이스3의 원점으로부터 발광상의 중심6의 좌표를 자동인식한다.
그리고, 스텝 S5로 발광개소7 각각의 피크점의 좌표를 자동인식한다.
발광상의 중심6의 좌표가 카메라시야내의 중심이 된다고 하는 관계에 근거해서 발광상5상의 발광개소7에서의 발광량 분포의 피크점의 피측정디바이스3의 원점으로부터의 좌표를 자동인식한다.
그리고, 이 좌표를 발광상5상의 발광개소7의 좌표로 한다.
다음에, 스텝 S6으로 수동에 의한 얼라인먼트처리에 의해 피측정디바이스3내의 원점에 해당하는 레이아웃 패턴8의 위치를 인식하여 예컨데, 레이아웃패턴8의 중심9가 가원점으로 되도록 이동한다.
그 후, 스텝 S7로 레이아웃패턴8의 가원점을 실제의 레이아웃 패턴8의 좌표로 자동변환한다.
또한, 레이아웃패턴8의 실제의 원점은 미리 설계시에 정해져 있다.
그리고, 스텝 S8과 스텝 S5으로 인식된 발광상5상의 발광개소7의 좌표를 자동적으로 데이터전송하여 스텝 S9로 레이아웃 패턴8의 가원점과 레이아웃 패턴8의 실제의 원점과의 상관관계에서 발광상5상의 발광개소7의 좌표를 레이아웃 패턴8상의 좌표로 자동변환한다.
그리고, 스텝 Sl0으로 레이아웃 패턴8상의 발광개소의 좌표가 인식되고 스텝 S11로 도 3의(d)에 도시한 바와 같이 레이아웃 패턴8상에 발광개소로서 식별할 수 있는 마크를 사용하여 점등 또는 점멸에 의해 레이아웃 패턴8상의 발광개소10를 자동표시한다.
그리고, 스텝 S12로 인식된 레이아웃패턴8상의 발광개소10의 좌표로부터 레이아웃패턴8상의 발광개소10에 해당하는 네트리스트상의 노드(단자)이름을 자동인식한다.
노드명의 인식은 레이아웃패턴상의 좌표와 네트리스트와의 데이터의 대응관계를 규정한 레이아웃패턴·네트리스트대응정보를 미리 준비하여 이 레이아웃패턴·네트리스트대응정보에 의거함으로서 가능해진다.
예컨데, 도 3의(b)에 도시한 바와 같이 레이아웃 패턴8상의 발광개소10를 네트리스트11상의 발광노드명 LN 으로서 인식할 수 있다.
그 후, 스텝 S13에 있어서 스텝 S12으로 인식된 네트리스트11상의 발광노드가 시각적으로 식별할 수 있도록 자동표시한다.
다음에, 스텝 S14로 인식된 네트리스트데이터상의 발광노드명 LN에서 회로데이터상의 발광노드를 자동 인식한다.
회로데이터상의 발광노드의 인식은 네트리스트와 회로도과의 데이터의 대응관계를 규정한 네트리스트·회로도대응정보를 미리 준비하여 이 네트리스트·회로도대응정보에 근거함으로서 가능해진다.
예컨데, 도 3의(a)에 도시한 바와 같이 네트리스트상의 발광노드명 LN을 회로도CF 상의 발광개소 14로서 인식할 수 있다.
그 후, 스텝 S15에 있어서 스텝 S14로 인식된 회로도 CF 상의 발광개소14가 시각적으로 식별할 수 있도록 자동표시한다.
이와 같이 본 발명의 실시의 형태 1에 의한 고장해석방법은 발광해석장치4에 의해 검출된 발광상5상의 발광개소7의 좌표를 자동인식하여 (스텝S5),그 좌표를 레이아웃패턴(데이터)위의 좌표로 자동변환(스텝S7)하여 레이아웃 패턴8상의 발광개소10를 자동표시(스텝S11)하고 레이아웃 패턴상의 좌표로부터 발광개소의 네트리스트(데이터)위의 노드명을 자동인식(스텝S12)하여 네트리스트11상에 발광노드명 LN으로서 자동표시(스텝S13)하고 또 발광노드명 LN에서 회로도(데이터)위의 발광노드를 회로도CF 상에 발광개소14로서 자동표시(스텝S15)하고 있다.
따라서, 고장해석자는 피측정디바이스3의 발광개소의 위치, 레이아웃 패턴8상의 발광개소10의 위치, 네트리스트11상의 발광노드명LN 및 회로도CF 상의 발광개소14를 해석재료로 하는 것으로 고장해석자는 피측정디바이스3의 설계자에게 의지하는 일없이 고정도로 고장개소를 특정할 수 있다.
또, 일련의 공정을 수동에 의한 얼라인먼트처리 이외는 컴퓨터등을 이용한 자동처리에 의해 행하기위해서때문에 간단 또 단시간에서 피측정디바이스3의 고장개소를 특정할 수 있다.
<실시의 형태 2>
도 5는 본 발명의 실시의 형태 2인 고장해석방법의 처리의 흐름을 나타내는 플로우차트이다.
또한, 이하의 설명에 있어서의 자동처리는 전부 컴퓨터의 소프트웨어처리로 자동적으로 실행가능한 처리를 의미한다.
동 도면을 참조하여 우선 스텝 S21으로 수동에 의한 피측정디바이스3의 얼라인먼트처리를 하여 피측정디바이스3내의 소정의 위치를 원점에 설정한다.
다음에, 스텝 S22로 도 1로 나타낸 발광해석장치4를 사용하여 피측정디바이스3내부의 고장개소로부터 발생되는 발광개소를 검출한다.
이후, 발광해석장치4에 의해 피측정디바이스3의 발광개소가 복수검출된 것으로 하여 설명한다.
그리고, 스텝 S23으로 도 4에 도시한 바와 같이 피측정디바이스3에 있어서의 복수의 발광개소7 각각 관하여 발광량의 위치분포를 측정하여 각각의 피크점에 관해서 카메라시야내의 좌표(카메라시야의 중심이 원점)를 카메라의 배율과 픽셀수에의해 구한다.
그 후, 스텝 S24로 발광상5의 중심좌표를 자동 인식한다.
즉, 피측정디바이스3내의 임의의 개소로 발광상5가 관찰되었을 때 발광상5의 스테이지좌표에 의해서 피측정디바이스3의 원점으로부터 발광상의 중심6의 좌표를 자동인식한다.
그리고, 스텝 S25로 발광개소7 각각의 피크점의 좌표를 자동인식한다.
발광상의 중심6의 좌표가 카메라시야내의 중심이 된다고 하는 관계에 근거해서 발광상 5상의 발광개소7에 있어서의 발광량 분포의 피크점의 피측정디바이스3의 원점으로부터의 좌표를 자동인식한다.
그리고, 이 좌표를 발광상5상의 발광개소7의 좌표로 한다.
다음에, 스텝 S26으로 수동에 의한 얼라인먼트처리에 의해 피측정디바이스3내의 원점에 해당하는 레이아웃 패턴8의 위치를 인식한다.
그 후, 스텝 S27로 레이아웃 패턴8의 가원점을 실제의 레이아웃패턴8의 좌표로 자동변환한다.
그리고 스텝 S28로 스텝 S25으로 인식된 발광상5상의 발광개소7의 좌표를 자동적으로 데이터전송하고 스텝 S29로 레이아웃 패턴8의 가원점과 레이아웃패턴8의 실제의 원점과의 상관 관계로부터 발광상5상의 발광개소7의 좌표를 레이아웃 패턴8상의 좌표로 자동변환한다.
그리고, 스텝 S30으로 레이아웃 패턴8상의 발광개소의 좌표가 인식되고 스텝 S31로 도 3의(d)에 도시한 바와 같이 레이아웃 패턴8상에 발광개소로서 식별할 수 있는 마크를 사용하여 점등 또는 점멸에 의해 레이아웃 패턴8상의 발광 개소10을 자동표시한다.
다음에, 스텝 S32으로 인식되어 있는 레이아웃 패턴8상의 발광개소10로부터 회로데이터상의 발광노드를 자동인식한다.
회로데이터상의 발광노드의 인식은 레이아웃 패턴8 과 회로도와의 데이터의 대응관계를 규정한 레이아웃패턴·회로도대응정보를 미리 준비하여 이 레이아웃패턴·회로도 대응정보에 근거하는 것에 의해 가능해진다.
예컨데 도 3의(a)에 도시한 바와 같이 레이아웃 패턴8상의 발광개소10를 회로도 CF 상의 발광개소14로서 직접인식한다.
그 후, 스텝 S33에 있어서 스텝 S32로 인식된 회로도 CF 상의 발광개소14가 시각적으로 식별할 수 있도록 표시한다.
이와 같이, 본 발명의 실시의 형태 2에 의한 고장해석방법은 발광해석장치4에 의해 검출된 발광상5상의 발광개소7의 좌표를 자동인식(스텝S25)하여 그 좌표를 레이아웃패턴상의 좌표로 자동변환(스텝S27)하여 레이아웃 패턴8상의 발광개소10를 자동표시(스텝S31)하며 레이아웃 패턴상의 좌표로부터 회로도상의 발광노드를 회로도 CF 상에 발광개소14로서 자동표시(스텝S33)하고 있다.
따라서, 고장해석자는 피측정디바이스3의 발광개소의 위치, 레이아웃 패턴8상의 발광개소10의 위치 및 회로도상의 발광개소를 해석재료로 하는 것에 의해 피측정디바이스3의 설계자에게 의지하는 일없이, 고정도로 고장개소를 특정할 수 있다.
또, 일련의 공정을 수동에 의한 얼라인먼트처리 이외는 컴퓨터등을 이용한 자동처리에 의해 행하기때문에 간단 또 단시간에 피측정디바이스3의 고장개소를 특정할 수 있다.
또, 실시의 형태 2의 고장해석방법은 네트리스트를 사용하는 일없이 레이아웃패턴상의 발광개소로부터 직접적으로 회로도상에 있어서의 발광노드를 인식하고 있어서 그 만큼 회로도상의 발광노드를 인식하는 데 요하는 시간단축을 꾀할 수 있다.
<실시의형태 3>
도 6은 본 발명의 실시의 형태 3인 고장해석네트워크 시스템의 구성을 나타내는 설명도면이다.
동 도면에 도시한 바와 같이 발광해석장치4', FIB(집속이온빔)장치15, EB(전자빔)테스터장치16등 반도체고장해석장치를 네트워크용버스17를 통해 서로 접속하여 네트워크 시스템을 구축하고 있다.
이들의 고장해석장치4',14,18중 어느 한 항의 해석장치로 검출된 고장개소(발광개소)의 좌표데이터를 타의 반도체해석장치에 네트워크용버스17를 통해 전송하여 그 좌표데이터를 타의 반도체 해석장치에 있어서 공유화한다.
또한, 발광해석장치41은 컴퓨터29가 구비되고 실시의 형태 1 또는 실시의 형태 2로 표시한 고장해석기능이 갖춰지고 있어 FIB 장치15, EB 테스터장치16에도 각각 컴퓨터29가 구비되어 있어 기존의 고장해석기능이 구비되고 있다.
실시의 형태 3의 고장해석네트워크 시스템은 복수의 고장해석장치사이에서 네트워크를 구축하고 각 고장해석장치사이에서 좌표데이터등의 주고받기를 쌍 방향으로 행함으로서 각 고장해석장치에서 검출된 고장(불량)검출정보를 즉시 공유화할 수 있기때문에 고장해석의 신속화, 효율화, 용이화를 꾀할 수 있다.
<실시의형태 4>
또, 도 6으로 나타낸 고장해석네트워크 시스템상에 실시의 형태 1 또는 실시의 형태 2의 고장해석방법을 소프트웨어 처리에 의해 실현하는 CAD 네비게이션 소프트를 도 7에 도시한 바와 같이 서버28에 격납하여 각 고장해석장치로 공유할 수 있도록 네트워크를 구성한 것이 실시의 형태 4의 고장해석네트워크 시스템이다.
즉, CAD 네비게이션소프트는 발광상(SEM 상과 FIB 상을 포함함)과 CAD 데이터(레이아웃패턴, 네트리스트, 회로도등)와의 대응케하는것을 가능하게 한 프로그램이다.
실시의 형태 4의 고장해석네트워크 시스템은 복수의 고장해석장치중 하나의 고장해석장치가 CAD 네비게이션 소프트를 실행하여 행하는 원격조작에 의해 발광해석장치47로부터 얻을 수 있는 발광모양에 근거한 고장해석을 행할 수 있다.
이와 같이, 실시의 형태 4의 고장해석네트워크 시스템은 CAD 네비게이션소프트의 네트워크상에서의 공유화를 실현함으로 실시의 형태 3의 효과에 더해 해석환경의 통일화, 소프트(CAD 네비게이션소프트)의 공유에 의한 비용의 감소를 꾀할 수 있다.
<실시의형태 5>
도 8은 본 발명의 실시의 형태 5인 EB 테스터장치의 구성을 나타내는 설명도이다.
동 도면에 도시한 바와 같이 진공챔버18은 DUT 보드2상의 피측정디바이스3를 내부에 배치하여 그 위 부에 이미지인텐시파이어 카메라 19, CCD 카메라20 및 광학현미경21을 설치하여 이것들의 장치19∼21는 제어 박스22에 의해 제어된다.
또, 컨트롤러EWS (Engineering Work Station)23에 의해 진공 챔버18 및 제어 박스22의 조작을 할 수 있다.
또한, 24는 이차전자검출기, 25는 전자총이고, 피측정디바이스3에 전자총25으로부터 전자빔을 조사하여 그 부분으로부터 발생하는 이차전자를 이차전자검출기24로 검출하여 검출한 이차전자의 에너지 변화로부터 회로의 전압을 측정함으로 EB 테스트로 행할 수 있다.
또한, 이차전자검출기24 및 전자총25도 제어박스22에 의해 제어된다.
이미지인텐시파이어카메라 19, CCD 카메라20은 발광상을 얻는데 사용하고 광학현미경21은 피측정디바이스3의 위치 맞추기용등에 사용한다.
컨트롤러 EWS23은 실시의 형태 1 및 실시의 형태 2로 나타낸 고장해석방법에 있어서의 자동처리부분 및 EB 테스트에 있어서의 자동처리부분를 실행제어한다.
이러한 구성인 EB 테스터장치는 진공챔버18내에서 이미지인텐시파이어카메라 19또는 CCD 카메라20으로 검출된 피측정디바이스3의 발광개소에 근거하여 발광해석을 통상의 EB 테스트와 동시에 행할 수 있다.
다음에, 실시의 형태 5의 EB 테스터장치는 진공챔버18내에서 피측정디바이스(반도체디바이스)3를 추출하지않고서 동일한 피측정디바이스3에 대해 동일한 환경하에서 EB 테스팅해석과 실시의 형태 1과 실시의 형태 2로 표시한 고장해석방법을 바꿔서 행할 수 있다.
그 결과, 2개의 해석기능을 하나의 고장해석장치내에 가지도록하로서 코스트의 저감, 해석환경의 통일화에 의한 해석의 신속화, 효율화, 용이화, 조작성의 향상등을 꾀할 수 있다.
이상 설명한 바와 같이 본 발명에 있어서의 청구항1기재의 고장해석방법은 스텝(c)으로 발광상과 원점과의 위치관계에 근거하여 발광개소의 원점으로부터의 좌표인 피측정디바이스발광좌표를 인식하고 피측정디바이스 발광좌표를 해석재료로 함으로서 해석자가 설계자에게 의지하지 않고 발광해석장치를 사용하여 고정도로 고장개소를 특정할 수 있다.
또, 스텝(c)는 컴퓨터등을 사용하여 자동적으로 처리하는 것이 가능하기때문에 간단하게 또 단시간으로 피측정디바이스의 고장개소를 특정할 수 있다.
청구항2기재의 고장해석방법은 스텝(d)로 레이아웃패턴과 피측정디바이스와의 상대적위치관계를 인식하여 스텝(e)로 스텝(d)으로 인식된 상대적위치관계에 근거하여 발광개소의 레이아웃 패턴상에서의 위치를 인식하여 스텝으로 레이아웃 패턴상에서의 발광개소의 위치를 시각 인식 가능하게 표시하고 있다.
따라서, 레이아웃패턴상의 발광개소를 해석재료로 하는 것으로 해석자가 설계자에게 의지하지 않고 발광해석장치를 사용하여 고정도로 고장개소를 특정할 수 있다.
또, 스텝(d)∼(f)는 컴퓨터등을 사용하여 자동적으로 처리하는 것이 가능하기때문에, 간단하고 또 단시간에 피측정디바이스의 고장개소를 특정할 수 있다.
본 발명에 있어서의 청구항3기재의 고장해석장치는 수납수단내에, 동일한 피측정디바이스에 대하여 동일한 환경하에서 전자빔수단에 의한 시험과 발광개소검출수단에 의한 발광개소의 검출이 실행가능하도록 전자빔테스트수단과 발광개소검출수단을 수납하고 있다.
따라서, 동일한 피측정디바이스에 대하여 동일한 환경하에서 전자빔수단에 의한 시험과 발광개소검출수단에 의한 발광개소의 검출을 바꿔 행할 수 있다.
그 결과, 고장해석장치의 단일화에 의한 비용감소, 해석환경의 통일화에 의한 해석의 신속화, 효율화, 용이화, 조작성의 향상등을 도모할 수 있다.

Claims (2)

  1. (a) 피측정디바이스에 있어서의 소정의 2차원위치를 원점에 설정하는 스텝과,
    (b) 발광해석장치를 사용하여 상기 피측정디바이스의 동작시에서의 발광상을 얻으며, 그 발광상으로부터 상기 피측정디바이스의 발광개소를 검출하는 스텝과,
    (c) 상기 발광상과 상기 원점과의 위치관계에 근거하여 상기 발광개소의 상기 원점으로부터의 좌표인 피측정디바이스발광좌표를 인식하는 스텝을 구비하는 것을 특징으로 하는 피측정디바이스의 고장해석방법.
    (d) 상기 피측정디바이스에 대응하는 레이아웃패턴과 상기 피측정디바이스와의 상대적위치관계를 인식하는 스텝과,
    (e) 상기 스텝(d)로 인식된 상대적위치관계에 근거하여 상기 발광개소의 상기 레이아웃 패턴상에서의 위치를 인식하는 스텝과,
    (f) 상기 레이아웃 패턴상에서의 상기 발광개소의 위치를 시각인식 가능하게 표시하는 스텝을 더 구비하는 것을 특징으로 하는 피측정디바이스의 고장해석방법.
  2. 피측정디바이스에 전자빔을 조사하고 그 부분으로부터 발생하는 이차 전자를 검출하고 검출한 이차 전자에 의거하여 상기 피측정디바이스에 대한 시험을 행하는 전자빔테스트수단과,
    동작시에서의 피측정디바이스의 발광상을 얻으며 그 발광상으로부터 상기 피측정디바이스의 발광개소를 검출하는 발광개소검출수단과,
    상기 발광개소 검출수단의 출력에 의거하여, 상기 피측정 디바이스의 발광좌표를 인식하는 발광좌표 인식수단과,
    동일의 피측정디바이스에 대하여 동일 환경하에서 상기 전자빔테스트수단에 의한 시험과 상기 발광개소검출수단에 의한 발광개소의 검출이 실행가능하도록 상기 전자빔테스트수단과 상기 발광개소검출수단을 수납한 수납수단을 구비하는 것을 특징으로 하는 고장해석장치.
KR1019970004101A 1996-08-21 1997-02-12 피측정디바이스의 고장해석방법 및 고장해석장치 KR100276619B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP219758 1996-08-21
JP8219758A JPH1062502A (ja) 1996-08-21 1996-08-21 被測定デバイスの故障解析方法、故障解析装置及び故障解析システム

Publications (2)

Publication Number Publication Date
KR19980018017A KR19980018017A (ko) 1998-06-05
KR100276619B1 true KR100276619B1 (ko) 2001-01-15

Family

ID=16740548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004101A KR100276619B1 (ko) 1996-08-21 1997-02-12 피측정디바이스의 고장해석방법 및 고장해석장치

Country Status (5)

Country Link
US (1) US6031985A (ko)
JP (1) JPH1062502A (ko)
KR (1) KR100276619B1 (ko)
DE (1) DE19708003A1 (ko)
TW (1) TW349252B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262430B1 (en) * 1998-07-30 2001-07-17 Advanced Micro Devices, Inc. Integrated system for frontside navigation and access of multi-layer integrated circuits
JP2002237506A (ja) 2001-02-09 2002-08-23 Mitsubishi Electric Corp 故障解析装置及び故障解析方法、並びに半導体装置の製造方法
US20020159246A1 (en) * 2001-03-21 2002-10-31 Matthew Murasko Illuminated display system
US6716683B1 (en) * 2001-06-22 2004-04-06 Advanced Mircor Devices, Inc. Optical analysis for SOI integrated circuits
US6683316B2 (en) * 2001-08-01 2004-01-27 Aspex, Llc Apparatus for correlating an optical image and a SEM image and method of use thereof
JP2003066119A (ja) * 2001-08-30 2003-03-05 Sanyo Electric Co Ltd 半導体装置の故障箇所表示方法
US20050094866A1 (en) * 2003-11-03 2005-05-05 Castelino Ruben W. Position reference beacon for integrated circuits
JP4824987B2 (ja) * 2005-10-28 2011-11-30 株式会社日立ハイテクノロジーズ パターンマッチング装置およびそれを用いた半導体検査システム
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165047A (ja) * 1989-11-22 1991-07-17 Matsushita Electric Ind Co Ltd バーン・イン装置
JPH03227548A (ja) * 1990-02-01 1991-10-08 Matsushita Electron Corp 半導体装置の測定装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706019A (en) * 1985-11-15 1987-11-10 Fairchild Camera And Instrument Corporation Electron beam test probe system for analyzing integrated circuits
JPS63305265A (ja) * 1987-06-05 1988-12-13 Mitsubishi Electric Corp 半導体集積回路用故障解析装置
DE3917411A1 (de) * 1989-05-29 1990-12-06 Brust Hans Detlef Verfahren und anordnung zur schnellen spektralanalyse eines signals an einem oder mehreren messpunkten
US5391885A (en) * 1991-04-26 1995-02-21 Sharp Kabushiki Kaisha Method of detecting and analyzing defective portion of semiconductor element and apparatus for detecting and analyzing the same
US5175495A (en) * 1991-04-30 1992-12-29 Lsi Logic Corporation Detection of semiconductor failures by photoemission and electron beam testing
DE69328323D1 (de) * 1992-01-29 2000-05-18 Advanced Micro Devices Inc Energieauflösendes Emissions-Mikroskop-System und Verfahren
JPH06281700A (ja) * 1993-03-26 1994-10-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の故障解析方法及びその故障解析装置
JPH07226426A (ja) * 1994-02-10 1995-08-22 Toshiba Corp 電子ビ−ムテスタ及び電子ビ−ムテスタを使用したテスト方法
JPH07240446A (ja) * 1994-02-28 1995-09-12 Advantest Corp Ic解析装置用プロービング・ナビゲーションの方法
DE19526194C2 (de) * 1994-07-18 2002-11-07 Advantest Corp Verfahren zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165047A (ja) * 1989-11-22 1991-07-17 Matsushita Electric Ind Co Ltd バーン・イン装置
JPH03227548A (ja) * 1990-02-01 1991-10-08 Matsushita Electron Corp 半導体装置の測定装置

Also Published As

Publication number Publication date
JPH1062502A (ja) 1998-03-06
TW349252B (en) 1999-01-01
KR19980018017A (ko) 1998-06-05
US6031985A (en) 2000-02-29
DE19708003A1 (de) 1998-03-05

Similar Documents

Publication Publication Date Title
KR100249630B1 (ko) 이미션 현미경에 의한 반도체층의 고장 해석방법 및 반도체 장치 고장 해석 시스템
KR100310106B1 (ko) 패턴검사방법 및 그 장치
JP3671822B2 (ja) 欠陥検査方法および欠陥検査システム
US7681159B2 (en) System and method for detecting defects in a semiconductor during manufacturing thereof
US10018571B2 (en) System and method for dynamic care area generation on an inspection tool
JP7169402B2 (ja) 検査ツールへのダイナミックケアエリア生成システムおよび方法
US20120257041A1 (en) Method for defect inspection and apparatus for defect inspection
US20070274593A1 (en) Specified position identifying method and specified position measuring apparatus
KR100276619B1 (ko) 피측정디바이스의 고장해석방법 및 고장해석장치
US10928448B2 (en) Automated scan chain diagnostics using emission
CN101484818A (zh) 半导体不良分析装置、不良分析方法、以及不良分析程序
KR101209311B1 (ko) 반도체 불량 해석 장치, 불량 해석 방법 및 불량 해석프로그램
US8013301B2 (en) Measurement system and a method
KR20150064168A (ko) 화상 처리 장치, 자기 조직화 리소그래피 기술에 의한 패턴 생성 방법 및 컴퓨터 프로그램
KR20180129057A (ko) 반도체 소자 검사 시스템 및 그 동작 방법
US5640098A (en) IC fault analysis system having charged particle beam tester
JP4029882B2 (ja) 欠陥検査方法および欠陥検査システム
KR20020007167A (ko) 웨이퍼 패턴 관찰방법 및 장치
US6549868B2 (en) Semiconductor device test system and test method
KR20090036372A (ko) 반도체 웨이퍼 검사방법
JP5163731B2 (ja) 欠陥候補の画像表示方法
US20240128047A1 (en) Sample Inspection Apparatus, Inspection System, Thin Piece Sample Fabrication Apparatus, and Method for Inspecting Sample
JPS61243378A (ja) 電子回路装置の検査のための不良解析支援装置及びその使用方法
JP2008147679A (ja) 電子線応用装置
JPH05152408A (ja) 半導体素子不良箇所検出方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040924

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee