JPS61243378A - 電子回路装置の検査のための不良解析支援装置及びその使用方法 - Google Patents
電子回路装置の検査のための不良解析支援装置及びその使用方法Info
- Publication number
- JPS61243378A JPS61243378A JP60084396A JP8439685A JPS61243378A JP S61243378 A JPS61243378 A JP S61243378A JP 60084396 A JP60084396 A JP 60084396A JP 8439685 A JP8439685 A JP 8439685A JP S61243378 A JPS61243378 A JP S61243378A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- basic
- information
- inspected object
- distribution pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、集積回路などの、相互接続された多数の回路
素子を含む電子回路装置の検査に際し、発見された不良
を自動的に解析して、不良の原因や欠陥の存在位置など
を推定するための、不良解析支援装置に関する。
素子を含む電子回路装置の検査に際し、発見された不良
を自動的に解析して、不良の原因や欠陥の存在位置など
を推定するための、不良解析支援装置に関する。
集積回路などの、相互接続された多数の回路素子からな
る電子回路装置において、検出された不良状態を解析し
て、その原因となる欠陥の位置を突止めることは、あた
かも、後楽園球場に落したコンタクトレンズを探し出す
ようなものであって、莫大な時間と労力を費す作業であ
る。そこで１通常は、電気テストの結果を解析して、欠
陥が存在すると思われる範囲をある程度まで絞ってから
。
る電子回路装置において、検出された不良状態を解析し
て、その原因となる欠陥の位置を突止めることは、あた
かも、後楽園球場に落したコンタクトレンズを探し出す
ようなものであって、莫大な時間と労力を費す作業であ
る。そこで１通常は、電気テストの結果を解析して、欠
陥が存在すると思われる範囲をある程度まで絞ってから
。
その範囲内を重点的に検査することが行なわれる。
半導体メモリ素子の場合であれば、メモリテスタから得
られる不良セルのマツプから、検査範囲の絞り込みが行
なわれる。しかし、マツプに示された不良セルがすなわ
ち欠陥セルであるとは限らない。例えば、セル自体は正
常でも、それに接続された配線や周辺回路などに欠陥が
あれば、そのセルはメモリテスタによって不良セルとし
て検出されてしまう。したがって、マツプ上の多数の不
良セルの位置関係から欠陥の所在範囲を推定することが
必要になる。しかし、集積度が増して、多種の不良が複
雑にからみ合うと、前記のような推定を行なうこと自体
が、高度な設計的知識を必要とし、非常な困難を伴なう
。
られる不良セルのマツプから、検査範囲の絞り込みが行
なわれる。しかし、マツプに示された不良セルがすなわ
ち欠陥セルであるとは限らない。例えば、セル自体は正
常でも、それに接続された配線や周辺回路などに欠陥が
あれば、そのセルはメモリテスタによって不良セルとし
て検出されてしまう。したがって、マツプ上の多数の不
良セルの位置関係から欠陥の所在範囲を推定することが
必要になる。しかし、集積度が増して、多種の不良が複
雑にからみ合うと、前記のような推定を行なうこと自体
が、高度な設計的知識を必要とし、非常な困難を伴なう
。
本発明の目的は、電気的テストの結果を解析して、不良
の原因や欠陥の所在範囲の推定、更には検査方法の選定
などの作業を、自動化することにある。
の原因や欠陥の所在範囲の推定、更には検査方法の選定
などの作業を、自動化することにある。
本発明の特徴は、電気テストの結果得られる良否点の分
布パターンがとりうる基本的ないくつかのパターンのそ
れぞれについての、その場合に考えられる欠陥の状況（
不良の原因、欠陥の所在位置等）を示す基本欠陥情報が
蓄積された記憶装置と、データ処理装置とを中核として
不良解析支援装置を構成し、このデータ処理装置により
、被検査物の良否点分布パターンからの前記の基本的な
パターンの抽出と、抽出された基本的なパターンに対応
する基本欠陥情報の検索とを行なわせる点にある。
布パターンがとりうる基本的ないくつかのパターンのそ
れぞれについての、その場合に考えられる欠陥の状況（
不良の原因、欠陥の所在位置等）を示す基本欠陥情報が
蓄積された記憶装置と、データ処理装置とを中核として
不良解析支援装置を構成し、このデータ処理装置により
、被検査物の良否点分布パターンからの前記の基本的な
パターンの抽出と、抽出された基本的なパターンに対応
する基本欠陥情報の検索とを行なわせる点にある。
第１図は、本発明による半導体メモリ素子用の不良解析
支援装置の一例を示す。記憶装置８には。
支援装置の一例を示す。記憶装置８には。
不良セルの配列がとりうるいくつかの基本的なパターン
に対応して、その各場合における不良の原因や欠陥の所
在位置などに関する知識情報が、データ入出力装置９を
介して、予め蓄積されている。
に対応して、その各場合における不良の原因や欠陥の所
在位置などに関する知識情報が、データ入出力装置９を
介して、予め蓄積されている。
メモリテスタ等により得られた、被検査つェへ１の不良
セルの配列パターンデータは、データ入出力装置９から
、記憶装置８に一旦格納される。計算機５は、被解析パ
ターンを調べて、それに含まれる基本パターンを探し出
し、検出された各基本パターンに対応する不良の原因と
欠陥の所在位置などを、記憶装置８に蓄積された前記の
知識情報から取出して、検査すべき領域と検査方法を選
定し、ＸＹステージ駆動回路６及び検査処理部４に、指
示信号６Ｓ及び４Ｓとして送る。ＸＹステージ駆動回路
６は、指示信号６ｓに従い、被検査つェ・・１を乗せた
ＸＹステージ７を所定の位置に移動させる。ウェハ１の
画像は、顕微鏡２で拡大され。
セルの配列パターンデータは、データ入出力装置９から
、記憶装置８に一旦格納される。計算機５は、被解析パ
ターンを調べて、それに含まれる基本パターンを探し出
し、検出された各基本パターンに対応する不良の原因と
欠陥の所在位置などを、記憶装置８に蓄積された前記の
知識情報から取出して、検査すべき領域と検査方法を選
定し、ＸＹステージ駆動回路６及び検査処理部４に、指
示信号６Ｓ及び４Ｓとして送る。ＸＹステージ駆動回路
６は、指示信号６ｓに従い、被検査つェ・・１を乗せた
ＸＹステージ７を所定の位置に移動させる。ウェハ１の
画像は、顕微鏡２で拡大され。
ＴＶカメラ３などの撮像装置により電気信号に変換され
て、検査処理部４に送られる。検査処理部４では、計算
機５からの信号４Ｓにより、いくつかの検査方法が提示
され、それに従って、ＴＶカメラ３からの画像信号が自
動又は手動で処理され、その結果は計算機５に送られる
。
て、検査処理部４に送られる。検査処理部４では、計算
機５からの信号４Ｓにより、いくつかの検査方法が提示
され、それに従って、ＴＶカメラ３からの画像信号が自
動又は手動で処理され、その結果は計算機５に送られる
。
第２図は、解析の対象となる不良セル配列パターンの２
つの例を示し１図中、不良セルは“１″で表わされてい
る。これらの図は、説明の便宜上簡略化されているが、
実際には遥かに多数のセルが含まれる。また、理解しや
すいように、座標（ｉ、ｊ）で表わされる２次元配列の
パターンが示されているが、実際のデータの形式として
は、−次元アドレス（Ａ＝ｌ ＋ （ｎｌ ） Ｊ ｒ
ｎ： ’方向のセル数）上の相次ぐビット位置に並
べられてもよく、また、不良セルの座標（ｉｎ、ｊｎ）
のみの集合であってもよい。なお、図のｉ方向にワード
線が配線され、ｊ方向にデータ線が配線されているもの
とする。
つの例を示し１図中、不良セルは“１″で表わされてい
る。これらの図は、説明の便宜上簡略化されているが、
実際には遥かに多数のセルが含まれる。また、理解しや
すいように、座標（ｉ、ｊ）で表わされる２次元配列の
パターンが示されているが、実際のデータの形式として
は、−次元アドレス（Ａ＝ｌ ＋ （ｎｌ ） Ｊ ｒ
ｎ： ’方向のセル数）上の相次ぐビット位置に並
べられてもよく、また、不良セルの座標（ｉｎ、ｊｎ）
のみの集合であってもよい。なお、図のｉ方向にワード
線が配線され、ｊ方向にデータ線が配線されているもの
とする。
第３図と第４図は、第２図の被解析パターンから６種類
の基本パターンを抽出して登録する処理の手順を示す。
の基本パターンを抽出して登録する処理の手順を示す。
図の左側に示されたパターンは、判定ステップ（１）〜
（６）でそれぞれ抽出される基本パターンである。第２
図（Ａ）の被解析パターンについては、第３図の判定（
１）で基本パターンａ及びｂが抽出され、判定（２）で
基本パターンＣが抽出され、判定（３）で基本パターン
ｄが抽出され、それぞれ登録される。第２図（Ａ）のパ
ターンは、第４図の処理で抽出されるべきストライプ状
の基本パターンを持たない。
（６）でそれぞれ抽出される基本パターンである。第２
図（Ａ）の被解析パターンについては、第３図の判定（
１）で基本パターンａ及びｂが抽出され、判定（２）で
基本パターンＣが抽出され、判定（３）で基本パターン
ｄが抽出され、それぞれ登録される。第２図（Ａ）のパ
ターンは、第４図の処理で抽出されるべきストライプ状
の基本パターンを持たない。
第２図（Ｂ）の被解析パターンについては、第３図の処
理によりいくつかの基本パターンが抽出・登録された後
、第４図の判定（４）及び（５）で、基本パターンｅ及
びｆがそれぞれ抽出され、登録される。
理によりいくつかの基本パターンが抽出・登録された後
、第４図の判定（４）及び（５）で、基本パターンｅ及
びｆがそれぞれ抽出され、登録される。
第５図は、第３図及び第４図の処理により第２図（Ａ）
及び（Ｂ）の被解析パターンから抽出された基本パター
ンの登録内容示す。図中、基本パターン煮の中位の数字
は基本゛パターンの種類（それを抽出した第３図及び第
４図の判定ステップ番号）を示し、−位の数字は基本パ
ターンの方向（０は水平、１は垂直）を示す。座標の欄
は、抽出された基本パターンの先頭と終了の座標を示す
。
及び（Ｂ）の被解析パターンから抽出された基本パター
ンの登録内容示す。図中、基本パターン煮の中位の数字
は基本゛パターンの種類（それを抽出した第３図及び第
４図の判定ステップ番号）を示し、−位の数字は基本パ
ターンの方向（０は水平、１は垂直）を示す。座標の欄
は、抽出された基本パターンの先頭と終了の座標を示す
。
ストライプパターン（基本パターン屋の中位が４〜６）
については、座標は一意的に決まるので。
については、座標は一意的に決まるので。
省略される。前記の基本パターンは、説明の都合上選択
されたものであって、他にもありうる。ストライプパタ
ーンの種類は、セル数の増加にしたがって増加し、それ
に対応して、第４図の判定ステップも追加される。
されたものであって、他にもありうる。ストライプパタ
ーンの種類は、セル数の増加にしたがって増加し、それ
に対応して、第４図の判定ステップも追加される。
第６図は、第５図に示されたような基本パターンの登録
内容に基づいて、不良の原因や欠陥の所在位置を決定す
る処理の手順を、手続型のフローで示す。この処理によ
り、第２図（Ａ）の被解析パターンについては、第５図
のパターン＆１〜４に対して、それぞれ次の結論が導か
れる。
内容に基づいて、不良の原因や欠陥の所在位置を決定す
る処理の手順を、手続型のフローで示す。この処理によ
り、第２図（Ａ）の被解析パターンについては、第５図
のパターン＆１〜４に対して、それぞれ次の結論が導か
れる。
１、 ワード線の断線が（１，３）〜（８，３）のどこ
かに存在する。
かに存在する。
２、（４，５）のセルが不良である。
３、データ線の断線が（６，１）に存在する。
４、データ線の断線が（２，６）に存在する。
同様に、第２図（Ｂ）のパターンについては、第５図の
パターン屋１〜１０に対して、それぞれ次の結論が導か
れる。
パターン屋１〜１０に対して、それぞれ次の結論が導か
れる。
１、 ワード線の断線が（１，１）〜（８，１）のどこ
かに存在する。
かに存在する。
Ｚ ワード線の断線が（１，２）〜（８，２）のどこか
に存在する。
に存在する。
３、 ワード線の断線が（１，５）〜（８，５）のどこ
かに存在する。
かに存在する。
４、 ワード線の断線が（１，６）〜（８，６）のどこ
かに断線する。
かに断線する。
５、データ線の断線が（１，１）に存在する。
６、データ線の断線が（２，１）に存在する。
７、 データ線の断線が（３，１）に存在する。
８、 データ線の断線が（４，１）に存在する。
９、 ｘアドレスデコーダの第２ピツトに断線がある
。
。
１０、ｙアドレスデコーダの第１ビツトに断線がちる。
以上のようにして、可能性のある欠陥位置の候補がリス
トアツブされる。このリストは、入出力装置９ヘプリン
トアウトすることができ、検査者は、これに基き、手動
により検査を行なってもよい。第１図の装置では、これ
らの情報の内の座標値がＸＹステージ駆動回路６に供給
されて、 ＸＹステージを移動させ、ウェハ１の該当位
置を顕微鏡２の直下に位置決めする。前記の結論データ
は、また、手動検査の場合にはそのまま検査部４に送ら
れて表示され、自動検査の場合には、そのための制御清
報に変換されて、検査部４に送られる。
トアツブされる。このリストは、入出力装置９ヘプリン
トアウトすることができ、検査者は、これに基き、手動
により検査を行なってもよい。第１図の装置では、これ
らの情報の内の座標値がＸＹステージ駆動回路６に供給
されて、 ＸＹステージを移動させ、ウェハ１の該当位
置を顕微鏡２の直下に位置決めする。前記の結論データ
は、また、手動検査の場合にはそのまま検査部４に送ら
れて表示され、自動検査の場合には、そのための制御清
報に変換されて、検査部４に送られる。
例えば、データ線の断線が候補原因であれば、画像中の
データ線固有の明るさに基づいて適当なスレッシュホル
ド値を与え、又は、断線予想位置を含む限定された領域
のみを抽出するマスクデータを与えるなどの、適当な制
御を行なうことができる。
データ線固有の明るさに基づいて適当なスレッシュホル
ド値を与え、又は、断線予想位置を含む限定された領域
のみを抽出するマスクデータを与えるなどの、適当な制
御を行なうことができる。
前記の実施例では、手続型のフローによる解析処理が行
なわれるが、いわゆる知識情報処理技術によることもで
き、その場合には１判定ルールの変更・追加などが容易
になり、融通性に富む装置が得られる。また、計算機は
、適当にプログラムされた汎用機でもよいし、前記処理
のための特殊なハードウェアを備えた専用の処理装置で
もよい。
なわれるが、いわゆる知識情報処理技術によることもで
き、その場合には１判定ルールの変更・追加などが容易
になり、融通性に富む装置が得られる。また、計算機は
、適当にプログラムされた汎用機でもよいし、前記処理
のための特殊なハードウェアを備えた専用の処理装置で
もよい。
本発明によれば、集積回路などの小型で複雑な装置の場
合でも、電気的テストの結果から不良の原因や欠陥の所
在などを推定する作業が自動化され、したがって、この
種の装置の検査の能率が大幅に改善される。
合でも、電気的テストの結果から不良の原因や欠陥の所
在などを推定する作業が自動化され、したがって、この
種の装置の検査の能率が大幅に改善される。
第１図は本発明による不良解析装置の一例のブロックダ
イヤグラム、第２図は被解析パターンの例を示す図、第
３図及び第４図は被解析パターンから基本パターンを抽
出する処理のフローチャート、第５図は基本パターンの
抽出結果の例を示す図、第６図は抽出された基本パター
ンから不良の原因や欠陥の所在位置を決定する処理のフ
ローチャートである。 ４・・・検査処理部、５・・・計算機、６・・・ＸＹス
テージ駆動回路、８・・・記憶装置、９・・・データ入
出力装置。
イヤグラム、第２図は被解析パターンの例を示す図、第
３図及び第４図は被解析パターンから基本パターンを抽
出する処理のフローチャート、第５図は基本パターンの
抽出結果の例を示す図、第６図は抽出された基本パター
ンから不良の原因や欠陥の所在位置を決定する処理のフ
ローチャートである。 ４・・・検査処理部、５・・・計算機、６・・・ＸＹス
テージ駆動回路、８・・・記憶装置、９・・・データ入
出力装置。
Claims (1)
- 【特許請求の範囲】 １、電気テストの結果得られた被検査物の良否点の分布
パターン情報を入力する入力装置と、良否点の分布の予
定された各基本パターンに対応してその場合に可能な欠
陥の状況を示す基本欠陥情報が蓄積された記憶装置と、
入力された被検査物の良否点分布パターンと前記基本欠
陥情報を処理して被検査物に可能な欠陥の状況を示す情
報を生成する処理装置と、前記の生成された情報を出力
する出力装置とを備えた、相互接続された複数の回路素
子からなる電子回路装置のための不良解析支援装置。 ２、特許請求の範囲第１項において、その出力装置は前
記処理装置の出力により直接制御される検査装置への出
力手段を含む不良解析支援装置。 ３、電気テストの結果得られた被検査物の良否点の分布
パターン情報を入力する入力装置と、良否点の分布の予
定された各基本パターンに対応してその場合に可能な欠
陥の状況を示す基本欠陥情報が蓄積された記憶装置と、
入力された被検査物の良否点分布パターンと前記基本欠
陥情報を処理して被検査物に可能な欠陥の状況を示す情
報を生成する処理装置と、前記の生成された情報を出力
する出力装置とを備えた、相互接続された複数の回路素
子からなる電子回路装置のための不良解析支援装置に対
して、被検査物の良否点分布パターンからそれに含まれ
る前記基本パターンのそれぞれを抽出させる過程と、こ
れらの抽出された各基本パターンに対応する基本欠陥情
報を前記記憶装置から取出させる過程とを有する、不良
解析支援装置の使用方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60084396A JPS61243378A (ja) | 1985-04-22 | 1985-04-22 | 電子回路装置の検査のための不良解析支援装置及びその使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60084396A JPS61243378A (ja) | 1985-04-22 | 1985-04-22 | 電子回路装置の検査のための不良解析支援装置及びその使用方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61243378A true JPS61243378A (ja) | 1986-10-29 |
Family
ID=13829412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60084396A Pending JPS61243378A (ja) | 1985-04-22 | 1985-04-22 | 電子回路装置の検査のための不良解析支援装置及びその使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61243378A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01262405A (ja) * | 1988-04-14 | 1989-10-19 | Fujitsu Ltd | パターン検査装置 |
| US6192494B1 (en) | 1997-06-11 | 2001-02-20 | Nec Corporation | Apparatus and method for analyzing circuit test results and recording medium storing analytical program therefor |
| US6330352B1 (en) | 1989-07-12 | 2001-12-11 | Hitachi, Ltd. | Inspection data analyzing system |
| US6404911B2 (en) | 1989-07-12 | 2002-06-11 | Hitachi, Ltd. | Semiconductor failure analysis system |
-
1985
- 1985-04-22 JP JP60084396A patent/JPS61243378A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01262405A (ja) * | 1988-04-14 | 1989-10-19 | Fujitsu Ltd | パターン検査装置 |
| US6330352B1 (en) | 1989-07-12 | 2001-12-11 | Hitachi, Ltd. | Inspection data analyzing system |
| US6339653B1 (en) | 1989-07-12 | 2002-01-15 | Hitachi, Ltd. | Inspection data analyzing system |
| US6404911B2 (en) | 1989-07-12 | 2002-06-11 | Hitachi, Ltd. | Semiconductor failure analysis system |
| US6529619B2 (en) | 1989-07-12 | 2003-03-04 | Hitachi, Ltd. | Inspection data analyzing system |
| US6628817B2 (en) | 1989-07-12 | 2003-09-30 | Hitachi, Ltd. | Inspection data analyzing system |
| US6192494B1 (en) | 1997-06-11 | 2001-02-20 | Nec Corporation | Apparatus and method for analyzing circuit test results and recording medium storing analytical program therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4014379B2 (ja) | 欠陥レビュー装置及び方法 | |
| US4761607A (en) | Apparatus and method for inspecting semiconductor devices | |
| US6334097B1 (en) | Method of determining lethality of defects in circuit pattern inspection method of selecting defects to be reviewed and inspection system of circuit patterns involved with the methods | |
| US20140198975A1 (en) | Region-of-interest determination apparatus, observation tool or inspection tool, region-of-interest determination method, and observation method or inspection method using region-of-interest determination method | |
| JP2000030652A (ja) | 試料の観察方法およびその装置 | |
| US6687633B2 (en) | Inspection system, inspection apparatus, inspection program, and production method of semiconductor devices | |
| KR100429883B1 (ko) | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 | |
| JP3370379B2 (ja) | 半導体装置の製造方法 | |
| JP4842782B2 (ja) | 欠陥レビュー方法および装置 | |
| US20160282856A1 (en) | Updating of a recipe for evaluating a manufacturing stage of an electrical circuit | |
| KR20030055848A (ko) | 웨이퍼상에 발생된 결함을 검출하는 방법 및 장치 | |
| JPS61243378A (ja) | 電子回路装置の検査のための不良解析支援装置及びその使用方法 | |
| JP3191467B2 (ja) | プリント基板検査データ作成方法 | |
| JP2000306964A (ja) | 検査データ処理方法および検査データ処理装置 | |
| KR19980018017A (ko) | 피측정디바이스의 고장해석방법 및 고장해석장치 | |
| CN109490319B (zh) | 一种测试设备的检测装置和检测方法 | |
| JP2970855B2 (ja) | 半導体記憶装置の検査方法 | |
| JPH11219997A (ja) | 電子デバイス検査システム及び電子デバイスの製造方法 | |
| JP2001289733A (ja) | 欠陥検査システム | |
| JP3210112B2 (ja) | 半導体装置の検査方法および装置 | |
| JP4599980B2 (ja) | 多層配線構造の不良解析方法および不良解析装置 | |
| JP2938584B2 (ja) | 半導体装置の検査方法および装置 | |
| JP2885694B2 (ja) | 半導体基板表面の自動外観検査装置 | |
| KR970007974B1 (ko) | 반도체 공정결함 검사방법 | |
| JPS6385432A (ja) | 線状欠陥の検査方法 |