KR100310106B1 - 패턴검사방법 및 그 장치 - Google Patents

패턴검사방법 및 그 장치 Download PDF

Info

Publication number
KR100310106B1
KR100310106B1 KR1019970046148A KR19970046148A KR100310106B1 KR 100310106 B1 KR100310106 B1 KR 100310106B1 KR 1019970046148 A KR1019970046148 A KR 1019970046148A KR 19970046148 A KR19970046148 A KR 19970046148A KR 100310106 B1 KR100310106 B1 KR 100310106B1
Authority
KR
South Korea
Prior art keywords
pattern
defect
image
chip
comparison
Prior art date
Application number
KR1019970046148A
Other languages
English (en)
Other versions
KR19980024426A (ko
Inventor
마키 다나카
아사히로 구니
히로유키 시나다
아리토시 스기모토
다카시 히로이
마사히로 와타나베
마리 노조에
지에 시시도
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR19980024426A publication Critical patent/KR19980024426A/ko
Application granted granted Critical
Publication of KR100310106B1 publication Critical patent/KR100310106B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10056Microscopic image
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Analysis (AREA)
  • Image Processing (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

패턴을 검사하는 패턴검사방법 및 그 장치와 그것을 사용한 반도체웨이퍼의 제조방법에 관한 것으로서, 간편한 검사영역지정에 의해 반도체웨이퍼 등의 피검사대상물 상의 작게 반복되는 부분의 모든 영역을 신뢰성높게 검사할 수 있도록 하기 위해, 동일한 패턴군을 여러개 형성한 피검사대상물을 촬상해서 이 피검사대상물의 이차원의 디지탈 화상신호를 얻고, 이 이차원의 디지탈 화상신호중 피검사대상물 상의 검사할 패턴군의 패턴의 디지탈 화상신호를 검사할 패턴군의 패턴에 대해서 본래 동일해야 할 피검사대상물 상의 다른 여러개의 패턴군의 패턴의 화상신호와 비교하고, 다른 여러개의 패턴군의 패턴의 화상신호의 어느것과도 일치하지 않는 검사할 패턴군의 디지탈 화상신호 중에서 결함을 추출하고, 이 추출한 결함에 관한 정보를 통신회선으로 출력하도록 하였다.
이렇게 하는 것에 의해, 간편한 검사영역지정으로 또한 용이한 검사영역설정으로 작게 반복되는 부분의 모든 영역에 대해 고속이고 또한 신뢰성 높게 결함을 검사할 수 있는 효과가 얻어진다.

Description

패턴검사방법 및 그 장치
본 발명은 광 또는 전자선 등을 사용해서 반도체웨이퍼 등의 대상물의 물리적성질을 나타낸 화상 또는 파형을 얻고, 이 화상 또는 파형을 설계정보 또는 얻어진 화상과 비교하는 것에 의해 패턴을 검사하는 패턴검사방법 및 그 장치와 그것을 사용한 반도체웨이퍼의 제조방법에 관한 것이다.
종래의 패턴검사방법으로서는 일본국 특허공개공보 평성6-294750호에 기재되어 있는 바와 같이 인접칩끼리에서는 동일한 패턴을 갖고 있는 것을 기대할 수 있는 성질을 이용해서 인접칩끼리 패턴을 비교하고 차가 있으면 어느 하나의 칩의 패턴에 결함이 있다고 판정하는 제1 방식과 일본국 특허공개공보 소57-196530호에 기재된 바와 같이 칩내의 메모리셀이 동일한 패턴인 것을 기대할 수 있는 성질을 이용해서 인접셀끼리 패턴을 비교하고 차가 있으면 어느 하나의 셀의 패턴에 결함이 있다고 판정하는 제2 방식이 알려져 있다.
또, 일본국 특허공개공보 평성3-232250호에 기재되어 있는 바와 같이 칩내의 패턴배치정보에 따라서 일차원센서의 주사방향 및 칩의 개시점으로 부터의 스테이지 주사방향 각각에 대해서 칩비교 검사영역과 반복패턴(메모리셀의 패턴)비교검사영역의 데이타를 기억하는 기억부를 갖고, 센서주사위치, 스테이지 검사위치에 동조해서 칩비교검사의 결함출력 및 반복패턴 비교검사의 결함출력의 출력가부를 제어하는 제3 방식이 알려져 있다.
종래의 제1 방식에서는 비교대상으로 되는 패턴이 다른 칩이므로 2종류의 오차가 혼입하여 정상부이어도 차를 발생해서 미세결함과의 식별이 곤란하게 된다. 제1 오차는 대상물에 따라 노출장치가 웨이퍼전면을 동시에 노출할 수 없으므로 다른 칩에서는 노출조건이 다르거나 또는 CVD장치등에서는 웨이퍼는 전면을 동시에 처리할 수 있지만 비교하는 거리가 길면 특히 웨이퍼주변에서 막두께가 달라 다른 패턴으로 된다. 제2 오차는 검사장치에 따라 동시에 대면적을 검출하는 것이 곤란하므로 시간차를 두고 패턴을 검출하여 비교하지만 시간 간격이 길면 장치드리프트, 진동 등의 영향을 받기 쉬워져 신뢰성을 확보하기 위해서는 장치구성이 복잡하게 되고 가격이 증대한다.
종래의 제2 방식 또는 제3 방식에서는 비교할 대상의 패턴이 반드시 존재하는, 즉 메모리셀이 규칙적으로 정확하게 배열되어 있는 메모리매트 내부와 비교 방향이 일치하고 있는 메모리매트부의 분할선상에 검사영역이 한정되고 또 영역 지정을 엄밀하게 실행할 필요가 있고, 특히 메모리매트부 내부가 미세하게 분할되어 있는 최근의 패턴레이아웃에서는 분할된 영역내부에만 검사영역을 설정할 필요가 있어 영역설정에 다대한 시간을 소비하고 검사가능영역이 한정되는 것이 예상된다.
본 발명의 목적은 상기 종래기술의 과제를 해결하기 위해, 간편한 검사영역지정에 의해 반도체웨이퍼 등의 피검사대상물 상의 작게 반복되는 부분의 모든 영역을 신뢰성높게 검사할 수 있도록 한 패턴검사방법 및 그 장치를 제공하는 것이다.
또, 본 발명의 다른 목적은 메모리매트부와 직접주변회로로 이루어지는 반복패턴을 형성한 반도체웨이퍼에 대해서 결함을 고신뢰도로 검사하여 고품질의 반도체웨이퍼를 제조할 수 있도록 한 반도체웨이퍼의 제조방법을 제공하는 것이다.
제1도는 본 발명에 관한 반도체메모리를 제조하기 위한 웨이퍼와 칩의 레이아웃을 도시한 도면.
제2도는 본 발명에 관한 메모리매트부 및 직접주변회로의 레이아웃을 도시한 도면.
제3도는 본 발명에 관한 이차원적인 반복패턴내부를 비교검사하기 위한 설명도.
제4도는 본 발명에 관한 메모리매트부 및 직접주변회로에 있어서의 검사영역을 도시한 도면.
제5도는 본 발명에 관한 이차원적인 반복패턴의 변을 비교검사하기 위한 설명도.
제6도는 본 발명에 관한 일차원적인 반복패턴내부를 비교검사하기 위한 설명도.
제7도는 본 발명에 관한 일차원적인 반복패턴의 끝부를 비교검사하기 위한 설명도.
제8도는 본 발명에 관한 고립점 또는 각부를 비교검사하기 위한 설명도.
제9도는 본 발명에 관한 패턴검사방법 및 그 장치의 제1 실시예를 도시한 개략적인 구성도.
제10도는 본 발명에 관한 특징량을 설명하기 위한 도면.
제11도는 제9도에 도시한 제1 실시예에 있어서의 제1 변형을 설명하기 위한 도면.
제12도는 제9도에 도시한 제1 실시예에 있어서의 제2 변형을 설명하기 위한 도면.
제13도는 본 발명에 관한 패턴검사방법 및 그 장치의 제2 실시예를 도시한 개략적인 구성도.
제14도는 본 발명에 관한 패턴검사방법 및 그 장치의 제2 실시예에 있어서는 결함후보로서 결함의 형상이 충실하게 추출되는 것을 모식적으로 설명하기 위한 도면.
제15도는 본 발명에 관한 패턴검사방법 및 그 장치의 제3 실시예를 도시한 개략적인 구성도.
제16도는 본 발명에 관한 패턴검사방법 및 그 장치의 제4 실시예를 도시한 개략적인 구성도.
제17도는 본 발명에 관한 패턴검사방법 및 그 장치의 제5 실시예를 도시한 개략적인 구성도.
상기 목적을 달성하기 위해서 본 발명은 동일한 패턴군을 여러개 형성한 피검사대상물을 촬상하여 이 피검사대상물의 이차원의 디지탈화상신호를 얻고, 이 이차원의 디지탈 화상신호 중 상기 피검사대상물 상의 검사할 패턴군의 패턴의 디지탈 화상신호를 이 검사할 패턴군의 패턴에 대해서 본래 동일해야하는 상기 피검사대상물 상의 다른 여러개의 패턴군의 패턴의 화상신호와 비교해서 결함을 추출하고, 이 추출한 결함에 관한 정보를 통신회선으로 출력하는 것을 특징으로 하는 패턴검사방법이다.
또, 본 발명은 동일한 패턴군을 소정의 피치로 여러개 형성한 피검사대상물을 촬상하여 이 피검사대상물의 화상신호를 얻고, 이 화상신호 중 상기 피검사대상물 상의 검사할 패턴군의 패턴의 화상신호를 이 검사할 패턴군의 패턴에 대해서 본래 동일해야하는 상기 피검사대상물 상의 다른 패턴군의 패턴의 화상신호와 비교하는 것에 의해 의사결함을 배제해서 진짜(眞)결함을 검출하고 이 검출한 진짜결함에 관한 정보를 출력하는 것을 특징으로 하는 패턴검사방법이다.
또, 본 발명은 메모리매트부와 직접주변회로를 갖는 패턴을 소정의 피치로 반복해서 형성한 반도체웨이퍼를 촬상하고, 이 촬상해서 얻은 화상신호를 디지탈 화상신호로 변환하고, 이 변환된 디지탈 화상신호에 있어서 상기 반도체웨이퍼상의 검사할 패턴의 착안점에 대응하는 디지탈 화상신호를 이 착안점에서 상기 소정의 피치로 떨어진 개소에 대응하는 여러개의 디지탈 화상신호와 각각 비교해서 결함후보를 추출하고, 이 추출한 결함후보 중에서 의사결함을 추출하고, 상기 결함후보에서 상기 의사결함을 배제한 진짜결함을 검출하고, 이 검출한 진짜결함에 관한 정보를 통신수단을 거쳐서 출력하는 것을 특징으로 하는 패턴결함 검사방법이다.
또, 본 발명은 메모리매트부와 직접주변회로를 갖는 패턴을 소정의 피치로 반복해서 형성한 반도체웨이퍼를 촬상하고, 이 촬상해서 얻은 화상신호를 디지탈 화상신호로 변환하고, 이 변환한 디지탈 화상신호에 있어서 상기 반도체웨이퍼상의 검사할 패턴의 착안점에 대응하는 디지탈 화상신호를 이 착안점의 주위의 여러개의 개소에 대응하는 디지탈 화상신호와 각각 비교하는 것에 의해 상기 검사할 패턴의 상기 메모리매트부 또는 직접주변회로에 존재하는 결함을 검출하고, 이 검출한 결함에 관한 정보를 출력하는 것을 특징으로 하는 패턴결함 검사방법이다.
또, 본 발명은 피검사대상물을 촬상하는 촬상수단, 이 촬상수단에 의해 촬상된 상기 피검사대상물의 화상신호를 디지탈 화상신호로 변환하는 A/D변환수단, 이 A/D변환수단에 의해 변환된 디지탈 화상신호에 있어서의 상기 피검사대상물상의 착안점의 디지탈 화상신호와 이 착안점의 패턴에 대해서 본래 동일한 여러개의 패턴의 상기 착안점에 대응하는 비교점의 디지탈 화상신호를 각각 비교해서 상기 착안점의 결함후보를 추출하는 결함후보 추출수단, 이 추출한 결함후보 중에서 진짜결함을 검출하는 결함검출수단 및 이 검출한 진짜결함에 관한 정보를 출력하는 출력수단을 구비한 것을 특징으로 하는 패턴검사장치이다.
또, 본 발명은 반복패턴을 형성한 피검사대상물의 물리량을 이차원의 화상 신호로서 검출하는 화상신호 검출수단, 이 화상신호 검출수단에 의해 검출된 이차원의 화상신호를 이차원의 디지탈 화상신호로 변환하는 A/D변환수단, 이 A/D변환수단에 의해 변환된 이차원의 디지탈 화상신호에 있어서의 착안점의 디지탈 화상신호와 X방향 및 Y방향의 반복피치의 정수배인 여러개의 비교점의 디지탈 화상신호의 각각을 비교해서 착안점의 디지탈 화상신호와 여러개의 비교점의 디지탈 화상신호의 각각의 차화상신호를 추출하는 차화상 추출수단, 이 차화상 추출수단에 의해 추출된 여러개의 차화상신호에 따라서 결함후보를 추출하는 결함후보 추출수단 및 이 결함후보 추출수단에 의해 추출한 결함후보에서 진짜결함을 추출하는 결함추출수단을 구비한 것을 특징으로 하는 패턴검사장치이다.
이상과 같은 검출방법 및 그러한 지효성(遲效性)으로 하는 것에 의해 용이한 영역의 설정방법으로 작게 반복되는 부분의 모든 영역에 대해 신뢰성 높게 결함을 검사할 수 있다.
또, 상기 구성에 의해 용이한 영역의 설정방법으로 작게 반복되는 부분의 모든 영역에 대해 고속이고 또한 신뢰성 높게 결함을 검사할 수 있다.
또, 상기 구성에 의해 메모리매트부와 직접주변회로로 이루어지는 반복패턴을 형성한 반도체웨이퍼에 대해서 결함을 고신뢰도로 검사하여 고품질의 반도체웨이퍼를 제조할 수 있다.
본 발명에 관한 피검사대상물의 1실시예인 반도체메모리에 있어서의 제조 공정 도중의 반도체웨이퍼의 패턴레이아웃의 모식도를 도 1에 도시한다. 웨이퍼(1)에는 최종적으로 동일한 제품으로 되는 칩(2)가 다수 배열되어 있다. 칩(2)의 내부의 패턴레이아웃은 도 1의 (b)에 도시한 바와 같이 패턴이 매우 러프한 간접 주변회로(6), 메모리셀이 이차원적으로 반복피치X방향Px, Y방향Py으로 규칙적으로 배열되어 있는 메모리매트부(3), 이 메모리매트부와 동일 정도의 패턴밀도를 갖고 메모리매트부의 주변에 존재하는 센스앰프, I/O회로, 디코더회로 등으로 이루어지는 직접주변회로(4), (5)로 형성되어 있다. 메모리매트부(3)은 또 미세하게 블럭마다 분할되어 있다(분할선상에서는 반복은 1방향으로 한정되어 있다). 직접주변회로는 메모리매트부의 X방향에 존재하는 반복이 Y방향뿐이고 반복피치가 메모리셀의 반복피치Py의 정수배인 n*Py인 부분(Y방향 직접주변회로)(5)와 메모리매트부의 Y방향에 존재하는 반복이 X방향뿐이고 반복피치가 메모리셀의 반복피치의 정수배인 m * Px인 부분(X방향 직접주변회로)(4)로 되어 있다.
또, 메모리매트부(3)과 직접주변회로(4), (5)는 32~128라인마다 군을 이루고 있다. 그리고, 이들 중 패턴이 0. 3㎛ 이하인 최소선폭으로 형성되므로, 치명적인 결함의 치수가 작고 고감도로 미세결함을 검출할 영역은 메모리매트부(3)과 직접주변회로(4), (5)이다. 이들 이외의 영역의 간접주변회로는 선폭이 두꺼우므로 치명적인 결함의 치수도 커서 반드시 최고감도로 결함검출을 할 필요는 없다.
이와 같은 피검사대상물에 대한 본 발명의 기본사상에 대해서 설명한다. 즉, 본 발명은 착안점(101)에 대해서 비교대상의 비교점(102)를 1개뿐만 아니라 여러개 준비하여 착안점(101)의 화상과 그들의 비교점(102)의 화상을 비교하고, 착안점의 패턴이 어느 하나의 비교점의 패턴과 허용값이 일치하면 착안점의 패턴은 결함이 아니라고 판정한다. 예를 들면, 도 2에 도시한 피검사대상패턴에 있어서 도 3에 있어서 ●로 표시된 착안점(101)의 패턴을 검출하기 위해 비교대상으로서 ○로 표시된 십자형상의 비교점(102a), (102b), (102c), (102d) 즉 Y방향의 직접주변회로의 반복피치Qy의 정수배의 거리에 있는 패턴(도면에서는 +/-1배의 예를 도시한다) 및 직접주변회로의 X방향의 반복피치Qx의 정수배(도면에서는 +/-1배의 예를 도시한다)의 거리에 있는 패턴과 비교(제1회째의 비교)한다. 이 비교결과에 있어서 착안점(101)의 패턴이 어느 하나의 비교점(102a), (102b), (102c), (102d)의 패턴과 허용값이 일치하면 착안점(101)의 패턴은 결함이 아니라고(정상패턴) 판정한다. 예를 들면, 도 3에 도시한 바와 같이 X방향 및 Y방향에 반복을 갖는 메모리매트부(3)과 같은 피검사대상패턴에 있어서는 비교점(102a), (102b), (102c), (102d) 중의 어느 하나에 결함이 존재했다고 해도 착안점(101)과 이들 비교점(102a), (102b), (102c), (102d)의 어느 하나에 있어서 일치가 보여져 정상패턴으로서 판정되게 된다. 그리고, 착안점(101)에 결함이 존재하면 비교점(102a), (102b), (102c), (102d) 중의 어느것에 있어서도 불일치가 보여지게 되어 착안점(101)에 결함이 존재한다고 판정할 수 있다. 또, 도 6에 도시한 바와 같이 한쪽방향만 반복을 갖는 직접주변회로(4), (5)와 같은 피검사대상패턴에 있어서도 비교점(102a), (102b), (102c), (102d) 중의 어느 하나에 결함이 존재했다고 해도 착안점(101)과 이들 비교점(102a), (102b), (102c), (102d) 중의 어느 것인가에 있어서 일치가 보여져 정상패턴으로서 판정되게 된다. 그리고, 착안점(101)에 결함이 존재하는 경우에는 비교점(102a) 및 비교점(102b)에 대해서 불일치가 보여지고 비교점(102c) 및 비교점(102d)에 대해서도 통상 불일치가 보여져 착안점(101)에 결함이 존재한다고 판정할 수 있다. 그러나, 착안점(101)에 결함이 존재하여 비교점(102c) 및 비교점(102d)의 화상과 동일한 농담레벨로 되어 일치가 보여질 때에는 착안점(101)에 결함이 존재한다고 판정할 수 없다. 즉, 검출되는 결함의 형상이 변화하는 경우가 고려된다. 그래서, 일치도의 연산결과에 따라서 비교결과의 선택을 하는 것에 의해 결함의 형상을 가능한한 유지한 상태로 결함을 검출할 수 있다.
이것에 의해 메모리매트부(3)과 직접주변회로(4), (5)에 대해서 검사영역설정을 하는 일 없이, 도 4에 도시한 바와 같이 이차원적인 반복패턴의 각부(角部)등 두꺼운 선으로 나타낸 반복이 없는 장소(9) 이외에는 십자비교검사가 가능하게 된다. 반복성이 없는 각부 등의 장소에서는 차를 발생시키지만 각 칩에서 차를 발생시키는 장소는 공통이고 칩사이에서 이들을 비교하고 공통부분을 제거하는 것에 의해 이들 영역을 배제할 수 있다. 한편, 결함은 2단계의 비교검사(제2회째의 비교검사)에 있어서 어느것이라도 차를 발생하기 때문에 배제되는 일 없이 결함으로서 인식할 수 있다.
또, 상기 비교에 있어서는 필요에 따라서 여러단계의 판정기준을 사용한 비교를 실행하거나 또는 일치도를 출력한다. 이것은 실제의 웨이퍼 패턴에서 패턴을 형성하는 노출장치에 해상한계가 있으므로, 인접부의 패턴의 유무에 따라 패턴형상에 미묘한 차이(현재의 노출기술에서는 0. 1㎛보다 약간 작은 정도)를 발생시킨다. 검출할 결함치수가 이것보다 작거나 또는 동일정도인 경우에는 인접부에 패턴이 없는 반복의 끝점에서 검출감도를 저하시키지 않으면 정상부를 결함으로 판정하는 오류로 될 가능성이 있다. 이 오류는 통상의 판정기준을 사용한 경우에는 기준한도 근방으로서 불안정하고 모든 칩에서 공통적으로 발생하지 않는 경우가 상정되어 제2회째의 비교에서는 배제되지 않을 가능성이 있다. 이 때문에, 제2회째의 비교에 있어서 결함판정의 기준을 1회째의 비교의 결과를 허용할 수 있는 범위에서 일치시키고 있으면 결함이라고는 판정하지 않는 처리를 실행한다.
이들에 대해서 도 3 및 도 5~도 8을 사용해서 상세하게 설명한다. 착안점(101)의 패턴(디지탈 화상신호)을 착안점(101)에서 일정거리 떨어진 비교점(102a), (102b), (102c), (102d)의 패턴(디지탈 화상신호)과 비교한다. 도 3에 도시한 바와 같은 이차원적인 일정한 반복부분의 내부에서는 착안점(101)의 패턴과 일정거리 떨어진 비교점(102a), (102b), (102c), (102d)의 패턴은 모두 일치하여 결함이라고 판정하지 않는다. 즉, 착안점(101)의 패턴에 결함이 존재하면 비교점(102a), (102b), (102c), (102d)의 패턴 사이에 있어서 모두 불일치로서 검출되어 결함이라고 판정할 수 있다.
도 5에 도시한 바와 같은 이차원적인 일정한 반복부분의 변에 닿는 주변 부분에서는 착안점(101)의 패턴과 일정거리 떨어진 비교점(102a), (102b), (102c)의 패턴은 모든 패턴이 정상부이면 일치하여 결함이라고 판정하지 않는다. 즉, 착안점(101)의 패턴에 결함이 존재하면, 비교점(102a), (102b), (102c), (102d)의 패턴과의 사이에 있어서 모두 불일치로서 검출되어 결함이라고 판정할 수 있다. 단, (102c)에 대해서는 반복의 끝부이므로 패턴의 치수가 미묘하게 착안점의 패턴(101)과는 다르다. 이 때문에, 착안점(101)과 점(102c)의 패턴비교에서는 정상부라도 어느 정도의 차이를 발생시킨다. 착안점(101)과 비교점(102a) 및 착안점(101)과 비교점(102b)의 비교에 있어서는 반복의 끝부가 아니므로 정상부이면 완전하게 동일한 패턴인 것이 예상된다.
도 6에 도시한 바와 같은 일차원적인 일정한 반복부분에서는 착안점(101)의 패턴과 일정 거리 떨어진 비교점(102a), (102b)의 패턴은 모든 패턴이 정상부이면 일치하고 있다. 도 7에 도시한 바와 같은 일차원적인 일정한 반복의 끝부에서는 착안점의 패턴(101)과 일정거리 떨어진 비교점(102a)의 패턴은 패턴이 정상부이면 일치하고 있다. 단, 반복의 끝부이므로 패턴의 치수가 미묘하게 착안점(101)과는 다르다. 이 때문에, 착안점(101)과 비교점(102a)의 비교에서는 정상부라도 어느정도의 차이를 발생시킨다. 착안점(101)과 비교점(102c) 및 착안점(101)과 비교점(102d)의 비교에 있어서는 반복의 끝부가 아니므로 정상부이면 완전하게 동일한 패턴인 것이 예상된다. 이상 설명한 바와 같이 도 3 및 도 5 ~ 도 7에서 설명한 이차원적인 반복의 내부, 변, 일차원적인 반복에서는 어느것에 있어서도 착안점(101)에 존재하는 결함부만이 결함후보로 되고 정상부는 결함후보로는 되지 않는다.
한편, 도 8에 도시한 바와 같은 이차원적인 일정한 반복부분의 각(角)부분 또는 고립점에서는 착안점(101)의 패턴과 일정거리 떨어진 비교점(102a), (102b), (102c), (102d)의 패턴은 모두 정상부였다고 해도 일치하고 있지 않아 결함후보로 된다.
이들 결함후보에 대해 2회째의 비교검사를 실행한다. 2회째의 비교검사에서는 칩내의 원점을 기준으로 한 좌표계로서 다른 칩사이에서 동일한 결함후 보좌표를 갖고, 일치도가 허용범위내에서 일치하고 있는 것을 의사결함으로 해서 배제한다. 이것에 의해 도 8에 도시한 이차원적인 일정한 반복부분의 각부분 또는 고립점이 배제되어 진짜결함만이 추출된다.
또, 2회째의 비교검사 대신에 미리 구해 둔 반복성이 없는 장소의 정보와 조합하는 것에 의해 고립점 등의 의사결함을 배제할 수도 있다.
이상 설명한 바와 같이 X방향 직접주변회로(4)는 메모리셀의 반복피치의 정수배(m*Px)로 X방향으로만 반복되고 Y방향 직접주변회로(5)도 메모리셀의 반복피치의 정수배(n*Py)로 Y방향으로만 반복되고 있으므로, 상기 십자비교를 이용하는 것에 의해 메모리매트부(3)과 직접주변회로(4), (5)에 대해서 공통해서 비교검사를 할 수 있다. 또한, 피검사대상인 반도체메모리를 제조하기 위한 반도체웨이퍼의 종류(메모리의 품종)에 따라서 상기 메모리셀이 반복하는 피치(Px, Py)가 변경되므로 착안점(101)에 대한 상기 십자형상의 비교점(102a), (102b), (102c), (102d)까지의 거리를 변경할 필요가 있다. 그러나, 메모리매트부(3)과 직접주변회로(4), (5)에 대해서 검사영역설정을 하는 일 없이 최소선폭(0, 3㎛ 이하)의 1/2 이하의 치명적인 미세결함을 고감도로 검출할 수 있다.
검출된 결함에 관한 정보는 디스플레이 등의 표시수단상에 표시됨과 동시에 LAN(Local Area Network) 등의 통신회선을 거쳐서 프로세서 전체를 관리하고 있는 컴퓨터 등 다른 처리장치로 보내져 프로세스를 관리하기 위한 데이타로서 다른 검사장치나 프로세스 제어장치의 데이타와 조합해서 사용된다.
본 발명에 관한 패턴검사방법 및 장치의 제1 실시예를 도 9를 사용해서 설명한다. 도 9는 패턴검사장치의 제1 실시예의 구성을 도시한 것이다. 본 발명에 관한 패턴검사장치는 피검사대상물인 웨이퍼(1)의 패턴의 물리적 성질을 Y방향으로 주사해서 검출하기 위한 전자광학적인 검출수단(11), 웨이퍼(1)을 X방향으로 이동시켜 이차원의 화상을 형성하기 위한 스테이지(12), 검출수단(11)에 의해 검출되는 이차원의 패턴화상신호를 이차원의 디지탈 화상신호로 변환하는 A/D변환수단(13), 이 A/D변환수단(13)에 의해 A/D변환한 이차원의 디지탈화상(14)를 일정시간만큼 지연시킨 화상(15)를 얻는 지연회로(16), 상기 A/D변환수단(13)에 의해 A/D변환한 이차원의 화상(14)를 소정의 이차원의 주사영역에 걸쳐 기억하는 예를 들면 이차원의 시프트레지스터로 구성되는 기억수단(화상메모리)(17), 이 기억수단(17)에 저장된 화상에서 직접주변회로(4), (5)의 X, Y방향의 반복피치Qx, Qy의 정수배Dx, Dy의 정방향 및 부방향의 거리에 있는 여러개의 화상(18a) (18b), (18c), (18d)를 선택적으로 추출하는 선택수단(19), 화상(15)와 (18a), 화상(15)와 (18b), 화상(15)와 (18c), 화상(15)와 (18d)를 각각 비교해서 차의 유무를 추출하고 차화상(21a), (21b), (21c), (21d)를 추출하는 차화상 추출부(차화상 추출수단)(22a), (22b), (22c), (22d), 이들 차화상(21a), (21b), (21c), (21d)에서 결함후보화상(23)을 연산하는 결함후보 추출부(결함후보 추출수단)(24a), 결함후보 화상(23)에서 결함후보에 관한 결함의 발생위치정보를 나타내는 결함의 좌표, 결함의 입체형상을 나타내는 농담값의 상이에 따른 불일치도(도 10의 (e)에 사선영역으로 나타내는 농담의 불일치에 따른 농담값의 차(62)), 이차원의 결함사이즈를 나타내는 결함의 면적S(도 10의 (b)에 사선영역으로 나타낸다) 및 X방향과 Y방향의 투영길이Lx, Ly 등의 특징량(25)를 추출하는 특징량추출부(특징량 추출수단)(26), 특징량(25)에서 진짜결함을 추출하는 결함추출부(결함추출수단)(27), 이들 전체를 제어해서 기록매체, 프린터, 표시수단 등의 출력수단을 구비한 전체제어부(28)로 이루어진다. 전체제어부(28)에서는 추출한 결함에 관한 정보를 도시하지 않은 통신수단으로 출력(30)에서 출력된다.
또한, 스테이지(12)상에 탑재된 피검사대상물인 웨이퍼(1)을 검출수단(11)의 광축에 대해서 위치정합(얼라이먼트)하기 위해 웨이퍼(1)의 주위의 적어도 3개소에 노출용으로서 형성된 얼라이먼트마크를 광학현미경으로 촬상해서 광전변환 수단에 의해 화상신호로 변환하고 3개소의 얼라이먼트마크의 위치를 스테이지에 구비된 변위계 또는 레이저 측정기의 스테이지의 변위량에 따라서 산출하고, 이 산출된 3개소의 얼라이먼트마크의 위치좌표에 따라서 검출수단(11)의 광축에 대해 웨이퍼(1)을 X방향, Y방향 및 회전(θ)방향에 대해서 1셀범위내의 10㎛ 이하의 정밀도로 얼라이먼트가 실행된다. 회전방향에 대해서는 웨이퍼의 외주에 있어서 1셀범위내의 10㎛ 이하의 정밀도로 얼라이먼트가 실행되므로, 십자비교에 있어서는 화상끼리의 위치어긋남은 무시할 수 있을 정도로 된다.
상기 전자광학적인 검출수단(11)은 예를 들면 전자선을 발생시키는 전자선원(11a), 전자선원(11a)에서 출사한 전자빔을 주사시켜 화상화하기 위한 빔편향기(11c), 전자선을 피검사대상물인 웨이퍼(1)상에 0. 02~0. 2㎛의 빔직경으로 결상시키는 대물렌즈(11b), 웨이퍼(1)상에서 발생한 이차전자를 이차전자 검출기(11e)에 모으기 위한 ExB(11d), 높이검출센서(11f)와 대물렌즈(11b)와의 초점위치를 조정하는 초점위치 제어부(도시하지 않음), 빔편향기(11c)를 제어해서 빔주사를 실현하는 주사제어부(도시하지 않음)으로 구성된다. 전자선의 전류는 10~200nA이고, 검출화소치수는 피검사대상물 상의 환산으로 0. 2 ~ 0. 05㎛, 피검사대상물상의 가속전압은 0. 3kV이다. 검출화소치수는 피검사대상물의 패턴의 선폭의 약 1/2 이하로 설정할 필요가 있다.
또한, 상기 전자광학적인 검출수단(11)은 광학적인 화상검출수단이어도 좋다. 이 광학적인 화상검출수단의 경우에도 검출화소치수 등에 대해서는 마찬가지로 된다.
그리고, 웨이퍼(1)상의 패턴은 예를 들면 도 3에 있어서 왼쪽부터 Y방향으로 소정의 주사폭으로 주사되면서 X의 정의 방향으로 주사되고, 이차원의 화상신호가 전자광학적인 검출수단(11)에 의해 검출되어 A/D변환수단(13)에 의해 디지탈 화상신호로 변환된다. 그리고, 상기 지연회로(16)은 A/D변환수단(13)에서 얻어지는 디지탈화상에 있어서 십자비교하는 착안점도 포함해서 4점의 디지탈화상 모두가 상기 기억수단(화상메모리)(17)에 기억될 때까지의 일정시간 지연시키는 것이다. 즉, A/D변환수단(13)에서 도 3에 도시한 ×점의 디지탈 화상신호가 출력되었을 때, 지연회로(16)에서 착안점(101)의 디지탈화상이 출력되도록 ×점과 착안점 사이의 주사량만큼 상기 지연회로(16)에 의해 지연시키는 것이다. 그 결과, 기억수단(17)에는 전체 제어부(28)에서 얻어지는 기준어드레스신호(34)에 따라서 도 3에 도시한 ×점까지의 소정의 이차원의 주사영역에 대한 디지탈 화상 신호가 기억된다. 따라서, ×점과 착안점 사이의 주사량은 미리 알려진 값이므로, 선택수단(19)는 내부에 웨이퍼(1)의 여러개의 품종에 대해서 다른 값으로 설정된 피치Dx, Dy 중에서 전체제어부(28)에서 입력되는 웨이퍼(1)의 품종정보(35)에 따라 선택된 원하는 피치Dx, Dy에 따라서 착안점(101)의 어드레스에 대한 비교점(102a), (102b), (102c), (102d)의 어드레스가 기억수단(17)에 대해서 지정되고 기억수단(17)에서 비교점(102a), (102b), (102c), (102d)의 디지탈 화상신호가 출력되게 된다. 또한, 웨이퍼(1)의 품종정보에 대해서는 직접 키보드 등의 입력수단을 사용해서 전체제어부(28)에 입력해도 좋고, 또 웨이퍼(1)에 형성된 품종을 나타내는 기호 또는 문자 또는 코드등을 리드하는 것에 의해 입력해도 좋다.
이들은 이하와 같이 동작해서 검사하는 것이다. 즉, 스테이지(12)의 주사와 동기해서 웨이퍼(7)의 패턴을 검출수단(11)에 의해 이차원 화상신호로서 검출하고, A/D변환기(13)에 의해 디지탈 화상신호로 변환하는 것에 의해서 디지탈 화상신호(14)와 그것을 일정량만큼 지연시킨 착안점(101)의 디지탈 화상신호(15)를 얻는다. 동시에 얻어진 디지탈 화상신호(14)를 순차 소정의 주사영역에 걸쳐 기억수단(17)에 저장한다. 따라서, 이미 기억수단(17)에 소정의 주사영역에 걸쳐 저장된 디지탈 화상신호에는 지연시킨 착안점(101)의 디지탈 화상신호(15)와 좌표적으로 X방향의 정방향 및 부방향으로 Dx화소의 거리에 있는 비교점(102a), (102b)의 디지탈 화상신호가 포함되어 있게 된다.
착안점(101)의 어드레스에 대한 이들 비교점(102a), (102b)의 어드레스를 내부에 각종 설정된 피치Dx, Dy 중에서 전체 제어부(28)에서 입력되는 웨이퍼(1)의 품종정보(35)에 따라 선택수단(19)에 의해 선택된 피치Dx, Dy에 따라서 기억수단(17)에 대해 지정하는 것에 의해, 지연시킨 착안점(101)의 디지탈 화상신호(15)와 동기시켜서 기억수단(17)에서 비교점(102a), (102b), (102c), (102d)에 있어서의 디지탈 화상신호(18a), (18b), (18c), (18d)를 리드하여 추출(분리)할 수 있다. 이 때, Dx, Dy를 각각 직접주변회로(4), (5)의 X, Y방향의 반복피치Qx, Qy의 정수배로 선택해 둔다.
다음에, 차화상 추출부(22a), (22b), (22c), (22d)의 각각에서는 각각 추출된 착안점(101)의 디지탈 화상신호(15)와 비교점(102a)의 디지탈 화상신호(18a)를, 착안점(101)의 디지탈 화상신호(15)와 비교점(102b)의 디지탈 화상신호(18b)를, 착안점(101)의 디지탈 화상신호(15)와 비교점(102c)의 디지탈 화상신호(18c)를, 착안점(101)의 디지탈 화상신호(15)와 비교점(102d)의 디지탈 화상신호(18d)를 비교하고, 패턴이 정상일 때의 형상의 미묘한 변화에 따른 밝기의 변동허용값(농담허용값), 위치어긋남에 기인하는 밝기의 변동허용값(위치어긋남 허용값) 및 순수한 노이즈 성분을 비교파라미터로 해서 제거하고(감산하고) 그 차화상(21a), (21b), (21c), (21d)를 추출한다(출력한다). 즉, 차화상(21a), (21b), (21c), (21d)에 있어서 비교파라미터 이하의 차의 값의 경우 차가 없어(차를 "0"으로 하고) 일치했다고 간주한다.
결함후보 화상추출부(24a)는 상기 추출한 차화상(21a), (21b), (21c), (21d)모두에 걸친 차(불일치)의 최소값을 나타내는(최상의 일치도를 나타내는) 차화상을 연산하고 차의 최소값이 "0"(일치한 것) 이외의 차 그자체를 결함후보 화상신호(23)으로서 산출한다. 특징량 추출부(26)은 결함후보화상(23)에서 도 10의 (b)에 도시한 바와 같이 결함후보영역(결함형상)(61)을 추출하고, 결함의 입체형상을 나타내는 불일치도(도 10의 (e)에 사선영역으로 나타내는 농담의 불일치에 따른 농담값의 차(62)), 결함의 발생위치정보를 나타내는 결함영역(61)의 위치좌표(예를 들면 중심위치G), 이차원의 결함사이즈를 나타내는 결함영역(61)의 면적S (도 10의 (b)에 사선영역으로 나타낸다) 및 X방향과 Y방향의 투영길이Lx, Ly등의 결함후보의 특징량(25)를 추출한다. 이들 결함후보의 특징량(15)를 프로세서인 결함추출부(결함추출수단)(27)의 메모리영역에 저장한다. 저장한 결함후보의 특징량(25)를 결함의 발생위치정보를 나타내는 결함영역(61)의 위치좌표(예를 들면 중심위치G)에 따라서 칩내 좌표로 정렬시키고 예를 들면 일정 좌표범위 내에서 불일치도의 평균값으로 허용할 임계값을 부가한 것보다 큰 불일치도 또는 허용할 임계값을 부가한 것보다 큰 면적 또는 X방향 및 Y방향의 투영길이를 갖는 결함후보만을 진짜결함으로서 추출한다. 이 추출한 진짜결함에 관한 정보를 전체 제어부(28)의 출력수단(기억매체, 프린터, 표시수단 등)에 의해 출력하거나 전체제어부(28)로 부터의 출력(30)으로서 도시하지 않은 LAN 등의 통신수단을 거쳐서 프로세스 전체를 관리하고 있는 컴퓨터 또는 서버 등으로 송신한다.
도 10의 (a)에는 비교하는 정상의 배선패턴(63)을 도시하고, 도 10의 (b)에는 결함후보(61)이 존재하는 배선패턴(63)을 도시한다. 도 10의 (c)에는 도 10의 (a)에 도시한 주사선a-a에서 얻어지는 밝기를 나타내는 농담화상신호(64)를 도시하고, 도 10의 (d)에는 도 10의 (b)에 도시한 주사선b-b에서 얻어지는 밝기를 나타내는 농담화상신호(65)를 도시한다. 도 10의 (e)에는 농담화상신호(64)와 농담화상신호(65)의 불일치도(사선영역으로 나타내는 불일치에 따른 농담값)(62)를 도시한다.
본 제1 실시예에 있어서의 제1 변형예는 십자형상으로 비교하는 것 대신에 도 11에 도시한 바와 같이 착안점(101)의 패턴에 대해서 X, Y방향의 2개소의 비교점(102a), (102c)의 패턴과 비교하는 것이다. 이것에 의해 검사가능한 영역은 약간 감소하지만, 더 간편한 방법, 장치구성으로 검사를 실현할 수 있는 특징이 있다. 즉, 도 9에 도시한 구성에 있어서 차화상 추출부(22b), (22d)를 없앨 수 있다.
본 제1 실시예에 있어서의 제2 변형예는 십자형상으로 비교하는 것 대신에 도 12에 도시한 바와 같이 십자에 부가해서 X방향의 2개소의 비교점(102e), (102f)의 패턴과 비교한다. 이것에 의해, 반복피치가 여러개 있는 경우에도 대응가능하다는 특징이 있다. 마찬가지로, X 및 Y방향으로 여러개소의 비교점을 부가하는 것도 고려된다. 이 제2 변형예의 경우 차화상 추출부(22e), (22f)를 부가할 필요가 있다.
이상 설명한 본 발명에 관한 제1 실시예에 의하면, 반도체 메모리를 구성하는 반복성이 있는 메모리매트부(3) 및 직접주변회로(4), (5)의 부분만의 결함을 검사가능영역의 좌표지정 없이 추출할 수 있고, 간편한 착안점(101)과 비교점(102) 사이의 거리Dx, Dy로 이루어지는 파라미터의 설정으로 검사가 가능하게 된다.
다음에, 본 발명에 관한 패턴검사방법 및 장치의 제2 실시예를 도 13을 사용해서 설명한다. 도 13은 패턴검사장치의 제2 실시예를 도시한 도면이다. 본 발명에 관한 패턴검사장치의 제2 실시예는 도 9에 도시한 제1 실시예에 대해서 또 착안점(101)의 디지탈 화상신호(15)와 각 비교점(102a)~(102d)의 디지탈 화상신호(18a), (18b), (18c), (18d)와의 일치도 D iff a, D iff b, D iff c, D iff d를 연산하고, 이 연산된 일치도 D iff a, D iff b, D iff c, D iff d에 대해서 허용값을 크게 하여 착안점과 비교점 사이의 패턴이 근방도 포함해서 대폭으로 다르지 않는 한 일치로 간주해서 각 일치도 D iff a, D iff b, D iff c, D iff d를 "0"으로 하는(D iff a = 0, D iff b = 0, D iff c = 0, D iff d = 0) 일치도 연산부(일치도 연산수단)(35a), (35b), (35c), (35d)와 이 각 일치도 연산부(35a), (35b), (35c), (35d)에서 얻어지는 일치 신호(36a), (36b), (36c), (36d)에 따라서 결함후보 추출부(24b)에 있어서 차화상 추출부(차화상 추출수단)(22a), (22b), (22c), (22d)의 각각에서 얻어지는 차화상(C omp a)(21a), (C omp b)(21b), (C omp c)(21c), (C omp d)(21d)에서 결함후보라고 판정하는 선택을 실행시키기 위한 선택신호(38)을 출력하는 비교대상 선택부(37)을 부가한 구성이다. 또한, 차화상 추출부(차화상 추출수단)(22a)~(22d)에서 차화상을 추출하기 위한 비교점(102a)~(102d)의 디지탈화상은 메모리매트부(3), 직접주변회로(4), (5)에 맞추어 설계정보에 따라 작성하여 기억수단(17)에 기억시켜도 좋다. 단, 설계정보에 따라 작성된 비교점(102a)~(102d)의 디지탈화상을 기억수단(17)에서 리드할 때 비교대상 선택부(37)에서 얻어지는 선택신호(38)에 의해 선택할 필요가 있다.
일치도 연산부(35a), (35b), (35c), (35d)의 각각은 차화상 추출부(차화상 추출수단)(22a)~(22d)의 각각과 대략 마찬가지로 비교파라미터를 제거(감산)한 차화상D iff a×D iff b, D iff c, D iff d를 예를 들면 5×5의 화소메모리범위로 분리하고, 이 분리된 5×5의 화소메모리범위에 있어서 최소의 차화상을 중앙의 화소의 값으로 하는 것에 의해 대략 일치(5×5의 화소메모리범위에 있어서 농담차가 가장 작다 : 최소의 차화상)로 나타내어지는 차화상신호에 대해서 이차원으로 확대 처리하고, 큰 임계값으로 이진화하는 것에 의해 이 큰 임계값을 초과하지 않는 한 일치로 하고, 크게 패턴이 다르지 않은 점과 그 근방(5×5의 화소 메모리범위)을 확실하게 일치로 해서 출력한다. 즉, 일치도 연산부(35a), (35b), (35c), (35d)의 각각은 허용값(임계값)을 크게 하고 착안점과 비교점 사이의 패턴이 근방도 포함해서 대폭으로 다르지 않는한 일치로 간주해서 일치신호를 출력한다. 이것에 의해 비교대상 선택부(37)은 미세한 결함이 존재했다고 해도 착안점(101)이 이차원의 반복 상태인지, 횡(X)방향의 반복 상태인지, 종(Y)방향의 반복 상태인지, 반복의 끝점의 상태인지, 고립점의 상태인지를 판정할 수 있다. 즉, 비교대상 선택부(37)은 4개의 일치도 연산부(35a), (35b), (35c), (35d)에서 일치신호가 출력되었을 때(D iff a~D iff D = 0), 이차원의 반복 상태라고 판정하고 결함후보 추출부(24b)에 있어서 4개의 차화상(C omp a~C omp d)의 최소값(min(C omp a~C omp d))를 결함후보로서 출력하도록 선택신호를 출력한다. 또, 비교대상 선택부(37)은 4개의 일치도 연산부(35a), (35b), (35c), (35d) 중 일치도 연산부(35a), (35b)에서 일치신호가 출력되었을 때(D iff a = 0, D iff b = 0) 횡(X)방향의 반복 상태라고 판정하고 결함후보 추출부(24b)에 있어서 4개의 차화상 중 횡(X)방향의 2개의 차화상(C omp a, C omp b)의 최소값(min (C omp a, C omp b))을 결함후보로서 출력하도록 선택신호를 출력한다. 또, 비교대상 선택부(37)은 4개의 일치도 연산부(35a), (35b), (35c), (35d) 중 일치도 연산부(35c), (35d)에서 일치신호가 출력되었을 때(D iff c = 0, D iff d = 0) 종(Y)방향의 반복의 상태라고 판정하고 결함후보 추출부(24b)에 있어서 4개의 차화상 중 종(Y)방향의 2개의 차화상(C omp c, C omp d)의 최소값(min(C omp c, C omp d))를 결함후보로서 출력하도록 선택신호를 출력한다. 또, 비교대상 선택부(37)은 4개의 일치도 연산부(35a), (35b), (35c), (35d) 중 어느 하나의 일치도 연산부(35a), (35b), (35c), (35d)에서만 일치신호가 출력되었을 때(D iff a만 0 또는 D iff b만 0 또는 D iff c만 0 또는 D iff d만 0) 반복의 끝점의 상태라고 판정하고 결함후보 추출부(24b)에 있어서 4개의 차화상 중 끝점이라고 판정된 차화상 그자체(C omp a 또는 C omp b 또는 C omp c 또는 C omp d)를 결함후보로서 출력하도록 선택신호를 출력한다. 비교대상 선택부(37)은 4개의 일치도 연산부(35a), (35b), (35c), (35d)에서 불일치신호가 출력되었을 때(D iff a~D iff d≠0) 고립점의 상태라고 판정하고 결함후보 추출부(24b)에 있어서 4개의 차화상(C omp a~C omp d)의 최소값(min(C omp a~C omp d))를 결함후보로서 출력하도록 선택신호를 출력한다. 이것에 의해 결함후보 화상추출부(24b)는 이차원의 반복상태에 있어서는 4개의 차화상(C omp a~C omp d)의 최소값(min (C omp a~C omp d))를 결함후보로서 출력하고, 횡(X)방향의 반복 상태에 있어서 횡(X)방향의 2개의 차화상(C omp a, C omp b)의 최소값(min(C omp a, C omp b))를 결함후보로서 출력하고, 종(Y)방향의 반복 상태에 있어서는 종(Y)방향의 2개의 차화상(C omp c, C omp d)의 최소값(min(C omp c, C omp d))를 결함후보로서 출력하고, 반복의 끝점의 상태에 있어서는 끝점이라고 판정된 차화상 그자체(C omp a 또는 C omp b 또는 C omp c 또는 C omp d)를 결함후보로서 출력하고, 고립점의 상태에 있어서는 4개의 차화상(C omp a~C omp d)의 최소값(min (C omp a~C omp d))을 결함후보로서 출력하게 된다. 그리고, 특징추출부(특징추출수단)(26) 및 결함추출부(결함추출수단)(27)에 대한 처리는 상기 도 9에 도시한 패턴 검사장치의 제1 실시예와 마찬가지이다.
상기 도 9에 도시한 패턴검사장치의 제1 실시예에 있어서는 결함후보 화상추출부(24a)에서 차화상(21a), (21b), (21c), (21d) 모두에 걸친 차(불일치)의 최소값을 나타내는(최상의 일치도를 나타내는) 차화상이 결함후보 화상신호(23)으로서 출력된다. 이 경우, 도 14에 모식적으로 도시한 바와 같이 미소결함(141)의 윤곽(미소한 단차를 갖고 농담신호에 크게 변화가 생긴다)(142)는 손실되는 일없이 결함후보신호로서 출력되지만, 미소결함(141)에 있어서 평탄한 부분(143)에 대한 비교점(102d)의 패턴과 일치해서 소실되는 경우가 발생할 가능성도 있고, 그 결과 미소결함의 형상이 변화한 상태의 결함후보신호가 출력할 가능성도 발생하게 된다. 특히, 미소결함(141)이 잘려짐결함인 경우에는 착안점(101)의 미소 결함에 의한 화상과 반복되지 않는 비교점(102d)의 패턴에 의한 화상이 일치하는 것이 고려되고, 그 결과 제1 실시예에서는 미소결함(141)의 윤곽만이 추출되는 경우가 발생할 가능성이 크다.
그러나, 상기 도 13에 도시한 패턴검사장치의 제2 실시예에 있어서는 결함의 형상 등에 있어서 변화하는 일 없이 결함 그자체를 충실하게 결함후보신호(23)으로서 출력할 수 있고, 제1 실시예에 비해 미소결함의 고신뢰도의 검사를 십자비교에 의해 실현할 수 있다.
다음에, 본 발명에 관한 패턴검사방법 및 장치의 제3 실시예를 도 15를 사용해서 설명한다. 도 15는 패턴검사장치의 제3 실시예를 도시한 도면이다. 본 발명에 관한 패턴검사장치의 제3 실시예에 있어서, 상기 도 9에 도시한 패턴검사장치의 제1 실시예와 상이한 점은 차화상 추출부(22a)에서 얻어지는 착안점(101)과 비교점(102a) 사이의 차화상(21a)를 차화상 추출부(22b)에서 얻어지는 차화상을 예를 들면 1래스터의 시프트레지스터 등으로 구성되는 지연회로(29a)에 의해서 화상검출할 때의 X방향의 주사에 있어서 착안점(101)에서 비교점(102a)까지의 거리를 필요로 하는 시간만큼 지연시키는 것에 의해 얻는 것이다. 지연회로(29a)에서 차화상(21a)가 출력될 때 당연히 차화상 추출부(22b)에서 착안점(101)과 비교점(102b) 사이의 차화상(21b)가 출력되게 된다. 즉, 차화상 추출부(22b)에서 얻어지는 차화상에는 제1 실시예에서 설명한 차화상(21a)와 (21b)의 정보가 포함되어 있다. 차화상(21b)는 착안점(101)과 착안점(101)에서 X방향의 정방향으로 Dx화소의 거리에 있는 비교점(102b)의 화상을 비교한 것이고, 차화상(21a)는 착안점(101)과 착안점(101)에서 X방향의 부방향으로 Dx화소의 거리에 있는 비교점(102a)의 화상을 비교한 것이고, 이것은 바꿔말하면 차화상(21a)의 착안점과 비교대상을 교체하면 차화상(21b)를 Dx화소만큼 X방향의 부방향으로 어긋나게 한 화상과 등가로 된다.
또, 차화상 추출부(22c)에서 얻어지는 착안점(101)과 비교점(102c) 사이의 차화상(21c)과 차화상 추출부(22d)에서 얻어지는 차화상은 예를 들면 1래스터의 시프트레지스터를 Y방향으로 다수 병렬해서 구성한 지연회로(29c)에 의해서 화상 검출할 때의 Y방향의 주사에 있어서 착안점(101)에서 비교점(102c)까지의 거리를 필요로 하는 시간만큼 지연시키는 것에 의해 얻어지는 것이다. 지연회로(29c)에서 차화상(21c)가 출력될 때 당연히 차화상 추출부(22d)에서 착안점(101)과 비교점(102d) 사이의 차화상(21d)가 출력되게 된다. 즉, 차화상 추출부(22d)에서 얻어지는 차화상에는 마찬가지로 차화상(21c)와 (21d)의 정보가 포함되어 있다. 차화상(21d)는 착안점(101)과 착안점(101)에서 Y방향의 정방향으로 Dy화소의 거리에 있는 비교점(102d)의 화상을 비교한 것이고, 차화상(21c)는 착안점(101)과 착안점(101)에서 Y방향의 부방향으로 Dy화소의 거리에 있는 비교점(102c)의 화상을 비교한 것이고, 이것은 바꿔말하면 차화상(21c)의 착안점과 비교대상을 교체하면 차화상(21d)를 Dy화소만큼 Y방향의 부방향으로 어긋나게 한 화상과 등가로 된다.
그러나, 피검사대상물인 웨이퍼(1)의 품종에 따라 착안점(101)과 X방향 및 Y방향의 비교점(102)까지의 거리가 변화하는 경우가 있다. 그 때문에, 선택 수단(19)에서 얻어지는 착안점(101)과 X방향 및 Y방향의 비교점(102)까지의 거리의 정보에 따라서 지연회로(29a) 및 (29c)의 각각에 있어서의 지연시간을 변경할 필요가 있다.
이상 설명한 바와 같이 도 9에 도시한 제1 실시예와 마찬가지로 제1 실시예보다 비교파라미터의 추출 등 복잡한 처리가 필요한 차화상 추출부의 수를 반감하고 간단한 구성의 지연회로를 마련하는 것만으로 반복성이 있는 메모리매트부(3), X직접주변회로(4), Y직접주변회로(5) 부분만의 결함을 검사가능영역의 좌표지정없이 추출할 수 있고 간편한 파라미터의 설정으로 검사를 실행할 수 있다.
당연히 이 제3 실시예를 상기 제2 실시예에도 적용할 수 있는 것은 명확하다.
다음에, 본 발명에 관한 패턴검사방법 및 장치의 제4 실시예를 도 16을 사용해서 설명한다. 도 16은 패턴검사장치의 제4 실시예를 도시한 것이다. 본 발명에 관한 패턴검사장치의 제4 실시예에 있어서 상기 도 15에 도시한 패턴 검사장치의 제3 실시예와 상이한 점은 결함추출부(27) 대신에 미리 반복성이 없는 장소의 좌표를 기억해 두는 고립점 기억부(31)과 결함후보 중 미리 기억해 둔 반복성이 없는 장소의 좌표정보와 일치한 좌표를 갖는 것을 배제해서 진짜결함을 추출하는 좌표조합부(32)를 구비한 것이다. 이 좌표조합부(32)는 제1~제3 실시예에 있어서의 결함추출부(27)과 동일한 기능을 갖는 것이다.
그리고, 특징량 추출부(26)은 결함후보화상(23)에서 도 10의 (b)에 도시한 바와 같이 결함후보영역(결함형상)(61)을 추출하고 결함의 입체형상을 나타내는 불일치도(도 10의 (e)에 사선영역으로 나타내는 농담의 불일치에 따른 농담값의 차(62)), 결함의 발생위치정보를 나타내는 결함영역(61)의 위치좌표(예를 들면 중심위치G), 이차원의 결함사이즈를 나타내는 결함영역(61)의 면적S(도 10의 (b)에 사선영역으로 나타낸다) 및 X방향과 Y방향의 투영길이Lx, Ly등의 결함후보의 특징량(25)를 추출한다. 이들 결함후보의 특징량(25)를 프로세서인 좌표조합부(32)의 메모리영역에 저장한다. 좌표조합부(32)에 있어서 저장한 결함후보의 특징량(25)를 결함의 발생위치정보를 나타내는 결함영역(61)의 위치좌표(예를 들면 중심위치G)에 따라서 칩내 좌표로 정렬시키고 예를 들면 일정한 좌표범위내에서 미리 좌표기억부(31)에 기억해 둔 고립점의 좌표와 일치하는 결함후보를 배제해서 결함을 추출하고 출력수단(기억매체, 프린터, 표시수단 등)에 의해 출력하거나 또는 네트워크를 거쳐서 프로세스 전체를 관리하고 있는 컴퓨터로 송신한다.
또한, 좌표기억부(31)에 기억해 둔 고립점의 좌표데이타는 검사대상의 설정정보 또는 검사해서 작업자가 등록한 장소 또는 그들의 조합에 의해 예를 들면 전체 제어부(28)에 마련된 입력수단을 사용해서 등록할 수 있다.
이 제4 실시예에 있어서도 제1 실시예에 있어서의 제1 변형을 적용하고 제2회째의 비교검사를 실행하고 또 배제할 수 없는 의사결함의 좌표를 등록해 두고 배제한다. 이것에 의해, 좌표기억부(31)에 대해서 더욱 적은 공정수로 등록할 좌표의 지정을 할 수 있다.
이 제4 실시예에 의하면 미리 기억해 둔 좌표와 비교하고 있으므로 의사 결함을 확실하게 배제할 수 있다.
당연히 이 제4 실시예를 상기 제1 및 제2 실시예에도 적용할 수 있는 것은 명확하다.
다음에, 본 발명에 관한 패턴검사방법 및 장치의 제5 실시예를 도 17을 사용해서 설명한다. 도 17은 패턴검사장치의 제5 실시예를 도시한 것이다. 제1 실시예와 상이한 점은 칩비교의 결함후보화상(206)을 검출하기 위한 A/D변환된 화상(14)를 기억해 두는 기억수단(201), 이 기억수단(201)에 저장된 화상에서 칩의 정수배의 거리 전의 화상을 선택해서 추출하는 선택수단(202), 이 선택수단(202)에 의해 선택한 칩의 정수배 거리 전의 화상(207)과 현재의 검출화상(14)를 비교해서 결함후보화상(206)을 산출하는 화상처리수단(203), 전체 제어부(28)에서 얻어지는 검사장소의 좌표데이타에 따라서 결함후보 추출수단(24)에서 얻어지는 십자비교의 결합후보화상(23)과 칩비교의 결함후보화상(206)을 선택하는 결함후보 선택수단(204)를 마련한 것이다.
결함후보 화상추출수단(24)에 있어서 차화상 추출수단(22a)~(22d)의 각각에서 추출한 차화상(21a), (21b), (21c), (21d)에 걸친 최소값(가장 일치하는 차화상)을 연산하는 것에 의해 십자비교의 결함후보화상(23)을 산출한다.
한편, 디지탈화상(14)를 기억수단(201)에 기억하고 있는 1칩 전의 화상과 디지탈화상(14)를 화상처리수단(203)에 의해 화상처리해서 칩비교의 결함후보화상(206)을 계산한다. 결함후보 선택부(204)에 있어서는 십자비교의 결함후보화상(23)과 칩비교의 결함후보화상(206)에 의해 칩상의 메모리매트부(3) 및 직접주변회로(4), (5)의 영역과 간접주변회로(6)의 영역의 좌표데이타에 따라서 선택된 결함후보화상(208)을 추출한다. 즉, 결함후보 선택부(204)는 칩상의 메모리매트부(3) 및 직접주변회로(4), (5)의 영역에 대해서는 십자비교의 결함후보화상(23)을 선택하고 간접주변회로(6)의 영역에 대해서는 칩비교의 결함후보화상(206)을 선택하여 결함후보화상(207)로서 출력한다.
특징량 추출부(26)은 이와 같이 선택된 결함후보화상(107)에서 도 10의 (b)에 도시한 바와 같이 결함후보영역(결함형상)(61)을 추출하고, 결함의 입체형상을 나타내는 불일치도(도 10의 (e)에 사선영역으로 나타내는 농담의 불일치에 따른 농담값의 차(62)), 결함의 발생위치정보를 나타내는 결함영역(61)의 위치좌표(예를들면 중심위치G), 이차원의 결함사이즈를 나타내는 결함영역(61)의 면적S(도 10의 (b)에 사선영역으로 나타낸다) 및 X방향과 Y방향의 투영길이Lx, Ly 등의 결함후보의 특징량(25)를 추출한다. 이들 결함후보의 특징량(15)를 프로세서인 특징 추출부(26)의 메모리영역에 저장한다. 특징추출부(26)은 저장한 결함후보의 특징량(25)를 칩내 좌표로 정렬시키고 예를 들면 일정한 좌표범위내에서 불일치도의 평균값으로 허용할 임계값을 부가한 것보다 큰 불일치도를 갖는 결함후보만을 진짜결함으로서 추출한다. 또한, 결함후보 선택부(결함후보 선택수단)(204)에서는 검사장소의 좌표데이타에 따라서 반복성이 있는 메모리매트부(3), X직접주변회로(4), Y직접주변회로(5)에서는 십자비교의 결함후보화상(23), 그밖의 간접주변회로(6)에서는 칩비교의 결함후보화상(206)을 선정한다.
이 제5 실시예에 의하면 십자비교와 칩비교의 혼합으로 검사할 수 있어 반복성이 있는 메모리매트부(3), X직접주변회로(4), Y직접주변회로(5)의 부분뿐만 아니라 간접주변회로(6)의 결함을 추출할 수 있다.
당연히 이 제5 실시예를 상기 제2, 제3 및 제4 실시예에도 적용할 수 있는 것은 명확하다.
이상 설명한 제1~제5 실시예에서는 모두 전자광학적 검출수단을 사용하는 장치의 경우에 대해서 설명했지만, 광학적 검출수단 등 어떠한 검출수단을 사용하는 방식이어도 마찬가지로 실시할 수 있는 것은 물론이다.
본 발명에 의하면, 간편한 검사영역지정으로 신뢰성이 높은 검사를 할 수 있는 효과가 얻어진다.
또 본 발명에 의하면, 용이한 검사영역설정으로 작게 반복되는 부분의 모든 영역에 대해 고속이고 또한 신뢰성 높게 결함을 검사할 수 있는 효과가 얻어진다.
또 본 발명에 의하면, 메모리매트부와 직접주변회로로 이루어지는 반복패턴을 형성한 반도체웨이퍼에 대해서 결함을 고신뢰도로 검사해서 고품질의 반도체웨이퍼를 제조할 수 있는 효과가 얻어진다.

Claims (5)

  1. 여러개의 패턴을 각각 갖는 여러개의 칩을 구비한 피검사대상물의 검사방법으로서, 상기 피검사대상물을 X방향으로 이동시키면서 집속시킨 전자선을 Y방향으로 주사해서 상기 피검사대상물에 조사하여 상기 피검사대상물에서 발생하는 2차전자를 검출하는 것에 의해 임의의 칩의 제1 영역을 촬상해서 상기 제1 영역의 2차 전자화상을 얻는 공정; 상기 제1 영역의 2차 전자화상을 A/D변환하는 것에 의해 얻은 상기 제1 영역의 패턴의 화상을 상기 제1 영역의 다른 패턴의 대응하는 화상 중 적어도 1개의 화상과 비교하는 공정; 상기 제1 영역의 패턴의 결함을 검출하는 공정; 상기 피검사대상물을 상기 X방향으로 이동시키면서 상기 집속시킨 전자선을 상기 Y방향으로 주사해서 상기 피검사대상물에 조사하여 상기 피검사대상물에서 발생하는 2차전자를 검출하는 것에 의해 상기 칩의 제2 영역 및 다른 칩의 대응하는 영역 중 적어도 1개의 영역을 촬상해서 상기 제2 영역 및 다른 칩의 대응하는 영역 중 적어도 하나의 영역의 2차 전자화상을 얻는 공정; 상기 제2 영역의 2차 전자화상을 A/D변환하는 것에 의해 얻은 상기 칩의 제2 영역의 패턴의 화상을 상기 다른 칩의 대응하는 영역 중 적어도 하나의 영역의 2차 전자화상을 A/D변환하는 것에 의해 얻은 상기 다른 칩의 대응하는 영역의 패턴의 적어도 1개의 화상과 비교하는 공정; 상기 제2 영역의 패턴의 결함을 검출하는 공정 및; 상기 검출한 결함의 정보를 출력하는 공정을 포함하는 것을 특징으로 하는 피검사대상물 검사방법.
  2. 제1항에 있어서, 상기 제1 영역의 패턴은 반복패턴이고, 상기 제2 영역의 패턴은 비반복패턴인 것을 특징으로 하는 피검사대상물 검사방법.
  3. 제1항에 있어서, 상기 제1 영역 및 상기 제2 영역의 촬상은 0. 02~0. 2㎛로 집속시킨 전자빔을 사용해서 실행하는 것을 특징으로 하는 피검사대상물 검사방법.
  4. 반복패턴과 비반복패턴을 각각 갖는 여러개의 칩이 형성된 기판상에 형성되어 있는 패턴의 결함검사방법으로서, 상기 기판을 X방향으로 이동시키면서 집속시킨 전자선을 Y방향으로 주사해서 상기 기판에 조사하여 상기 기판에서 발생하는 2차전자를 검출하는 것에 의해 임의의 칩의 반복패턴을 촬상하여 상기 칩의 반복패턴의 2차 전자화상을 얻는 공정; 상기 칩의 반복패턴의 2차 전자화상을 A/D변환하는 것에 의해 얻은 상기 칩의 1개의 반복패턴의 화상을 상기 칩의 반복패턴의 다른 패턴의 화상중 적어도 1개의 화상과 비교하는 공정; 상기 칩의 반복패턴의 결함을 검출하는 공정; 상기 기판을 상기 X방향으로 이동시키면서 상기 집속시킨 전자선을 상기 Y방향으로 주사해서 상기 기판에 조사하여 상기 기판에서 발생하는 2차전자를 검출하는 것에 의해 상기 칩의 비반복패턴과 다른 칩의 대응하는 비반복패턴 중 적어도 1개의 비반복패턴을 촬상해서 상기 칩의 비반복패턴과 상기 다른 칩의 대응하는 비반복패턴 중 적어도 하나의 비반복패턴의 2차 전자화상을 얻는 공정; 상기 2차 전자화상을 A/D변환하는 것에 의해 얻은 상기 칩의 비반복패턴의 화상과 상기 2차 전자화상을 A/D변환하는 것에 의해 얻은 상기 다른 칩의 대응하는 비반복패턴 중 적어도 1개의 비반복패턴의 화상을 비교하는 공정; 상기 칩의 비반복패턴의 결함을 검출하는 공정 및; 상기 검출한 결함의 정보를 출력하는 공정을 포함하는 것을 특징으로 하는 결함검사방법.
  5. 제4항에 있어서, 상기 반복패턴과 비반복패턴의 촬상은 0. 02~ 0. 2㎛로 접속시킨 전자빔을 사용해서 실행하는 것을 특징으로 하는 결함검사방법.
KR1019970046148A 1996-09-17 1997-09-08 패턴검사방법 및 그 장치 KR100310106B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24516196A JP3566470B2 (ja) 1996-09-17 1996-09-17 パターン検査方法及びその装置
JP96-245161 1996-09-17

Publications (2)

Publication Number Publication Date
KR19980024426A KR19980024426A (ko) 1998-07-06
KR100310106B1 true KR100310106B1 (ko) 2001-12-15

Family

ID=17129526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046148A KR100310106B1 (ko) 1996-09-17 1997-09-08 패턴검사방법 및 그 장치

Country Status (7)

Country Link
US (2) US6347150B1 (ko)
JP (1) JP3566470B2 (ko)
KR (1) KR100310106B1 (ko)
CN (1) CN1160660C (ko)
MY (1) MY125570A (ko)
SG (1) SG90705A1 (ko)
TW (1) TW350111B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705643B1 (ko) * 2005-06-07 2007-04-09 (주) 인텍플러스 반도체 소자의 검사 방법
KR101338837B1 (ko) 2010-02-08 2013-12-06 가부시키가이샤 히다치 하이테크놀로지즈 결함 검사 방법 및 그 장치

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340347A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd パターン検査方法及びその装置並びに半導体ウエハの製造方法
JP2882409B1 (ja) 1998-04-24 1999-04-12 株式会社東京精密 外観検査装置
JP3152203B2 (ja) * 1998-05-27 2001-04-03 株式会社東京精密 外観検査装置
KR19990086301A (ko) * 1998-05-27 1999-12-15 윤종용 고체 촬상 소자의 이물 검사영역 설정방법 및 설정장치
JP3262092B2 (ja) 1999-01-07 2002-03-04 日本電気株式会社 不良分布解析システム、方法及び記録媒体
JP3907874B2 (ja) * 1999-08-02 2007-04-18 松下電器産業株式会社 欠陥検査方法
US6571196B2 (en) * 1999-11-29 2003-05-27 Hitachi Kokusai Electric Inc. Size inspection/measurement method and size inspection/measurement apparatus
US6831998B1 (en) * 2000-06-22 2004-12-14 Hitachi, Ltd. Inspection system for circuit patterns and a method thereof
JP2002014057A (ja) * 2000-06-30 2002-01-18 Nidek Co Ltd 欠陥検査装置
JP3904419B2 (ja) * 2001-09-13 2007-04-11 株式会社日立製作所 検査装置および検査システム
JP4711570B2 (ja) 2001-09-14 2011-06-29 株式会社東京精密 パターン検査方法及び検査装置
JP4126189B2 (ja) * 2002-04-10 2008-07-30 株式会社日立ハイテクノロジーズ 検査条件設定プログラム、検査装置および検査システム
US6684164B1 (en) * 2002-08-28 2004-01-27 Macronix International Co., Ltd. True defect monitoring through repeating defect deletion
US6996264B2 (en) * 2002-10-18 2006-02-07 Leco Corporation Indentation hardness test system
JP2004198265A (ja) * 2002-12-18 2004-07-15 Dainippon Printing Co Ltd 加工製品の外観検査、選別方法および加工製品の外観検査、選別システム
JP4212904B2 (ja) * 2003-01-22 2009-01-21 日本板硝子株式会社 透明体上のピンホール欠点および汚れ欠点を検出する方法および装置
US7469057B2 (en) * 2003-02-26 2008-12-23 Taiwan Semiconductor Manufacturing Corp System and method for inspecting errors on a wafer
JP4185789B2 (ja) * 2003-03-12 2008-11-26 株式会社日立ハイテクノロジーズ パターン検査方法及びその装置
US7221727B2 (en) * 2003-04-01 2007-05-22 Kingston Technology Corp. All-digital phase modulator/demodulator using multi-phase clocks and digital PLL
JP4331558B2 (ja) * 2003-10-01 2009-09-16 株式会社日立ハイテクノロジーズ 被検査物の外観検査方法及び外観検査装置
JP4351522B2 (ja) * 2003-11-28 2009-10-28 株式会社日立ハイテクノロジーズ パターン欠陥検査装置およびパターン欠陥検査方法
US20060171593A1 (en) * 2005-02-01 2006-08-03 Hitachi High-Technologies Corporation Inspection apparatus for inspecting patterns of a substrate
DE102005011237B3 (de) * 2005-03-11 2006-08-03 Leica Microsystems Semiconductor Gmbh Verfahren zur Bestimmung von Defekten in Bildern
JP4174504B2 (ja) * 2005-08-31 2008-11-05 アドバンスド・マスク・インスペクション・テクノロジー株式会社 試料検査装置、試料検査方法及びプログラム
JP4266971B2 (ja) * 2005-09-22 2009-05-27 アドバンスド・マスク・インスペクション・テクノロジー株式会社 パターン検査装置、パターン検査方法、及び検査対象試料
JP4950550B2 (ja) * 2006-04-21 2012-06-13 株式会社東芝 パターン合わせずれ計測方法およびプログラム
KR100755372B1 (ko) * 2006-08-25 2007-09-04 삼성전자주식회사 웨이퍼 검사방법
JP5466811B2 (ja) * 2006-11-22 2014-04-09 オリンパス株式会社 基板検査装置および基板検査方法
US7898653B2 (en) * 2006-12-20 2011-03-01 Hitachi High-Technologies Corporation Foreign matter inspection apparatus
JP5110977B2 (ja) * 2007-06-22 2012-12-26 株式会社日立ハイテクノロジーズ 欠陥観察装置及びその方法
JP4659004B2 (ja) * 2007-08-10 2011-03-30 株式会社日立ハイテクノロジーズ 回路パターン検査方法、及び回路パターン検査システム
JP5104291B2 (ja) * 2007-12-26 2012-12-19 富士通株式会社 画像解析プログラム、画像解析装置、および画像解析方法
JP4919988B2 (ja) 2008-03-07 2012-04-18 株式会社日立ハイテクノロジーズ 回路パターン検査装置、および回路パターン検査方法
US8249331B2 (en) * 2008-04-09 2012-08-21 Applied Materials Israel, Ltd. Method and system for evaluating an object
TWI410820B (zh) * 2008-04-22 2013-10-01 Applied Materials Israel Ltd 評估物件的方法及系統
TWI451284B (zh) * 2008-04-22 2014-09-01 Applied Materials Israel Ltd 評估物件的方法及系統
WO2010013665A1 (ja) * 2008-08-01 2010-02-04 株式会社日立ハイテクノロジーズ 欠陥レビュー装置および方法、並びにプログラム
JP5275017B2 (ja) 2008-12-25 2013-08-28 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置
JP5287385B2 (ja) * 2009-03-13 2013-09-11 オムロン株式会社 計測装置
JP5403367B2 (ja) * 2010-02-05 2014-01-29 アイシン精機株式会社 物体形状評価装置
JP2012068454A (ja) * 2010-09-24 2012-04-05 Toshiba Corp パターン形状判定方法、パターン形状検証方法、パターン補正方法、リソグラフィ用マスクの製造方法および半導体装置の製造方法
JP2014515859A (ja) * 2011-04-26 2014-07-03 ケーエルエー−テンカー コーポレイション データベース駆動型のセルツーセルレチクル検査
KR20140006190A (ko) * 2012-06-27 2014-01-16 삼성전자주식회사 광학측정장치 및 그 제어방법
CN102931116B (zh) * 2012-11-12 2015-05-06 上海华力微电子有限公司 存储器同步缺陷检测方法
JP2014206446A (ja) * 2013-04-12 2014-10-30 株式会社ニューフレアテクノロジー パターン検査方法
US9171364B2 (en) * 2013-06-21 2015-10-27 Kla-Tencor Corp. Wafer inspection using free-form care areas
JP6303352B2 (ja) * 2013-09-18 2018-04-04 株式会社デンソーウェーブ 外観検査システム
CN103531498B (zh) * 2013-10-18 2016-04-20 上海华力微电子有限公司 晶圆缺陷分析系统
CN103630547B (zh) * 2013-11-26 2016-02-03 明基材料有限公司 具有周期性结构的光学薄膜的瑕疵检测方法及其检测装置
CN104715250B (zh) * 2013-12-17 2018-06-12 中国科学院深圳先进技术研究院 十字激光检测方法和装置
TWI521476B (zh) * 2015-04-17 2016-02-11 銘傳大學 週期性圖案之自動光學檢測方法
US10902576B2 (en) * 2016-08-12 2021-01-26 Texas Instruments Incorporated System and method for electronic die inking after automatic visual defect inspection
CN106583955B (zh) * 2016-12-13 2019-05-03 鸿利智汇集团股份有限公司 一种检测芯片固定方向的焊线方法
JP7317647B2 (ja) * 2019-09-19 2023-07-31 株式会社Screenホールディングス 学習装置、検査装置、学習方法および検査方法
CN111415878B (zh) * 2020-03-30 2023-09-12 英特尔产品(成都)有限公司 晶圆级自动检测方法、设备及系统
US11798828B2 (en) * 2020-09-04 2023-10-24 Kla Corporation Binning-enhanced defect detection method for three-dimensional wafer structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03232250A (ja) * 1989-12-20 1991-10-16 Hitachi Ltd パターン検査方法および装置
JPH0547901A (ja) * 1991-08-14 1993-02-26 Hitachi Electron Eng Co Ltd ウエハのアライメント方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3963354A (en) * 1975-05-05 1976-06-15 Bell Telephone Laboratories, Incorporated Inspection of masks and wafers by image dissection
JPS5950218B2 (ja) * 1979-12-06 1984-12-07 ソニー株式会社 パタ−ン検査装置
US4448532A (en) * 1981-03-31 1984-05-15 Kla Instruments Corporation Automatic photomask inspection method and system
JPS57196530A (en) 1981-05-28 1982-12-02 Fujitsu Ltd Inspection of pattern
GB2129547B (en) * 1982-11-02 1986-05-21 Cambridge Instr Ltd Reticle inspection
JPS59157505A (ja) * 1983-02-28 1984-09-06 Hitachi Ltd パタ−ン検査装置
US4532650A (en) * 1983-05-12 1985-07-30 Kla Instruments Corporation Photomask inspection apparatus and method using corner comparator defect detection algorithm
JPH0750664B2 (ja) * 1983-06-23 1995-05-31 富士通株式会社 レチクルの検査方法
US4771468A (en) * 1986-04-17 1988-09-13 International Business Machines Corporation System for automatic inspection of periodic patterns
JPH0623999B2 (ja) * 1986-07-28 1994-03-30 株式会社日立製作所 パタ−ン欠陥検出方法
US4845558A (en) * 1987-12-03 1989-07-04 Kla Instruments Corporation Method and apparatus for detecting defects in repeated microminiature patterns
JP2667416B2 (ja) * 1987-12-28 1997-10-27 レーザーテック株式会社 パターン欠陥検査方法
JPH02170279A (ja) * 1988-12-23 1990-07-02 Hitachi Ltd 被検査対象パターンの欠陥検出方法及びその装置
US5153444A (en) * 1988-12-23 1992-10-06 Hitachi, Ltd. Method and apparatus for detecting patterns
JP2954381B2 (ja) * 1991-05-27 1999-09-27 株式会社日立製作所 パターン検査方法及び装置
JP2971628B2 (ja) * 1991-06-27 1999-11-08 株式会社日立製作所 パターン検査方法及び装置
KR960007481B1 (ko) 1991-05-27 1996-06-03 가부시끼가이샤 히다찌세이사꾸쇼 패턴검사방법 및 장치
JP3148353B2 (ja) * 1991-05-30 2001-03-19 ケーエルエー・インストルメンツ・コーポレーション 電子ビーム検査方法とそのシステム
JP2979748B2 (ja) * 1991-07-17 1999-11-15 株式会社デンソー スタータ用ブレーキ装置
DE69208413T2 (de) 1991-08-22 1996-11-14 Kla Instr Corp Gerät zur automatischen Prüfung von Photomaske
JP3730263B2 (ja) * 1992-05-27 2005-12-21 ケーエルエー・インストルメンツ・コーポレーション 荷電粒子ビームを用いた自動基板検査の装置及び方法
US5513275A (en) * 1993-01-12 1996-04-30 Board Of Trustees Of The Leland Stanford Junior University Automated direct patterned wafer inspection
JP3299342B2 (ja) * 1993-06-11 2002-07-08 株式会社日立製作所 半導体メモリモジュール
GB2284606A (en) 1993-11-24 1995-06-14 Aspid S A De C V Polymerised collagen-based anti-fibroid composition
JPH08234413A (ja) * 1995-02-24 1996-09-13 Mitsubishi Electric Corp フォトマスクパターン欠陥検査装置及びフォトマスクパターン欠陥検査方法
JP3246704B2 (ja) * 1995-02-27 2002-01-15 シャープ株式会社 配線基板の検査装置
JP3751660B2 (ja) * 1995-06-15 2006-03-01 浜松ホトニクス株式会社 規則的パターンの欠陥検査装置
US5859698A (en) * 1997-05-07 1999-01-12 Nikon Corporation Method and apparatus for macro defect detection using scattered light

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03232250A (ja) * 1989-12-20 1991-10-16 Hitachi Ltd パターン検査方法および装置
JPH0547901A (ja) * 1991-08-14 1993-02-26 Hitachi Electron Eng Co Ltd ウエハのアライメント方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705643B1 (ko) * 2005-06-07 2007-04-09 (주) 인텍플러스 반도체 소자의 검사 방법
KR101338837B1 (ko) 2010-02-08 2013-12-06 가부시키가이샤 히다치 하이테크놀로지즈 결함 검사 방법 및 그 장치

Also Published As

Publication number Publication date
TW350111B (en) 1999-01-11
US7260256B2 (en) 2007-08-21
US6347150B1 (en) 2002-02-12
KR19980024426A (ko) 1998-07-06
JPH1089931A (ja) 1998-04-10
CN1160660C (zh) 2004-08-04
CN1182921A (zh) 1998-05-27
JP3566470B2 (ja) 2004-09-15
SG90705A1 (en) 2002-08-20
US20020094120A1 (en) 2002-07-18
MY125570A (en) 2006-08-30

Similar Documents

Publication Publication Date Title
KR100310106B1 (ko) 패턴검사방법 및 그 장치
JP3671822B2 (ja) 欠陥検査方法および欠陥検査システム
US8040503B2 (en) Method of inspecting a semiconductor device and an apparatus thereof
US8547429B2 (en) Apparatus and method for monitoring semiconductor device manufacturing process
JP3990981B2 (ja) 基板を検査するための方法及び装置
KR100775437B1 (ko) 패턴검사장치및그방법
KR101298444B1 (ko) 패턴의 라인폭 및/또는 위치 에러에 대한 검사 시스템 및 방법
EP0374694B1 (en) Defect detection system and method for pattern to be inspected
US7351968B1 (en) Multi-pixel electron emission die-to-die inspection
KR101242319B1 (ko) 하전 입자선 장치
KR20190052721A (ko) 반도체 웨이퍼 검사용 3차원 이미징
JPH11108864A (ja) パターン欠陥検査方法および検査装置
JP3660763B2 (ja) 被検査パターンの検査方法及び製造プロセス診断方法並びに半導体基板の製造方法
KR960013357B1 (ko) 화상데이타 검사방법 및 장치
KR101128558B1 (ko) 측정 시스템 및 방법
US20040247172A1 (en) Pattern measuring apparatus, pattern measuring method, and manufacturing method of semiconductor device
KR20160142801A (ko) 계측 장치 및 계측 방법
JP4029882B2 (ja) 欠陥検査方法および欠陥検査システム
CN115066604B (zh) 在样本上的阵列区域中检测缺陷
JPH10340347A (ja) パターン検査方法及びその装置並びに半導体ウエハの製造方法
KR20020016542A (ko) 패턴결함 검사방법 및 장치
KR20020016541A (ko) 전자빔 노광용 마스크결함 검사방법 및 장치
JPH11251377A (ja) 欠陥検査方法およびその装置並びに欠陥の観察または分析方法およびそのシステム
JP2003031629A (ja) パターン検査方法及びその装置
JPH10185847A (ja) パターン検査装置並びに電子線によるパターン検査装置及びその方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040830

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee