JP4185789B2 - パターン検査方法及びその装置 - Google Patents

パターン検査方法及びその装置 Download PDF

Info

Publication number
JP4185789B2
JP4185789B2 JP2003065886A JP2003065886A JP4185789B2 JP 4185789 B2 JP4185789 B2 JP 4185789B2 JP 2003065886 A JP2003065886 A JP 2003065886A JP 2003065886 A JP2003065886 A JP 2003065886A JP 4185789 B2 JP4185789 B2 JP 4185789B2
Authority
JP
Japan
Prior art keywords
image
brightness
difference
inspection
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003065886A
Other languages
English (en)
Other versions
JP2004271470A (ja
Inventor
薫 酒井
俊二 前田
隆史 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2003065886A priority Critical patent/JP4185789B2/ja
Priority to US10/797,011 priority patent/US7433508B2/en
Publication of JP2004271470A publication Critical patent/JP2004271470A/ja
Priority to US12/230,362 priority patent/US7949178B2/en
Application granted granted Critical
Publication of JP4185789B2 publication Critical patent/JP4185789B2/ja
Priority to US12/393,859 priority patent/US20090226076A1/en
Priority to US12/393,848 priority patent/US20090169093A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Description

【0001】
【発明の属する技術分野】
本発明は、光もしくはレーザなどを用いて得られた対象物の画像と、参照画像を比較し、その差異から微細パターン欠陥や異物等の検査に係り、特に半導体ウェハ、TFT、ホトマスクなどの外観検査を行うのに好適なパターン検査装置及びその方法に関する。
【0002】
【従来の技術】
検査対象画像と参照画像とを比較して欠陥検出を行う従来の技術としては、特開平05−264467号公報に記載の方法が知られている。
【0003】
これは、繰り返しパターンが規則的に並んでいる検査対象試料をラインセンサで順次撮像し、繰り返しパターンピッチ分の時間遅れをおいた画像と比較し、その不一致部をパターン欠陥として検出するものである。このような従来の検査方法を半導体ウェハの外観検査を例に説明する。検査対象となる半導体ウェハには図6に示すように同一パターンのチップが多数、規則的に並んでいる。各チップは図7に示すようにメモリマット部71と周辺回路部72に大別することができる。メモリマット部71は小さな繰り返しパターン(セル)の集合であり、周辺回路部72は基本的にランダムパターンの集合である。一般的にはメモリマット部71はパターン密度が高く、明視野照明光学系で得られる画像は暗くなる。これに対し、周辺回路部72はパターン密度が低く、得られる画像は明るくなる。従来の外観検査では、隣接する2つのチップの同じ位置、例えば図6の領域61と領域62等での画像を比較し、その差異を欠陥として検出する。このとき、ステージの振動や対象物の傾きなどがあり、2枚の画像の位置が合っているとは限らないため、センサで撮像した画像と、繰り返しパターンピッチ分の遅延された画像の位置ずれ量を求め、求められた位置ずれ量に基づき2枚の画像の位置合わせを行った後、画像間の差をとり、差が規定のしきい値よりも大きいときに欠陥と,小さいときは非欠陥と判定する。
【0004】
【特許文献1】
特開平05−264467号公報
【0005】
【発明が解決しようとする課題】
比較検査における2枚の画像の位置合わせでは,画像内のエッジ部を,位置ずれ量演算の1つの情報とし,画像間のエッジ部のずれが最小になるように位置ずれ量を算出するのが一般的である。実際には正規化相互相関を用いる方法,残差の総和を用いる方法などが提案されているが、いずれもその計算量は膨大で、検査の高速化を実現するために,位置ずれ量演算部のハード化や演算回路を増やすなどの対策や位置ずれ量演算の簡易化など画像処理アルゴリズムの変更が必要であった。
【0006】
また、検査対象となる半導体ウェハではCMPなどの平坦化によりパターンに膜厚の微妙な違いが生じ、チップ間の画像には局所的に明るさの違いがある。例えば、図4(a)の41は検査対象画像,図4(b)の42は参照画像の一例であり、図4(a)の4a、図4(b)の4bに示すように検査対象画像と参照画像の同一のパターンで明るさの違いが生じている。また、検査対象画像図4(a)の41には欠陥4dがある。この場合の差画像は図4(c)のようになる。差画像とは検査対象画像と参照画像の対応する各位置での差分値に応じて濃淡差表示した画像のことである。位置1D−1D‘での差分値の波形は図4(d)のようになっている。このような画像に対し、従来方式のように、差分値が特定のしきい値TH以上となる部分を欠陥とするならば、明るさの異なるパターン4aと4bの差分値4cは、欠陥として検出されることになる。これは本来、欠陥として検出されるべきものではない。つまり虚報である。従来、図4(c)の4cのような虚報発生を避けるための1つの方法として、しきい値THを大きくしていた(図4(d)TH→TH2)。しかし、これは感度を下げることになり、同程度以下の差分値の欠陥4dは検出できない。
また、膜厚の違いによる明るさの違いは、図6に示した配列チップのうち、ウェハ内の特定チップ間でのみ生じる場合や、チップ内の特定のパターンでのみが生じる場合があるが、これらのローカルなエリアにしきい値THを合わせてしまうと全体の検査感度を著しく低下させることになる。
【0007】
本発明の目的は、このような従来検査技術の問題を解決して、同一パターンとなるように形成された2つのパターンの対応する領域の画像を比較して画像の不一致部を欠陥と判定するパターン検査装置において、膜厚の違いなどから生じるパターンの明るさむらの影響を低減し、高感度なパターン検査を実現することにある。
【0008】
また、画像比較アルゴリズムの変更を必要とせずに対応し、高速なパターン検査を実現することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明では、同一パターンとなるように形成された2つのパターンの対応する領域の画像を比較して画像の不一致部を欠陥と判定するパターン検査装置を、イメージセンサによる画像の検出処理と画像の比較処理並びに欠陥判定処理を異なる時間で行う手段を備えて構成した。その具体的な例としては、画像の比較処理を複数領域で並列に処理する手段を備えている。このため、画像の比較処理を行うユニットを複数個とその数と同一数以下のメモリを備えている。また、イメージセンサのメモリへの書き込みとメモリからの読み出しを異なる時間で行う手段を備えている。
【0010】
また、パターン検査装置を、異なる複数の処理単位で比較画像間の画像信号の階調を変換する手段を備えて構成した。これにより、検査対象が半導体ウェハで、ウェハ内の膜厚の違いや、照明光量変動、イメージセンサの画素毎の感度ばらつき、光量蓄積時間むらなどにより画像間の同一パターンで明るさの違いが生じている場合であっても、正しく欠陥を検出できるようにした。
【0011】
【発明の実施の形態】
以下、本発明の一実施例を図1から図20により、詳細に説明する。
【0012】
実施例として、半導体ウェハを対象とした光学式外観検査装置における欠陥検査方法を例にとると、図1は装置の構成の一例を示したものである。11は試料(半導体ウェハなどの被検査物)、12は試料11を搭載し、移動させるステージ、13は検出部で、試料11を照射する光源101、光源101から出射した光を集光する照明光学系102、照明光学系102で集光された照明光で試料11を照明し、反射して得られる光学像を結像させる対物レンズ103、結像された光学像を受光し、明るさに応じた画像信号に変換するイメージセンサ104,イメージセンサ104からの入力信号をデジタル信号に変換するAD変換部105で構成される。
【0013】
ここで、光源101として、図1に示した例では、ランプを用いた場合を示しているが、レーザを用いても良い。また、光源101から発した光の波長としては短波長であっても良く、また、広帯域の波長の光(白色光)であってもよい。短波長の光を用いる場合、検出する画像の分解能を上げる(微細な欠陥を検出する)ために、紫外領域の波長の光(Ultra Violet Light:UV光)を用いることもできる。
【0014】
また、イメージセンサ104に複数の1次元イメージセンサを2次元に配列して構成した時間遅延積分型のイメージセンサ(Time Delay Integration Image Sensor:TDIイメージセンサ)を採用し、ステージ13の移動と同期して各1次元イメージセンサが検出した信号を次段の1次元イメージセンサに転送して加算することにより、比較的高速で高感度に検出することが可能になる。
【0015】
14は、画像編集部で,検出部13で検出された画像のデジタル信号に対してシェーディング補正、暗レベル補正等の画像補正を行う前処理部106、比較対象となる検出画像と参照画像のデジタル信号を格納しておく画像メモリ107で構成される。
【0016】
15は、試料であるウェハ内の欠陥候補を算出する画像比較処理部であって、複数のセット(15−1,15−2)を備えている。画像比較処理部15−1は、画像編集部14の画像メモリ107−1に記憶された2枚の画像(検出画像と参照画像)を比較し,差分値がしきい値より大きい部分を欠陥とする。まず、画像メモリ107−1に記憶された検出画像と参照画像のデジタル信号を読み出し、位置ずれ検出部108−1で位置のずれを合わせるための位置ずれ量を算出し、明るさ補正部109−1で検出画像と参照画像の明るさのずれを合わせ込むための信号補正量を算出する。そして画像比較部110−1で算出された位置ずれ量と信号補正量を用いて、検出画像と参照画像の画像信号の対応する位置での明るさの比較を行い、差分値が特定のしきい値より大きい部分を欠陥候補として出力する。しきい値設定部111−1は、差分値から欠陥候補を抽出する際のしきい値を領域毎に設定し、画像比較部110−1に与える。
【0017】
画像比較部15−2においても、画像メモリ10−2に記憶された2枚の画像を用いて、画像比較処理部15−1と同様の手順で処理を行う。
【0018】
16は全体制御部で、ユーザからの検査パラメータ(画像比較で用いられるしきい値など)の変更を受け付けたり、検出された欠陥情報を表示したりする表示手段と入力手段を持つユーザインターフェース部112、検出された欠陥候補の特徴量や画像などを記憶する記憶装置113、各種制御を行うCPU(全体制御部16に内臓)で構成される。114は、全体制御部16からの制御指令に基づいてステージ12を駆動するメカニカルコントローラである。尚、画像比較処理部15−1,15−2、検出部13等も全体制御部16からの指令により駆動する。
【0019】
検査対象となる半導体ウェハ11は、図6に示すように同一パターンのチップが多数、規則的に並んでいる。図1の検査装置では、全体制御部16では試料である半導体ウェハ11をステージ12により連続的に移動させ、これに同期して、順次、チップの像を検出部13より取り込み、隣接する2つのチップの同じ位置、例えば図6の領域61と領域62とのデジタル画像信号をそれぞれ検出画像及び参照画像として上記手順で比較し、その差異を欠陥として検出する。
【0020】
ここで、本例の検査装置では、2つの画像比較処理部15−1と15−2とを持ち、並列に処理を行う。また、画像メモリ107−1、107−2も、それぞれの画像比較部に対応している。図2はその処理の流れを示す図である。ここでは7つのチップ、チップ1〜チップ7を検査する場合を説明する。
【0021】
まず、イメージセンサ104は、順次チップの画像を取り込んでいく。画像編集部14はセンサの画像取り込み速度に連動して、前処理部106でチップ画像の前処理を行い、メモリ107へ書き込む。このとき、チップ1の画像は画像比較処理部15−1用のメモリ107−1へ、チップ7の画像は画像比較処理部15−2用のメモリ107−2へ、チップ2〜6の画像はメモリ107−1、107−2の両方へ書き込みを行う。これに対し、画像比較処理部15−1、15−2はそれぞれ、書き込み速度の半分の速度でメモリ107−1及び107−2から画像を読み出し、2枚の画像が揃った時点で読み出しと平行して、位置ずれ量算出、信号補正量算出、欠陥候補の抽出といった画像比較を行う。画像比較の処理速度もセンサによる画像取り込み速度の半分である。画像比較処理部15−1と15−2は並列に交互のチップの検査を行う。
【0022】
図3は、別の処理の流れを示す図である。ここでは、1つのチップの画像を取り込む時間で、2台の画像比較処理部15−1と15−2はそれぞれ、1/2チップ分の領域(例えば、チップの長さLに対し、15−1はチップの前半部L/2、15−2はチップの後半部L/2)の画像比較を行う。まず、イメージセンサ104は順次、チップの画像を取り込んでいく。画像編集部14はセンサの画像取り込み速度に連動して、チップ画像の前処理を行い、各チップの前半部L/2の画像は画像比較処理部15−1用のメモリ107−1へ、後半部L/2の画像は画像比較処理部15−2用のメモリ107−2へ書き込みを行う。これに対し、画像比較処理部15−1、15−2はそれぞれ、書き込み速度の半分の速度で画像を読み出し、2チップ分の画像が揃った時点で読み出しと平行して、位置ずれ量算出、信号補正量算出、欠陥候補の抽出といった画像比較を行う。画像比較の処理速度も図3に示すようにセンサによる画像取り込み速度の半分であり、1チップ分の画像を取り込む間に画像比較処理部15−1と15−2は並列にその半分ずつの長さの検査を行う。
【0023】
以上に示したように画像の検出処理の速度と比較処理の速度とが異なっている場合、すなわち、画像比較処理部15の処理速度がイメージセンサ104による対象チップの画像取り込み速度、並びに画像編集速度の半分であっても、画像比較処理部を複数台並列に処理させることにより、イメージセンサの取り込み速度に応じた検査速度を実現することができる。例えば、取得光量の関係などから換算し、イメージセンサの画像取り込み速度が最速1.6Gpps(pps:pixel per second)であったとすると、画像比較処理部15の処理能力がその半分の0.8Gppsしかない場合でも、本構成をとることにより、検査処理速度1.6Gppsを実現することが可能となる。当然のことながら、イメージセンサのスピードが更に高速な場合であっても、上記に説明した画像比較処理部15を3台以上で構成して取得した画像信号を並列処理させることにより、対応可能となる。また、イメージセンサの画像取り込み幅が増えた場合にも対応可能となる。
【0024】
上記実施例においては、イメージセンサ104が単一の出力の場合について説明したが、イメージセンサ104が複数の出力端子を備えて、複数の信号を並列に出力するタイプのであっても、上記した実施例と同様に信号を処理して、より高速に画像処理を行うことができる。この場合、イメージセンサ104からは、複数の信号線が出て、この複数の信号線がそれぞれに対応する複数のA/D変換器105に接続され、この複数のA/D変換器105からの出力は、画像編集部14に入力されて、上記に説明したような手順で処理がなされる。
【0025】
次に、画像比較処理部15−1、15−2における処理を詳細に説明する。まず、ステージの移動に同期してメモリ107に連続して入力される検出画像信号、参照画像信号を読み出す。これら2チップの画像信号は、ステージの振動があったり、ステージ上にセットされたウェハが傾いていると、全く同じ箇所での信号とはならないため、位置ずれ検出部108では2つの画像間の位置ずれ量を算出する。位置ずれ量の算出はステージの進行方向に特定の長さを一処理単位とし,順次行う。図5の51,52,…は長さD(画素)を1処理単位とした場合の各処理領域である。以下,この単位の処理領域をユニットと記述する。
【0026】
このように,ユニット51とそれに対応する隣接チップのユニットで位置ずれ量を算出し,次にユニット52とそれに対応する隣接チップのユニットで位置ずれ量を算出する,といったように入力される画像に対して順次ユニット単位で位置ずれ量を算出する。位置ずれ量の算出には画像間の正規化相互相関、画像間の濃淡差の総和、画像間の濃淡差の二乗和などを用いる各種手法があり、そのいずれでも構わない。そして、算出された位置ずれ量に基いて、ユニット単位で2枚の画像の位置合わせを行う。
【0027】
ここで、ユニット単位で算出される位置ずれ量に対して、高精度な位置合わせを行うために、本発明では各ユニットで算出される位置ずれ量の信頼性を評価し(例えば、正規化相互相関により位置ずれ量を算出した場合には、相関係数の大小など)、信頼性の低い(例えば相関係数の小さいもの)ユニットでは、そのユニットで算出された位置ずれ量を使わずに(時間的に)前後の信頼性の高いユニットで算出された位置ずれ量から内挿、もしくは外挿により位置ずれ量を算出する。これにより、位置ずれ量を算出のためのパターン情報がユニット内に少ない場合でもステージの振動などに起因する画像の歪に追従した位置合わせを行うことが可能となる。
【0028】
一方、前述のイメージセンサ104から複数の出力信号線が複数のA/D変換器105に接続され、複数のA/D変換器105からの出力が画像処理部14に入力された場合、ユニット単位の位置ずれ量算出も並列で行い、位置合わせも並列に行う。このようにステージの進行方向と垂直な方向に分割されて並列処理が行われる単位を以下、チャンネルと記載する。ここで、ステージ振動や光学系の倍率変動などの歪みに追従して,チャンネル単位においても高精度な位置合わせを行うために、チャンネル毎に算出された複数の位置ずれ量から信頼性の高いもの(例えば相関係数の高いものなど)を抽出し、抽出された複数個の位置ずれ情報を集計,統計処理を施すなどの加工を実施して、信頼性の低いチャンネルの位置ずれ量を算出することもできる。
【0029】
その一例としては、全チャンネルの中で最も信頼性の高いチャンネルの位置ずれ量を1個求め,信頼性の低いチャンネルの位置ずれ量とする。或いは,信頼性の高い複数個の位置ずれ情報を集計,統計処理を施すなど加工して全チャンネルに共通の位置ずれ量を一意に算出し、各チャンネルの位置ずれ量とする。或いは、複数個の信頼性の高いチャンネルの位置ずれ量から,内挿、もしくは外挿により信頼性の低いチャンネルの位置ずれ量を補間することもできる。内挿、外挿は線形補間で行ってもよいし、スプライン近似などの曲線近似で,振動等によるひずみを表現してもよい。これにより、チャンネル内に位置ずれ量を算出のためのパターン情報が少ない場合でもステージの振動などに起因する画像の歪に追従した位置合わせを行うことが可能となる。
【0030】
次に位置合わせを行った2枚の画像について、明るさ補正部109で明るさのずれを合わせ込むための信号補正量を算出する。明るさのずれが生じる要因として、(1)被検査対象である半導体ウェハのチップ間の膜厚の微妙な違い、(2)イメージセンサ各画素の感度の違い、(3)ステージの速度むらによる蓄積光量の違い、(4)照明光量の変動などがある。このうち、(1)は半導体ウェハのパターンに依存してランダムに生じるのに対し、(2)(3)(4)は、検査装置に固有の特性として、検出した画像上で、線状、もしくは帯状に発生する。そこで、本発明では、まず、(2)(3)(4)のような帯状に発生する明るさの違いを特定の高い周期で合わせ込み、(1)のようなランダムに発生する明るさの違いをそれとは異なる周期(すなわち、異なる処理領域)で合わせ込む。
【0031】
図8は線状もしくは、帯状に発生する明るさの違いを合わせ込む処理の流れを示している。まず位置合せを行った検出画像、参照画像に対し、ステージの進行方向に対して垂直な方向に生じる明るさのむら(行単位の明るさむら)を合わせ込むための補正量を算出する(図8の81のステップ)。
【0032】
以下に明るさの補正量の算出を最も高い周波数、すなわち1行毎に行う方法の例を示す。まず、図10(a)に示すように対象行(M画素×1行)に対して、その行を含む近傍N行(M画素×N行)の値を用いて明るさを合わせ込むための補正量を算出する。補正量の算出方法の一例を(数1)のように統計量を算出する。
【0033】
【数1】
Figure 0004185789
【0034】
ここで、F(i,j)、G(i,j)はそれぞれ、位置合せ後の検出画像、参照画像の位置(i,j)での明るさである。そして、(数2)のように補正量を算出し、
【0035】
【数2】
Figure 0004185789
【0036】
対象行の補正を、参照画像に対して(数3)のように行う。
【0037】
【数3】
Figure 0004185789
【0038】
同様にステージの進行方向に平行に生じる明るさのむら(列単位の明るさむら)を合わせ込むための補正量を算出する(図8の82のステップ)。まず、図10(b)に示すように、対象列(1列×L画素)に対して、その列を含む近傍N列(N列×L画素)の値を用いて明るさを合わせ込むための補正量を算出し、対象列の補正を参照画像に対して(数4)のように行う。
【0039】
【数4】
Figure 0004185789
【0040】
そして、図10(c)に示すように論理積をとり、各画素の線状、もしくは帯状に発生する明るさの補正量を算出する(図8の83のステップ)。
【0041】
If (F(i,j)-Gx(i,j))<(F(i,j)-Gy(i,j)) 補正量=gainx 、offsetx
Else 補正量=gainy 、offsety
次に半導体ウェハのパターンに依存してランダムに生じる明るさの違いを合わせ込むための補正量を、線状の明るさの違いに対する補正量とは異なる周波数で、すなわち、異なる大きさの領域ごとに算出する。
【0042】
図10(c)の最終の差画像に示すように、各画素の論理積をとることにより、ステージの進行方向に垂直、もしくは、水平に生じる帯状の明るさの違い(ノイズ)は低減されるが、ランダムに生じる明るさの違いは補正されずに残る。このため、本発明では次にこのように残されたランダムなノイズを対象とした明るさの合わせ込みを行う。その手順の一例を、図17、図18に示す。
【0043】
まず、図18に示すように帯状の明るさが合わせ込まれた検出画像、参照画像について、特定の領域内の対応する各画素の特徴量を演算し、18(a)に示すように2次元以上の特徴空間を形成する(17−1)。特徴量は各画素のコントラスト、明るさ、2次微分値、対応画素間の濃淡差、近傍画素を用いた分散値などその画素の特徴を示すものなら何でもよい。次に、特徴空間を複数のセグメントに分割し(17−2)、セグメント毎に、そのセグメントに属する画素の統計量を用いて補正量を算出する(17−3)。これは、検出画像、参照画像の領域内の各画素について、検出画像の明るさをX軸に、参照画像の明るさをY軸にとった領域内の画素による散布図18(b)を特徴量により18(c)、18(d)、・・・のように分解し、各散布図内で補正量を演算することと同等である。
【0044】
図19は図18(a)の特徴空間をセグメント分割するための分割方法の一例を示している。本発明では、対象画像により自動でセグメント分割を行う。図19(a)の上のグラフは明るさと濃淡差による特徴空間の例であり、下のグラフは各明るさ(輝度値)の頻度を示すヒストグラムであり、明るさ方向の分割しきい値を対象画像の明るさのヒストグラムから決定する例である。
【0045】
図20はその処理手順の一例である。まず、対象領域内の輝度値のヒストグラムを算出する(20−1)。これは検出画像、もしくは参照画像から算出してもよいし、2枚の画像の平均値から算出してもよい。次に輝度ヒストグラムを平滑化し、小ピークなどを除去し(20−2)、平滑化されたヒストグラムの微分値を算出する(20−3)。次に明るさの小さい方から、微分値をみていき、値が正になる輝度値をStart、次に負になる輝度値をEndとする(20−4)。そして、StartからEndの範囲内で微分値が最大となる輝度値を分割のためのしきい値とする(20−5)。
【0046】
これにより、図19(a)に示すようにヒストグラムの谷の部分で分割が行われる。これは、対象領域内のパターンに応じてセグメント分割がなされることを示している。このように画像内のパターンに応じて分割することも可能であるが、図19(b)に示すようにユーザが設定した固定値で分割することも可能である。
【0047】
セグメント分割により分解された各散布図の補正量は、図18−3、18−4に示すように散布図内で最小二乗近似により直線式を求め、その傾きとy切片を補正量とする。また、補正量は各セグメントに属する画素から前述の(式1)、(式2)のように求めてもよい。また、特徴空間を形成するための領域は最小1×1画素以上の任意に設定可能である。ただし、最高周波数である1×1画素で補正を行うと、欠陥も合わせ込んでしまうので、やや大きめの領域に設定するようにする。
【0048】
図11にその補正結果を示す。(a)は位置合せを行った後の差画像である。○で囲った部分に欠陥がある。(d)は欠陥部を含む1D−1D’の位置合せ後の2枚の画像の輝度波形とそのときの差分値である。検出画像には欠陥があり、その部分は周囲に比べて明るくなっているが、参照画像は全体に明るく、欠陥部分の差分値は周囲に比べ、小さくなっている。これに対し、(b)は高い周期で線状の明るさの違いを補正した後の差画像である。帯状の明るさのむらが補正されている。この結果、(e)に示すように輝度値が合わせ込まれ、欠陥が顕在化される。しかし、繰り返しパターンに依存し、ランダムに生じる明るさの違いは補正できていない。
【0049】
(c)は線状のノイズの合わせ込みとは異なる領域(この例では(b)の画像全域)の統計量より補正量を演算し、明るさの違いを補正した後の差画像である。このように、2つ以上の異なる処理領域で補正量を算出することにより、発生状況の異なる明るさの違いを補正し、強い明るさむらの中に埋没した微弱信号の欠陥を顕在化、検出することが可能となる。
本発明では、残ったランダムノイズに対し、さらに特徴の似た領域毎に明るさの合わせ込みを行うこともできる。例えば、図7の周辺回路部72のように明るく虚報が発生しやすい領域とメモリマット部71で一緒に特徴空間を形成し、補正量を算出すると、メモリマット部71にある欠陥を補正してしまうことが起こり得る。そこで、メモリマット部71と周辺回路部72では、別々に特徴空間を形成する。また、メモリマット部同士、周辺回路部同士であっても、ノイズの発生しやすい領域と発生しにくい領域がある。このような場合にも別々に特徴空間を形成する。領域はCADデータやチップレイアウトデータ、チップ画像といったチップの設計情報から分けることもできるし、テスト検査結果から分けることもできる。また、1つの特徴空間を形成する領域は、離散的(連続していない)でも構わない。領域の分け方は後に詳細に説明する。
【0050】
以上に説明したような、検査画像に対して多段階の明るさ補正を行うことの効果を、例えば、CMP工程を経て、表面が光学的に透明で平坦な絶縁膜で覆われた半導体ウェハに形成されたパターンを検査する場合について説明する。CMP加工後のウェハを検出部13で撮像して得られた画像は、上記絶縁膜の厚さのウェハ面内でのばらつきやチップ内パターンの疎密により生じる反射光量の分布等の影響を受けて、ウェハの場所によって明るさがばらついた画像となる。この明るさのばらつきがある画像に対して、上記に説明したような方法で異なる周波数で多段階に明るさ補正を行うことにより、画像間の明るさのばらつきの影響を低減して欠陥を顕在化することができるので、欠陥の検出率を向上させることが可能になる。
【0051】
このように、複数の処理単位(ユニット)で明るさの違いを合わせ込むための補正量を算出したあと、画像比較部110にて位置ずれ量、2つの異なる周期で算出された信号補正量を用いて、2枚の画像間の対応する位置での明るさの比較を行い、しきい値THより大きい部分を欠陥をして検出する。
【0052】
この処理の流れをまとめると、図9に示すように、画像比較処理部15においては、先ず、画像編集部14から受けた画像信号を位置ずれ補正部108で検出画像と参照画像との間の位置ずれ量を算出し(1081)、この算出したずれ量に基いて検出画像と参照画像との位置ずれを補正する(1082)。次に、明るさ補正部109において、検出画像と参照画像との対応する線状・帯状の領域間の明るさむらの補正量を算出し(1091)、次に検出画像と参照画像との対応する領域間のランダムな明るさむらの補正量を前記した線状・帯状の領域よりも大きい領域ごとに算出する(1092)。
【0053】
次に、画像比較部110において、位置ずれ補正部108において算出した検出画像と参照画像との間の位置ずれ量の情報と、明るさ補正部109において算出した線状・帯状の領域間の明るさむらの情報と、線状・帯状の領域よりも大きい領域ごとに算出したランダムな明るさむらの補正量の情報を用いて補正した検出画像と参照画像との差画像を、しきい値設定部111からのしきい値信号THと比較して、欠陥を検出する。
【0054】
ここで、被検査対象となる半導体ウェハではチップの位置により、ノイズの大きい領域、虚報の生じ易い領域、また、欠陥があったとしてもそれによるダメージが小さくあえて検出しない領域などがある。例えば、図7のメモリマット部71は小さな繰り返しパターン(セル)の集合であり、周辺回路部72は基本的にランダムパターンの集合で、一般的にはメモリマット部71はパターン密度が高く、明視野照明光学系で得られる画像は暗くなる。これに対し、周辺回路部72はパターン密度が低く、得られる画像は明るくなる。そして、周辺回路部72のように入力される画像信号が大きい(明るい)領域ではノイズが大きく、虚報を発生しやすいため、しきい値THを大きめに設定する必要がある。一方、メモリマット部は得られる画像信号が小さい(暗い)ため、しきい値THを下げて、高感度に検査を行う必要がある。
【0055】
また、図4の4a、4bに示すようにチップ間の特定のパターン領域において、膜厚の違いにより局所的に明るさの違いが生じている場合、この部分で虚報が発生しやすいため、しきい値THを大きめに設定する必要がある。これに対し、全領域に唯一のしきい値THを用いて比較を行った場合、ノイズの大きい領域や虚報の生じ易い領域に合わせた大きめのしきい値を設定せざるを得ず、それ以外の領域での感度を落とすことになる。従って、全領域に渡って高感度に検査を行うための一手法として、本発明では領域に応じてしきい値を設定する手段をもつ。
【0056】
図12の12−1はチップ内のある位置での虚報を出さないためのしきい値を示しており、領域により、異なるしきい値を設定する必要があることを意味している。更に半導体ウェハでは、ウェハの周辺になるほどチップ間の明るさの違いが大きくなる傾向にある。図12の12−2はウェハ内のある位置での虚報を出さないためのしきい値を示しており、チップの位置により、異なるしきい値を設定する必要があることを意味している。このように検査領域全面に渡って高感度検査を実現するために、図1及び図9のしきい値設定部111では、ウェハ内のチップの位置、及びチップ内の位置毎にしきい値を設定する。その設定手順の一例を、図13に示す。
【0057】
まず、ユーザは一般的な条件を設定し(13−1)、試し検査を行う(13−2)。このとき、チップ内のパターンに応じたしきい値のみを設定するのであれば1チップ分の領域を検査領域として設定し(図14−1)、さらにウェハ内のチップの位置に応じたしきい値も設定するのであればウェハの全面、もしくは少なくともウェハの端から端までのチップを検査領域として設定する(図14−2)。次に検出された欠陥候補について、ユーザが目視確認し、真の欠陥と、虚報に分類する(13−3)。確認には高倍率カメラなど実検査時とは異なる撮像手段の像でもよいし、実検査に用いた像でもよい。このとき、自動欠陥分類(ADC:Auto Defect Classification)などを検査と平行して行い、その結果を用いてユーザが介在することなしに、自動で欠陥と虚報に分類することも可能である。そして、分類した結果をチップと合わせて表示し、チップ内のどこにどのような虚報が集中して発生している一目で判るように表示する(13−4)。
【0058】
複数のチップを検査領域として設定していた場合は、各チップでの検査結果を重ね合わせる。これを見ながらユーザは感度を下げたい、すなわち、しきい値を高くする領域、感度を上げた領域、すなわち、しきい値を低くする領域を設定する。このとき、図15に示すようにCADデータやチップレイアウトデータ、チップ画像といったチップの設計情報と重ねて表示することも可能である。設計情報との重ね合わせにより、設定した領域が適切であるかどうかの確認や設定領域の変更がより容易になる。また、チップの設計情報から自動で領域を設定することもできる。
【0059】
次に、設定した領域毎のしきい値を設定するための領域の特徴量を演算する(13−6)。例えば、虚報の集中発生している領域での虚報の濃淡差値(検出画像と参照画像の明るさの差)
F(i,j)−G(i,j)
や、面積などや、虚報が発生している領域のパターン密度、明るさなど、虚報の発生する領域の特徴量などがそれである。また、複数のチップで試し検査を行った場合には虚報が集中するチップのウェハ内の座標や、ウェハ全体の中での虚報の発生形状なども演算する。そして、各領域の特徴量から各領域における虚報のでないしきい値を設定する(13−7)。例えば、虚報が集中発生する領域では、虚報の濃淡差値よりしきい値を大きく設定すれば虚報の検出を避けることができる。
【0060】
また、先に述べたようにパターン密度が高い領域や背景が暗い領域では虚報は発生しにくいのでしきい値は低めに設定し、一方、パターン密度が低い領域や背景が明るい領域では虚報が発生しやすいのでしきい値を高めに設定する。また、虚報の集中しているチップやウェハの中心から離れているチップではしきい値を高めに設定する。パターン密度や背景の明るさといった情報は画像から得ることができるので領域の分割は自動で行う。
【0061】
図16(a)に示すように、しきい値は基本的には虚報の濃淡差値から自動設定するが、あらかめじユーザが設定したものを参照してセットしても構わない。また、図16(b)に示すように濃淡差値と面積により、検出/非検出を判定するしきい値を演算することもできる。もちろん、領域の設定および、領域毎のしきい値の設定をユーザが手動で行うことも可能である。図1の111においてこのような領域の自動設定、並びに領域毎の自動しきい値設定を行い、これを用いて画像比較部110にて欠陥のみを検出する。
【0062】
さらに、図13の13−7で決定したしきい値で検査を行い、再度、13−3から13−7を繰り返し、パラメータのチューニングを行うことも可能である。また、このとき、光学条件(焦点位置、光量、偏向条件などを変えながら13−3から13−7を繰り返し(13−8)、光学条件のチューニングを行うこともできる。
【0063】
以上に述べたように、本発明では2枚の画像を比較し、その差分値から欠陥を検出する検査において、画像比較処理を並列処理することにより、イメージセンサの取り込み速度と同等またはそれに近い検査速度を実現することができる。
【0064】
例えば、イメージセンサの画像取り込み速度が最速1.6Gpps(pps:pixel per second)であったとすると、画像比較処理部15の処理能力がその半分の0.8Gppsしかない場合でも、本発明のように2台並列の構成をとることにより、検査処理速度1.6Gppsを実現することが可能となる。更にイメージセンサの画像取り込み速度がそれ以上になった場合や、光学条件によりイメージセンサの画像蓄積時間が短くなった場合や、イメージセンサの一回に走査する走査幅が大きくなった場合など、画像取り込み速度がますます速くなった場合にも本構成をN台にすることにより、画像比較処理自体を高速化しなくても、対応することが可能となる。例えば、イメージセンサの画像取り込み速度が更に高速化して、最速6.4Gppsになった場合でも、処理能力が0.8Gppsの画像比較処理部15を8台並列で構成することにより、6.4Gppsの画像処理速度で対応することが可能である。
【0065】
また、チップ間の膜厚の違い、イメージセンサの各画素の感度の違い、ステージ速度むらによる蓄積光量の違い、照明変動など様々な要因により発生するチップ間の明るさの違い(色むら)を異なる複数の周波数で明るさを合わせ込む(即ち、異なる複数の領域毎に補正量を算出する)ことにより、強い明るさむらの中に埋没した微弱信号の欠陥を顕在化し、検出することが可能となる。
【0066】
また、ウェハ内の座標、および、チップ内の座標により検査領域を複数の領域に分割し、分割した領域毎に自動でしきい値を設定することにより、各領域での検査感度を最適化し、全体として高感度検査を実現することができる。この場合、チップのCADデータやチップ画像といったチップの設計情報を虚報の発生状況や自動領域設定結果と重ねて表示することにより、設定領域の確認や修正を容易にする。また、ユーザによるマニュアル設定も可能である。
【0067】
これまでに説明した本発明による画像比較処理部15−1,15−2の処理は、CPUによるソフト処理で実現するが、正規化相関演算や特徴空間の形成などコアとなる演算部分をLSIなどによるハード処理にすることも可能である。これにより、更なる高速化が実現できる。また、CMPなど平坦化プロセス後のパターンの膜厚の微妙な違いや、照明光の短波長化により比較ダイ間に大きな明るさの違いがあっても、本発明により、20nm〜90nm欠陥の検出が可能となる。
【0068】
さらに、SiO2をはじめ、SiOF、BSG,SiOB、多孔質シリア膜、などの無機絶縁膜や、メチル基含有SiO2、MSQ,ポリイミド系膜、パレリン系膜、テフロン(登録商標)系膜、アモルファスカーボン膜などの有機絶縁膜といったlow k膜の検査において、屈折率分布の膜内ばらつきによる局所的な明るさの違いがあっても、本発明により、20nm〜90nm欠陥の検出が可能となる。
【0069】
以上、本発明の一実施例を半導体ウェハを対象とした光学式外観検査装置における比較検査画像を例にとって説明したが、電子線式パターン検査における比較画像にも適用可能である。また、検査対象は半導体ウェハに限られるわけではなく、画像の比較により欠陥検出が行われているものであれば、例えばTFT基板、ホトマスク、プリント板などでも適用可能である。
【0070】
【発明の効果】
以上に説明したごとく、本発明によれば、画像比較処理を並列慮理することにより、イメージセンサの画像取り込み速度、画像蓄積時間、走査幅などによってきまる処理速度に対応した検査速度を実現することができる。
【0071】
また、チップ間の膜厚の違い、イメージセンサの各画素の感度の違い、ステージ速度むらによる蓄積光量の違い、照明変動など様々な要因により発生するチップ間の明るさの違い(色むら)等によって生じる比較する画像間の明るさの違いを、異なる複数の周波数で明るさを合わせ込むことにより、強い明るさむらの中に埋没した微弱信号の欠陥を顕在化し、検出することが可能となる。
【0072】
また、ウェハ内座標やチップ内座標に応じてしきい値を設定できるようにしたことにより、各所で検査感度を自動で最適化することが可能になり、高感度検査を実現することができる。この場合、チップの設計情報としきい値設定領域を重ね合わせて表示することにより、しきい値設定領域の確認や修正などの感度の調整が容易になる。
【図面の簡単な説明】
【図1】本発明による検査装置の概略構成を示すブロック図である。
【図2】2つの画像比較処理部による並列処理の画像データの流れの一例を示すイメージ図である。
【図3】2つの画像比較処理部による並列処理の画像データの流れの別の一例を示すイメージ図である。
【図4】比較チップ間に明るさむらがあった時の検査対象画像と従来のしきい値設定方法の一例を示す図で、(a)は検査対象画像、(b)は参照画像、(c)は差画像、(d)は位置1D−1D'での差分値の波形図である。
【図5】半導体ウェハの平面図で、画像比較処理単位の一例の拡大図を示す。
【図6】半導体ウェハの平面図で、チップの拡大図を示す。
【図7】チップの構造の一例を示す平面図である。
【図8】帯状に発生する明るさの違いを合わせ込む処理の流れを示すフロー図である。
【図9】画像比較処理部の処理の流れを示すフロー図である。
【図10】帯状に発生する明るさの違いを合わせ込む処理を説明する図で、(a)は行方向に明るさを合わせ込む例、(b)は列方向に明るさを合わせ込む例、(c)は行方向と列方向との明るさを合わせ込む例を示す。
【図11】明るさ補正部の処理結果の一例を示す図で、(a)は位置合せ後の差画像、(b)は高い周期(線状または帯状の領域単位)で明るさの違いを補正した画像、(c)は低い周期(広い領域単位)で明るさの違いを補正した画像、(d)は(a)における1D−1D'の輝度波形図、(e)は(a)の1D−1D'に対応する(c)の輝度波形図である。
【図12】半導体ウェハの平面図で、ウェハ内座標、チップ内座標により適性しきい値の一例を示す。
【図13】ウェハ内座標、チップ内座標毎にしきい値を設定する処理の流れを説明するフロー図である。
【図14】試し検査時の検査チップ設定の一例を示す半導体ウェハの平面図である。
【図15】チップの設計データと処理結果の重ね合わせ表示の例を示す表示画面の正面図である。
【図16】欠陥、虚報の特徴量からしきい値を設定する例を示す図で、(a)は欠陥及び虚報の濃淡差値と頻度との関係を示すグラフ、(b)は欠陥及び虚報の面積と濃淡値差の関係を示すグラフである。
【図17】ランダムに生じる明るさの違いを合わせ込む処理の流れを示すフロー図である。
【図18】(a)は帯状の領域単位での明るさが合わせ込まれた参照画像と検出画像と差画像、(b)は参照画像と検出画像とにより形成される特徴量空間を示すグラフ、(c)検出画像の明るさをX軸に、参照画像の明るさをY軸にとったは特徴量空間における散布図、(d)及び(e)は散布図(c)を特徴量ごとに分解した散布図である。
【図19】特徴空間のセグメント分割方法の一例を示す図である。
【図20】セグメント分割のための分割しきい値算出処理の手順を示すフロー図である。
【符号の説明】
11…試料 12…ステージ 13…検出部 101…光源 102…照明光学系 103…対物レンズ 104…イメージセンサ 105…AD変換部 14…画像編集部 106…前処理部 107…画像メモリ 15…画像比較処理部 108…位置ずれ検出部 109…明るさ補正部 110…画像比較部 111…しきい値設定部 16…全体制御部 112…ユーザインターフェース部 113…記憶装置 114…メカニカルコントローラ 70…チップ 72…周辺回路部 71…メモリマット部 41…検出画像 42…参照画像

Claims (8)

  1. 基板上に本来同一形状となるように形成された2つのパターンの対応する領域を撮像して得た参照画像と検査画像とを用いて欠陥を検出する方法であって、前記撮像して得た参照画像と検査画像とについて対応する第1の単位領域ごとの明るさの違いの補正により前記参照画像と検査画像とに帯状に発生する明るさの違いを補正し、該第1の単位領域よりも大きい第2の単位領域ごとの明るさの違いの補正により前記参照画像と検査画像とにランダムに発生する明るさの違いを補正し、該第1の単位領域ごとの明るさの補正と第2の単位領域ごとの明るさの補正とを行った参照画像と検査画像とを用いて欠陥を検出することを特徴とするパターン検査方法。
  2. 基板上に多数形成されたチップの本来同一形状となるように形成された2つのパターンの対応する領域を撮像して得た参照画像と検査画像とを用いて欠陥を検出する方法であって、前記撮像して得た参照画像と検査画像との明るさの違いを線状の領域単位で補正した後に該線状の領域よりも広い領域について補正し、該多段階の明るさ補正を行った画像同士を比較して両画像間の差画像を求め、該差画像を前記チップの基板上の位置と前記チップ内の画像の領域に応じて設定したしきい値と比較して欠陥を検出することを特徴とするパターン検査方法。
  3. 前記撮像して得た参照画像と検査画像との間の位置ずれを補正し、該位置ずれを補正した参照画像と検査画像との対応する部分の間の明るさの違いを前記線状の領域単位で補正した後に該線状の領域よりも広い領域について補正することを特徴とする請求項2記載のパターン検査方法。
  4. 前記画像の領域に応じたしきい値は、前記画像の部分的な明るさの違いに対応したしきい値であることを特徴とする請求項2記載のパターン検査方法。
  5. 基板上に本来同一形状となるように形成された2つのパターンの対応する領域を撮像する撮像手段と該撮像手段で撮像して得た参照画像と検査画像とを用いて欠陥を検出する画像処理手段とを備えた装置であって、前記画像処理手段は、前記撮像して得た参照画像と検査画像とについて対応する第1の単位領域ごとの明るさの違いの補正により前記参照画像と検査画像とに帯状に発生する明るさの違いを補正し該第1の単位領域よりも大きい第2の単位領域ごとの明るさの違いの補正により前記参照画像と検査画像とにランダムに発生する明るさの違いを補正するとを行う明るさ補正部と、該明るさ補正部で前記第1の単位領域ごとの明るさの補正と第2の単位領域ごとの明るさの補正とを行った参照画像と検査画像とを用いて欠陥を検出する欠陥検出部とを備えたことを特徴とするパターン検査装置。
  6. 基板上に多数形成されたチップの本来同一形状となるように形成された2つのパターンの対応する領域を撮像する撮像手段と該撮像手段で撮像して得た参照画像と検査画像とを用いて欠陥を検出する欠陥検出手段とを備えた装置であって、該欠陥検出手段は、前記撮像手段で撮像して得た参照画像と検査画像との明るさの違いを線状の領域単位で補正した後に該線状の領域よりも広い領域について補正する明るさ補正部と、該明るさ補正部で多段階の明るさ補正を行った画像同士を比較して両画像間の差画像を求める差画像生成部と、該差画像生成部で求めた差画像を前記チップの基板上の位置と前記チップ内の画像の領域に応じて設定したしきい値と比較して欠陥を検出する欠陥検出部とを備えたことを特徴とするパターン検査装置。
  7. 前記検査手段は、前記撮像手段で撮像して得た参照画像と検査画像との間の位置ずれを補正する位置ずれ補正部を更に備え、前記明るさ補正部において前記位置ずれ補正部で位置ずれを補正した参照画像と検査画像との対応する部分の間の明るさの違いを前記線状の領域単位で補正した後に該線状の領域よりも広い領域について補正することを特徴とする請求項6記載のパターン検査装置。
  8. 前記欠陥検出部は、前記画像の領域に応じたしきい値として、前記画像の部分的な明るさの違いに対応したしきい値を用いることを特徴とする請求項6記載のパターン検査装置。
JP2003065886A 2003-03-12 2003-03-12 パターン検査方法及びその装置 Expired - Fee Related JP4185789B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003065886A JP4185789B2 (ja) 2003-03-12 2003-03-12 パターン検査方法及びその装置
US10/797,011 US7433508B2 (en) 2003-03-12 2004-03-11 Pattern inspection method and its apparatus
US12/230,362 US7949178B2 (en) 2003-03-12 2008-08-28 Pattern inspection method and its apparatus
US12/393,859 US20090226076A1 (en) 2003-03-12 2009-02-26 Pattern inspection method and its apparatus
US12/393,848 US20090169093A1 (en) 2003-03-12 2009-02-26 Pattern inspection method and its apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003065886A JP4185789B2 (ja) 2003-03-12 2003-03-12 パターン検査方法及びその装置

Publications (2)

Publication Number Publication Date
JP2004271470A JP2004271470A (ja) 2004-09-30
JP4185789B2 true JP4185789B2 (ja) 2008-11-26

Family

ID=33126744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003065886A Expired - Fee Related JP4185789B2 (ja) 2003-03-12 2003-03-12 パターン検査方法及びその装置

Country Status (2)

Country Link
US (4) US7433508B2 (ja)
JP (1) JP4185789B2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185789B2 (ja) * 2003-03-12 2008-11-26 株式会社日立ハイテクノロジーズ パターン検査方法及びその装置
JP4485904B2 (ja) * 2004-10-18 2010-06-23 株式会社日立ハイテクノロジーズ 検査装置及び検査方法
JP2006138708A (ja) * 2004-11-11 2006-06-01 Tokyo Seimitsu Co Ltd 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置
US7742200B2 (en) * 2005-01-11 2010-06-22 Xerox Corporation Pre-press production image alert system and method
JP2010151824A (ja) * 2005-01-14 2010-07-08 Hitachi High-Technologies Corp パターン検査方法及びその装置
JP4713185B2 (ja) * 2005-03-11 2011-06-29 株式会社日立ハイテクノロジーズ 異物欠陥検査方法及びその装置
DE102005027120A1 (de) * 2005-06-10 2006-12-14 Leica Microsystems Semiconductor Gmbh Verfahren zur Inspektion von Halbleiterwafern unter Berücksichtigung des Saw-Designs
JP4438696B2 (ja) * 2005-06-15 2010-03-24 セイコーエプソン株式会社 画像表示装置及び方法
US8219940B2 (en) * 2005-07-06 2012-07-10 Semiconductor Insights Inc. Method and apparatus for removing dummy features from a data structure
JP4641889B2 (ja) * 2005-07-19 2011-03-02 シーケーディ株式会社 検査装置及び検査方法
WO2007026360A2 (en) * 2005-09-01 2007-03-08 Camtek Limited A method and a system for creating a reference image using unknown quality patterns
US20070092149A1 (en) * 2005-10-24 2007-04-26 Sung Chih-Ta S Method and apparatus of high quality video compression
JP4855464B2 (ja) * 2006-04-25 2012-01-18 シャープ株式会社 不良原因設備特定システム
JP4882505B2 (ja) * 2006-05-19 2012-02-22 東京エレクトロン株式会社 異物分布パターンの照合方法及びその装置
US7664608B2 (en) 2006-07-14 2010-02-16 Hitachi High-Technologies Corporation Defect inspection method and apparatus
JP4928862B2 (ja) 2006-08-04 2012-05-09 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置
CN101173853B (zh) * 2006-11-01 2011-02-02 鸿富锦精密工业(深圳)有限公司 定位测量装置及方法
TW200849141A (en) * 2007-06-04 2008-12-16 Delta Electronics Inc Device and method for inspecting the defects of objects
TW200928544A (en) * 2007-12-19 2009-07-01 Altek Corp Method of automatically adjusting the depth of field
JP4664996B2 (ja) * 2008-01-15 2011-04-06 株式会社東芝 試料検査装置及び試料検査方法
JP5442305B2 (ja) * 2009-04-13 2014-03-12 大日本スクリーン製造株式会社 欠陥検出装置及び欠陥検出方法
JP5388703B2 (ja) * 2009-06-03 2014-01-15 株式会社日立ハイテクノロジーズ 表面観察装置および表面観察方法
CN102596517B (zh) * 2009-07-28 2015-06-17 悠进机器人股份公司 移动机器人定位和导航控制方法及使用该方法的移动机器人
JP5318046B2 (ja) * 2010-08-26 2013-10-16 株式会社東芝 試料検査装置及び試料検査方法
US9390486B2 (en) * 2010-09-29 2016-07-12 Neeraj Khurana System and method for automatic orientation of a chip to the CAD layout with sub-optical resolution
DE102010060375A1 (de) * 2010-11-05 2012-05-10 Hseb Dresden Gmbh Inspektionsverfahren
US10102619B1 (en) 2011-03-28 2018-10-16 Hermes Microvision, Inc. Inspection method and system
US8914754B2 (en) * 2011-04-26 2014-12-16 Kla-Tencor Corporation Database-driven cell-to-cell reticle inspection
US10401305B2 (en) 2012-02-15 2019-09-03 Kla-Tencor Corporation Time-varying intensity map generation for reticles
KR102052229B1 (ko) 2012-03-20 2019-12-04 케이엘에이 코포레이션 레티클 열화를 검출하기 위한 반사맵 및 투과맵의 사용
JP5953866B2 (ja) * 2012-03-26 2016-07-20 富士ゼロックス株式会社 印刷システムおよび画像形成装置
JP5586656B2 (ja) * 2012-05-16 2014-09-10 インフォプリント・ソリューションズ・カンパニー・エルエルシイ 印刷処理システム、画像処理装置、印刷検証装置及びプログラム
JP5717711B2 (ja) * 2012-12-07 2015-05-13 東京エレクトロン株式会社 基板の基準画像作成方法、基板の欠陥検査方法、基板の基準画像作成装置、基板の欠陥検査ユニット、プログラム及びコンピュータ記憶媒体
US9390494B2 (en) 2012-12-13 2016-07-12 Kla-Tencor Corporation Delta die intensity map measurement
US9778205B2 (en) 2014-03-25 2017-10-03 Kla-Tencor Corporation Delta die and delta database inspection
US9591684B2 (en) 2014-06-06 2017-03-07 BBPOS Limited System and method of bluetooth pairing with a group of bluetooth devices
US20160056065A1 (en) * 2014-08-25 2016-02-25 Robert E. Stahlbush Method and apparatus for removing experimental artifacts from ensemble images
US10460434B2 (en) * 2017-08-22 2019-10-29 Applied Materials Israel Ltd. Method of defect detection and system thereof
US10275872B2 (en) * 2017-08-24 2019-04-30 Applied Materials Israel Ltd. Method of detecting repeating defects and system thereof
JP7110044B2 (ja) * 2018-09-14 2022-08-01 キオクシア株式会社 修正パターン生成装置、パターン欠陥修正システム、修正パターン生成方法、及び半導体装置の製造方法
US11201074B2 (en) 2020-01-31 2021-12-14 Kla Corporation System and method for semiconductor device print check alignment
US11216932B1 (en) * 2021-03-26 2022-01-04 Minds AI Technologies Ltd Electronic substrate defect detection

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2602287B2 (ja) * 1988-07-01 1997-04-23 株式会社日立製作所 X線マスクの欠陥検査方法及びその装置
US5153444A (en) * 1988-12-23 1992-10-06 Hitachi, Ltd. Method and apparatus for detecting patterns
KR960007481B1 (ko) * 1991-05-27 1996-06-03 가부시끼가이샤 히다찌세이사꾸쇼 패턴검사방법 및 장치
JP3189796B2 (ja) * 1991-05-27 2001-07-16 株式会社日立製作所 欠陥検査方法及び装置
US5440648A (en) * 1991-11-19 1995-08-08 Dalsa, Inc. High speed defect detection apparatus having defect detection circuits mounted in the camera housing
US5459794A (en) * 1993-07-15 1995-10-17 Ninomiya; Takanori Method and apparatus for measuring the size of a circuit or wiring pattern formed on a hybrid integrated circuit chip and a wiring board respectively
JP3635795B2 (ja) * 1996-07-31 2005-04-06 石川島播磨重工業株式会社 微細線状欠陥の検出方法及びその装置
JP3566470B2 (ja) * 1996-09-17 2004-09-15 株式会社日立製作所 パターン検査方法及びその装置
JP2995460B2 (ja) * 1996-09-30 1999-12-27 富士紡績株式会社 油脂吸収性と抗菌性を具備したセルロース系繊維製品とその製造方法
US6587581B1 (en) * 1997-01-10 2003-07-01 Hitachi, Ltd. Visual inspection method and apparatus therefor
JP4016472B2 (ja) * 1997-01-10 2007-12-05 株式会社日立製作所 外観検査方法及びその装置
JPH10213422A (ja) * 1997-01-29 1998-08-11 Hitachi Ltd パタ−ン検査装置
JPH10264275A (ja) * 1997-03-24 1998-10-06 Sanyo Chem Ind Ltd 繊維強化樹脂柱状体
JP3484042B2 (ja) * 1997-05-21 2004-01-06 株式会社日立製作所 パターン検査方法およびその装置
JP3397101B2 (ja) * 1997-10-29 2003-04-14 株式会社日立製作所 欠陥検査方法および装置
JP4002655B2 (ja) * 1998-01-06 2007-11-07 株式会社日立製作所 パターン検査方法およびその装置
US6947587B1 (en) * 1998-04-21 2005-09-20 Hitachi, Ltd. Defect inspection method and apparatus
JP4024381B2 (ja) * 1998-04-21 2007-12-19 株式会社ルネサステクノロジ 欠陥検査方法および装置
JP2001077165A (ja) * 1999-09-06 2001-03-23 Hitachi Ltd 欠陥検査方法及びその装置並びに欠陥解析方法及びその装置
JP3784603B2 (ja) * 2000-03-02 2006-06-14 株式会社日立製作所 検査方法及びその装置並びに検査装置における検査条件設定方法
JP2001304842A (ja) * 2000-04-25 2001-10-31 Hitachi Ltd パターン検査方法及びその装置並びに基板の処理方法
JP3927353B2 (ja) * 2000-06-15 2007-06-06 株式会社日立製作所 比較検査における画像の位置合せ方法、比較検査方法及び比較検査装置
US6831998B1 (en) * 2000-06-22 2004-12-14 Hitachi, Ltd. Inspection system for circuit patterns and a method thereof
US7113627B1 (en) * 2000-08-09 2006-09-26 Eastman Kodak Company Location of extended linear defects
JP4469476B2 (ja) * 2000-08-09 2010-05-26 パナソニック株式会社 眼位置検出方法および眼位置検出装置
JP3768786B2 (ja) * 2000-08-15 2006-04-19 株式会社ルネサステクノロジ ホトマスクの製造方法、ホトマスクブランクスの製造方法およびホトマスクの再生方法
JP4038356B2 (ja) * 2001-04-10 2008-01-23 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP2003004427A (ja) * 2001-06-22 2003-01-08 Hitachi Ltd 画像比較による欠陥検査方法及びその装置
US7127098B2 (en) * 2001-09-13 2006-10-24 Hitachi, Ltd. Image detection method and its apparatus and defect detection method and its apparatus
JP2003130808A (ja) * 2001-10-29 2003-05-08 Hitachi Ltd 欠陥検査方法及びその装置
KR100515491B1 (ko) * 2001-12-07 2005-09-16 다이닛뽕스크린 세이조오 가부시키가이샤 반도체 기판 상의 패턴을 검사하는 장치와 방법 및 컴퓨터판독 가능한 기록매체
JP3729156B2 (ja) * 2002-06-07 2005-12-21 株式会社日立製作所 パターン欠陥検出方法およびその装置
JP3944439B2 (ja) * 2002-09-26 2007-07-11 株式会社日立ハイテクノロジーズ 電子線を用いた検査方法および検査装置
US7564996B2 (en) * 2003-01-17 2009-07-21 Parimics, Inc. Method and apparatus for image processing
JP4185789B2 (ja) * 2003-03-12 2008-11-26 株式会社日立ハイテクノロジーズ パターン検査方法及びその装置
JP2005158780A (ja) * 2003-11-20 2005-06-16 Hitachi Ltd パターン欠陥検査方法及びその装置
JP4357355B2 (ja) * 2004-05-07 2009-11-04 株式会社日立ハイテクノロジーズ パターン検査方法及びその装置
JP2006220644A (ja) * 2005-01-14 2006-08-24 Hitachi High-Technologies Corp パターン検査方法及びその装置
US7664608B2 (en) * 2006-07-14 2010-02-16 Hitachi High-Technologies Corporation Defect inspection method and apparatus

Also Published As

Publication number Publication date
US20040240723A1 (en) 2004-12-02
US20090226076A1 (en) 2009-09-10
US20090169093A1 (en) 2009-07-02
US7949178B2 (en) 2011-05-24
JP2004271470A (ja) 2004-09-30
US7433508B2 (en) 2008-10-07
US20090003682A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
JP4185789B2 (ja) パターン検査方法及びその装置
US8639019B2 (en) Method and apparatus for inspecting pattern defects
JP5641463B2 (ja) 欠陥検査装置及びその方法
US7711178B2 (en) Pattern inspection method and its apparatus
JP4169573B2 (ja) パターン検査方法及び検査装置
JP4664327B2 (ja) パターン検査方法
JP5028014B2 (ja) パターン検査方法及びその装置
WO2011024362A1 (ja) 欠陥検査装置およびその方法
US7327871B2 (en) Defect inspecting method, defect inspecting apparatus and inspection machine
JP2003215060A (ja) パターン検査方法及び検査装置
US9495740B2 (en) Mask inspection apparatus and mask inspection method
US20050271261A1 (en) Apparatus and method for detecting defects of pattern on object
JP4060558B2 (ja) 欠陥検査方法及びその装置
JP2009097959A (ja) 欠陥検出装置及び欠陥検出方法
JP4013510B2 (ja) 欠陥検査方法及びその装置
JP2002303588A (ja) パターン欠陥検査装置
JP3676987B2 (ja) 外観検査装置および外観検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050325

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080908

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees