KR20230166743A - 웨이퍼 테스트 시스템 및 웨이퍼 테스트 시스템의 동작 방법 - Google Patents

웨이퍼 테스트 시스템 및 웨이퍼 테스트 시스템의 동작 방법 Download PDF

Info

Publication number
KR20230166743A
KR20230166743A KR1020220067144A KR20220067144A KR20230166743A KR 20230166743 A KR20230166743 A KR 20230166743A KR 1020220067144 A KR1020220067144 A KR 1020220067144A KR 20220067144 A KR20220067144 A KR 20220067144A KR 20230166743 A KR20230166743 A KR 20230166743A
Authority
KR
South Korea
Prior art keywords
wafer
test
electrical test
test system
electrical
Prior art date
Application number
KR1020220067144A
Other languages
English (en)
Inventor
김동길
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220067144A priority Critical patent/KR20230166743A/ko
Priority to US18/052,538 priority patent/US20230384365A1/en
Priority to CN202211505431.4A priority patent/CN117148081A/zh
Publication of KR20230166743A publication Critical patent/KR20230166743A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/005—Circuits arrangements for indicating a predetermined temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/08—Thermometers giving results other than momentary value of temperature giving differences of values; giving differentiated values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명의 실시예들은 웨이퍼 테스트 시스템 및 웨이퍼 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 복수의 다이들을 포함하는 웨이퍼에 대하여 전기적 테스트를 수행하고, 전기적 테스트를 수행할 때 웨이퍼에서 발생하는 활성 상태를 감지하며, 웨이퍼에 대한 전기적 테스트 결과 및 감지 장치로부터 수신한 활성 상태 정보에 기초하여 웨이퍼에 포함된 복수의 다이들에 대해 페일 여부를 판단할 수 있다.

Description

웨이퍼 테스트 시스템 및 웨이퍼 테스트 시스템의 동작 방법{WAFER TEST SYSTEM AND OPERATING METHOD OF WAFER TEST SYSTEM}
본 발명의 실시예들은 웨이퍼 테스트 시스템 및 웨이퍼 테스트 시스템의 동작방법에 관한 것이다.
반도체 집적 회로는 반도체 웨이퍼 상에 다이(Die)형태로 제조된 후, 낱개로 절단되어 패키징 된다. 불량이 발생한 다이들이 불필요하게 패키징 되는 것을 방지하기 위하여, 패키징 전 반도체 집적 회로가 형성된 웨이퍼에 대하여 웨이퍼 테스트가 진행된다. 웨이퍼 테스트가 진행될 때, 집적 회로에 전류 내지 테스트 신호가 인가되며, 반도체 집적 회로가 설계 목적대로 동작하는지 판단할 수 있다.
웨이퍼 테스트를 통과한 반도체 집적 회로임에도 불구하고, 패키징된 이후 수행되는 테스트에서 불량으로 판정되거나, 실제 사용단계에서 불량이 발현될 수 있다. 반도체 제품의 품질을 제고하기 위해 불량 선별 능력이 높은 웨이퍼 테스트가 요구된다.
본 발명의 실시예들은 높은 다이 선별 능력을 가지는 웨이퍼 테스트 시스템 및 웨이퍼 테스트 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 복수의 다이들을 포함하는 웨이퍼에 대하여 전기적 테스트를 수행하는 전기 테스트 장치; 전기적 테스트를 수행할 때 웨이퍼에서 발생하는 활성 상태를 감지하는 감지 장치; 및 웨이퍼에 대한 전기적 테스트 결과 및 감지 장치로부터 수신한 활성 상태 정보에 기초하여 웨이퍼에 포함된 복수의 다이들에 대해 페일 여부를 판단하는 판단부;를 포함하는 웨이퍼 테스트 시스템을 제공할 수 있다.
다른 측면에서, 본 발명의 실시예들은 복수의 다이들을 포함하는 웨이퍼에 대하여 전기적 테스트를 수행하는 단계; 전기적 테스트를 수행할 때 웨이퍼에서 발생하는 활성 상태를 감지하는 단계; 및 웨이퍼에 대한 전기적 테스트 결과 및 활성 상태를 감지하는 단계에서 획득한 활성 상태 정보에 기초하여 웨이퍼에 포함된 복수의 다이들에 대해 페일 여부를 판단하는 단계;를 포함하는 웨이퍼 테스트 시스템의 동작 방법을 제공할 수 있다.
본 발명의 실시예들에 의하면, 웨이퍼 테스트를 통한 다이 선별 능력을 높일 수 있다.
도 1은 본 발명의 실시예들에 따른 웨이퍼 테스트 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 전기적 테스트를 개략적으로 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 웨이퍼 테스트 결과를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 웨이퍼 테스트 결과를 바탕으로 웨이퍼에 포함된 다이들을 복수의 카테고리로 분류한 결과를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 웨이퍼 온도 분포 맵을 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 웨이퍼에 포함된 다이의 온도를 바탕으로 전기적 테스트가 중지되는 일 예를 나타낸 흐름도이다.
도 7은 도 6의 웨이퍼에 포함된 다이들의 온도 분포를 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 웨이퍼에 포함된 다이들의 온도를 바탕으로 전기적 테스트가 중지되는 다른 예를 나타낸 흐름도이다.
도 9은 도 8의 웨이퍼에 포함된 다이들의 온도 분포를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 웨이퍼 테스트 시스템의 동작 방법을 나타낸 도면이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 웨이퍼 테스트 시스템의 개략적인 구성도이다.
도 1을 참조하면 본 발명의 실시예들에 따른 웨이퍼 테스트 시스템(100)은 전기 테스트 장치(110), 감지 장치(120) 및 판단부(130)를 포함할 수 있다.
전기 테스트 장치(110)는 테스트 대상 웨이퍼에 포함된 각 다이(Die)별로 전기적 신호인 테스트 신호를 인가하여 다이가 설계대로 동작하는지 판단하기 위한 전기적, 전자적 특성을 측정할 수 있다.
전기 테스트 장치(110)는 반도체 집적 회로의 패드(Pad)에 핀을 접촉하여 반도체 집적 회로의 전기적 특성을 확인하는 장치인 프로브 스테이션(Probe Station)일 수 있다.
전기 테스트 장치(110)는 프로브 헤드(111), 프로브 카드(112) 및 척(113)을 포함할 수 있다.
프로브 헤드(111)는 테스터로부터 수신한 테스트 신호를 프로브 카드(112)에 입력할 수 있다.
프로브 카드(112)는 웨이퍼(10)에 포함된 하나 이상의 다이와 접촉하여 다이에 테스트 신호를 입력할 수 있다.
프로브 카드(112)는 복수의 핀(pin)을 포함할 수 있으며, 프로브 카드(112)의 핀(pin)은 다이에 배치된 패드와 접촉할 수 있다.
한편, 프로브 카드(112)는 웨이퍼 종류, 테스트 환경 또는 프로브 카드(112) 자체 파손된 경우에는 새로운 프로브 카드(112)로 교체될 수 있다.
척(113)은 웨이퍼(10)에 대한 전기적 테스트 수행 시 웨이퍼(10)를 지지한다.
전기 테스트 장치(110)가 웨이퍼(10)에 포함된 복수의 다이들에 대하여 수행하는 전기적 테스트는 직류 테스트(DC Test), 교류 테스트(AC Test), 스트레스 테스트(Stress Test), 셀 테스트(Cell Test), 페리 테스트(Peri Test) 중 하나 이상을 포함할 수 있다.
직류 테스트는 테스트 대상인 다이에 직류 전류를 인가하여 테스트의 결과가 전류 또는 전압으로 나타날 수 있는 항목을 평가하는 테스트이다.
교류 테스트는 테스트 대상인 다이에 교류 전류를 인가하여 입출력 스위칭 시간 등의 타이밍과 관련된 동적 특성을 평가하는 테스트이다.
스트레스 테스트 번인 테스트라고도 하며, 는 다이에 고온, 고전압을 인가하여 다이의 잠재적 불량을 유도하여 초기 불량을 미리 선별하기 위한 테스트이다.
셀 테스트는 메모리 셀에 테스트 패턴을 라이트, 리드하여 메모리 셀이 정상적으로 동작하는지 여부를 판단하기 위한 테스트이다.
페리 테스트는 다이에 배치된 주변회로(Peripheral Circuit)의 기능이 정상적으로 동작하는지 여부를 판단하기 위한 테스트이다.
감지 장치(120)는 전기 테스트 장치(110)가 웨이퍼(10)에 대하여 전기적 테스트를 수행할 때, 웨이퍼(10)에서 발생하는 활성 상태를 감지할 수 있다.
웨이퍼(10)에 포함된 다이에 전류가 흐를 때, 다이에는 열 방출 또는 광 방출 현상이 일어날 수 있다. 감지 장치(120)는 이러한 활성을 감지하여 활성 상태 정보를 판단부(130)에 전송할 수 있다. 활성 상태 정보는 웨이퍼(10)에 대한 활성의 분포 및 활성의 강도에 대한 데이터일 수 있다.
일 예로, 활성 상태 정보는 웨이퍼(10)의 온도 분포에 관한 데이터 또는 열 화상(Image)일 수 있다.
웨이퍼(10)에 포함된 복수의 다이들에 대하여 전기적 테스트가 수행될 때, 웨이퍼(10)에서 발생하는 활성 상태는 광 방출에 대한 것일 수 있다. 감지 장치(120)는 광 방출을 감지하기 위해 InGaAS 센서를 포함할 수 있다. 감지 장치(120)가 광 방출을 감지하기 위해서는 외부의 빛을 차단한 암실 조건이 요구될 수 있다.
한편, 웨이퍼(10)에서 발생하는 활성 상태는 열 방출에 대한 것일 수 있다. 감지 장치(120)는 열 방출을 감지하기 위해 InSb 센서를 포함할 수 있다. 감지 장치(120)는 암실이 아니더라도 웨이퍼(10)에서 발생하는 열 방출을 감지할 수 있다.
감지 장치(120)는 프로브 카드(112) 상에 표면 실장 기술(Surface Mount Technology)을 통해 실장되는 타입의 열형 감지 소자, 열 감지 카메라 또는 광 방출 감지 소자일 수 있다. 한편, 감지 장치(120)는 프로브 스테이션인 전기 테스트 장치(110) 상에 장착되는 형태로 설치될 수도 있다.
판단부(130)는 전기 테스트 장치(110)로부터 수신한 전기적 테스트 결과 및 감지 장치로부터 수신한 활성 상태 정보에 기초하여 웨이퍼(10)에 포함된 복수의 다이들에 대해 페일 여부를 판단할 수 있다. 이를 위해 판단부(130)는 전기적 테스트 결과 및 활성 상태 정보를 가공할 수 있다.
판단부(130)는 호스트 PC(Host PC) 또는 프로브 스테이션의 프로브 헤드(111)와 연결된 테스터일 수 있다.
판단부(130)는 전기 테스트 장치(110)가 웨이퍼(10)에 포함된 다이들에 테스트 신호를 인가할 때 감지된 웨이퍼(10)의 온도 내지 활성 상태를 다이 선별에 활용함으로써 높은 다이 선별 능력을 가질 수 있다.
구체적으로, 판단부(130)는 전기적 테스트 결과 및 활성 상태 정보를 다이 선별을 위한 기준 데이터와 비교하여, 전기적 테스트 결과 상으로는 테스트를 통과하더라도, 활성 상태 정보 상으로는 페일 판정을 위한 기준 데이터와 차이가 있는 경우 페일로 판정할 수 있다. 이를 통해 웨이퍼 테스트 시스템(100)은 전기적 테스트 결과만으로는 선별할 수 없었던 잠재적 불량 가능성을 판단할 수 있고, 웨이퍼 테스트의 다이 선별 능력을 제고할 수 있다.
도 2는 본 발명의 실시예들에 따른 전기적 테스트를 개략적으로 나타낸 도면이다.
도1 및 도2를 참조하면, 감지 장치(120)는 전기적 테스트가 수행될 때, 다이에 흐르는 전류에 의한 웨이퍼(10)의 활성 상태를 감지할 수 있다.
전술한 바와 같이, 전기적 테스트(ET)가 수행될 때, 프로브 카드(112)의 핀(pin)은 다이에 배치되는 패드와 접촉할 수 있다. 프로브 카드(112)는 프로브 헤드(111)로부터 입력받은 테스트 신호를 핀(pin)과 패드를 거쳐 다이의 반도체 집적 회로에 인가할 수 있다.
이를 통해, 전기 테스트 장치(110)는 다이의 특성 파라미터(P)를 측정할 수 있다. 이때, 전기적 테스트(ET)의 결과는 특성 파라미터(P)일 수 있다.
한편, 전술한 바와 같이, 웨이퍼(10)에 포함된 다이에 전기적 테스트(ET)가 수행될 때, 다이의 반도체 집적 회로에는 전류가 흐를 수 있다. 반도체 집적 회로에 전류가 흐르면 전류의 발열 작용으로 인해 열 방출 현상이 발생하거나, 광 방출 현상이 발생할 수 있다.
판단부(130)는 웨이퍼(10)에 포함된 다이들의 특성 파라미터(P) 및 온도(T)를 조합하여 다이의 페일 여부를 판단할 수 있다.
도 3은 본 발명의 실시예들에 따른 웨이퍼 테스트 결과를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 웨이퍼 테스트 결과를 바탕으로 웨이퍼에 포함된 다이들을 복수의 카테고리로 분류한 결과를 나타낸 도면이다.
도 3 및 도 4를 참조하면, 판단부(130)는 웨이퍼(10)의 전기적 테스트 결과인 특성 파라미터(P) 및 활성 상태(T) 정보를 기준으로 웨이퍼(10)에 포함된 복수의 다이들을 복수의 카테고리로 분류할 수 있다.
이때, 카테고리는 다이에 부여되는 빈 코드(Bin Code)에 관한 것일 수 있다.
도 3에 도시된 P축은 다이별 특성 파라미터 값에 해당하고, Δ T축은 기준 온도(Tref)와 다이의 온도의 차이에 해당한다.
특성 파라미터(P)는 전기적 테스트의 항목별로 다양한 수치가 활용될 수 있다. 설명을 위해 특성 파라미터(P)가 전기적 테스트를 통해 획득한 페일 비트 개수라고 가정한다.
전기적 테스트 결과만을 이용하여 카테고리를 분류한다면, 임계 페일 비트 개수를 설정하여, 임계 페일 비트 개수보다 작으면 웨이퍼 테스트를 통과하고, 임계 페일 비트 개수와 같거나 크면 웨이퍼 테스트 페일로 판단하게 된다.
일 예로, 판단부(130)는 임계 페일 비트 개수인 P2보다 작은 페일 비트 개수의 다이에 대해서는 통과, P2 이상인 페일 비트 수의 다이에 대해서는 페일로 판단할 수 있다.
한편, 전기적 테스트 결과와 활성 상태 정보를 결합하여 각각을 기준을 웨이퍼(10)에 포함된 다이들을 복수의 카테고리로 분류할 수 있고, 다이 선별 능력을 제고할 수 있다.
카테고리를 세분화하는 방법의 예를 제시하자면, 알려진 굿 다이(KGD, Known Good Die)를 활용하여, 전기적 테스트를 수행하면서 기준 온도(Tref)를 설정할 수 있다. 기준 온도(Tref)는 전기적 테스트의 종류별로 설정될 수 있다.
이때, 전기적 테스트 과정에서는 통과되었지만, 이후에 수행된 테스트에서 페일 되거나, 신뢰성 평가에서 페일된 다이들에 대해, 전기적 테스트를 수행하면서, 기준 온도(Tref)와의 온도 차이를 확인할 수 있다. 이러한 온도 차이를 바탕으로 새로운 카테고리를 추가할 수 있다.
전술한 카테고리를 추가하는 방식에 따를 때, P2보다 작은 페일 비트 개수의 다이임에도 불구하고, 페일 비트 개수가 P1과 같거나 크고 기준 온도(Tref)와의 차이가 Δ T1와 같거나 크고, Δ T2보다 작은 다이들에서 전기적 테스트 이후에 불량으로 판정 받는 경향을 확인하였다고 가정한다.
전기적 테스트 결과만을 기준으로 카테고리를 분류하자면, P2를 임계 페일 비트 개수로 설정한 경우, 다이 D15, D6, D4는 제1 카테고리로 분류되고, 나머지 다이를 제2 카테고리로 분류된다. 제1 카테고리의로 분류된 다이들은 불량으로 판정될 수 있다.
한편, 특성 파라미터 및 활성 상태 정보를 조합하여 판단하는 경우, 페일 비트 개수가 P2보다 작으면서, 기준 온도(Tref)와의 차이가 Δ T1보다 작은 온도의 다이를 제1 카테고리(B1)로 분류하고, 페일 비트 개수가 P2와 같거나 크면서, 기준 온도(Tref)와의 차이가 Δ T1보다 작은 온도의 다이를 제2 카테고리(B2)로 분류할 수 있다.
페일 비트 개수와 무관하게 기준 온도(Tref)와의 차이가 Δ T2와 같거나 큰 온도의 다이는 제3 카테고리(B3)로 분류할 수 있다.
페일 비트 개수가 P2보다 작고 P1과 같거나 크면서 기준 온도(Tref)와의 차이가 Δ T1과 같거나 크고 Δ T2보다 작은 온도의 다이를 제4 카테고리(B4)로 분류할 수 있다.
페일 비트 개수가 P1보다 작으면서 기준 온도(Tref)와의 차이가 Δ T1과 같거나 크고 Δ T2보다 작은 온도의 다이를 제5 카테고리(B5)로 분류할 수 있다.
나머지 다이에 대해서는 제6 카테고리(B6)로 분류할 수 있다.
이때, 전기적 테스트 이후에 불량으로 판정받는 경향을 확인한 제4 카테고리(B4)에 해당하는 다이를 잠재적 불량군으로 판단할 수 있다.
한편, 전술한 카테고리를 추가하는 방식은 발명을 설명하기 위한 예시에 불과하다. 웨이퍼 테스트에서 다이 선별 능력을 향상시키기 위해 세부 카테고리를 추가할 때, 다양한 특성 파라미터와 대응하는 활성 상태 정보가 활용될 수 있으며, 카테고리를 구분하는 임계 범위 또한 다양한 방식으로 설정될 수 있다.
이때, 판단부(130)는 도4와 같이 다이별로 해당하는 카테고가 표시된 웨이퍼 빈 맵(Wafer Bin Map)을 생성할 수 있다. 웨이퍼 빈 맵(Wafer Bin Map)은 반도체 공정의 분석에 사용될 수 있다.
도 5는 본 발명의 실시예들에 따른 웨이퍼 온도 분포 맵을 나타낸 도면이다.
도 5를 참조하면, 판단부(130)는 활성 상태 정보를 바탕으로 웨이퍼(10)에 대한 온도 분포 맵을 생성할 수 있다.
웨이퍼 맵은 웨이퍼 테스트에 대한 결과를 시각화하여 보여주는 이미지 등으로서, 불량 웨이퍼를 판별하거나, 품질 이슈와 관련된 공정을 파악하는 등 반도체 집적 회로의 품질 관리에 활용될 수 있다.
판단부(130)는 웨이퍼(10)에 대해 전기적 테스트를 수행하면서 획득한 활성 상태 정보를 가공하여 웨이퍼 온도 분포 맵을 생성할 수 있다.
웨이퍼 온도 분포 맵은 도 5와 같이 다이별로 시각화하여 온도를 표시할 수 있으며, 도 5와 달리, 웨이퍼 전체 구간에 대해 연속적으로 표시할 수도 있다.
한편, 전기 테스트 장치(110)는 웨이퍼(10)에 대하여 다양한 종류의 전기적 테스트를 수행할 수 있고, 판단부(130)는 전기적 테스트 종류별로 웨이퍼 온도 분포 맵을 생성할 수 있다.
도 6은 본 발명의 실시예들에 따른 웨이퍼에 포함된 다이의 온도를 바탕으로 전기적 테스트가 중지되는 다른 예를 나타낸 흐름도이다.
하는 일 예를 나타낸 흐름도이다.
도 7은 도 6의 웨이퍼에 포함된 다이들의 온도 분포를 나타낸 도면이다.
도 6 및 도 7을 참조하면, 판단부(130)는 웨이퍼(10)에 포함된 복수의 다이들의 평균 온도가 제1 임계 온도(Tth1)보다 작거나, 제1 임계 온도보다 큰 제2 임계 온도(Tth2)보다 클 때, 전기적 테스트를 중지할 수 있다.
전기 테스트 장치(110)는 설치된 소프트웨어 프로그램의 설정에 의해 지정된 동작을 수행할 수 있다.
한편, 인적 오류를 포함한 다양한 원인에 의해 전기 테스트 장치(110)의 프로그램이 예상과 달리 설정될 수 있다. 전기 테스트 장치(110)의 프로그램이 예상과 달리 설정된 경우, 프로브 카드(112)를 통해 웨이퍼(10)에 입력되는 테스트 신호가 달라질 수 있고, 이는 웨이퍼(10)의 온도가 예상된 값과 다른 분포를 갖게 될 수 있다. 한편, 전기 테스트 장치(110)의 프로그램이 예상과 달리 설정되었다면, 수율로서 나타나지 않는 이상, 패키징 이후에 진행되는 패키지 테스트 또는 실제 사용 단계에서 확인될 수 있다.
일 예로, 전기 테스트 장치(110)의 프로그램이 예상과 달리 설정되어 웨이퍼(10)에 입력되는 테스트 신호의 레벨이 정상적으로 설정된 경우보다 낮은 경우, 전기적 테스트가 수행될 때, 웨이퍼(10)의 온도 분포가 상대적으로 낮게 형성될 수 있다.
이와 반대로, 웨이퍼(10)에 입력되는 테스트 신호의 레벨이 정상적으로 설정된 경우보다 높은 경우, 전기적 테스트가 수행될 때, 웨이퍼(10)의 온도 분포가 상대적으로 높게 형성될 수 있다.
판단부(130)는 웨이퍼(10)에 포함된 복수의 다이들의 평균 온도와 제1 임계 온도 또는 제2 임계 온도를 비교하여 전기 테스트 장치(110)의 프로그램이 예상과 달리 설정되었는지 여부를 판단할 수 있다.
이때, 임계 제1 임계 온도(Tth1) 및 제2 임계 온도(Tth2)는 알려진 굿 다이를 기초로 설정될 수 있다.
판단부(130)는 전기 테스트 장치(110)의 프로그램이 예상과 달리 설정되었다고 판단한 경우, 다른 웨이퍼들에 대한 전기적 테스트를 중지할 수 있다.
이를 통해 전기 테스트 장치(110)의 프로그램이 잘못 설정된 경우를 스크린할 수 있다.
이를 도 6의 흐름도에 따라 설명하자면, 전기 테스트 장치(110)는 다수의 웨이퍼(10)들에 대하여 전기적 테스트를 수행할 수 있다. 감지 장치(120)는 웨이퍼(10)에 대한 전기적 테스트가 수행될 때 웨이퍼(10)에 포함된 복수의 다이들의 온도를 감지할 수 있다(S610).
판단부(130)는 감지 장치(120)로부터 수신한 온도 정보를 바탕으로 웨이퍼(10)에 포함된 복수의 다이들의 평균 온도(Tavg)를 산출하여, 평균 온도(Tavg)가 제1 임계 온도(Tth1)보다 작거나 제2 임계 온도(Tth2)보다 큰지 여부를 판단할 수 있다(S620).
평균 온도(Tavg)가 S620에서의 조건을 만족하는 경우(S620-Y), 판단부(130)는 아직 전기적 테스트가 수행되지 않은 웨이퍼(10)들에 대한 전기적 테스트를 중지할 수 있다(S630).
평균 온도(Tavg)가 S620에서의 조건을 만족하지 않는 경우(S620-N), 전기 테스트 장치(110)는 전기적 테스트가 수행되지 않은 다른 웨이퍼(10)들에 대하여 전기적 테스트를 수행할 수 있고, 감지 장치(120)는 전기적 테스트가 반복적으로 수행될 때마다 웨이퍼(10)의 온도를 감지할 수 있다(S610).
도 7은 제1 웨이퍼(W1), 제2 웨이퍼(W2) 및 제3 웨이퍼(W3)의 온도 분포를 나타낸다.
제1 웨이퍼(W1)의 평균 다이 온도(Tavg1)는 제2 임계 온도보다 작고, 제1 임계 온도 보다 크다. 따라서, 전기 테스트 장치(110)는 다수의 웨이퍼에 대해 전기적 테스트를 반복적으로 수행할 수 있다. 감지 장치(120)는 다수의 웨이퍼에 대해 전기적 테스트가 반복적으로 수행되는 동안 발생하는 온도를 감지할 수 있다.
제2 웨이퍼(W2)의 평균 온도(Tavg2)는 제2 임계 온도 보다 크다. 따라서, 판단부(130)는 전기적 테스트가 수행되지 않은 다른 웨이퍼(10)에 대한 전기적 테스트를 중지할 수 있다.
제3 웨이퍼(W3)의 평균 온도(Tavg3)는 제1 임계 온도보다 작다. 따라서, 판단부(130)는 전기적 테스트가 수행되지 않은 다른 웨이퍼(10)에 대한 전기적 테스트를 중지할 수 있다.
전기 테스트 장치(110)의 전기적 테스트가 중지된 경우, 프로그램 설정에 관하여 이상 유무가 확인될 수 있다. 전기 테스트 장치(110)의 프로그램 설정과 관련하여 이상이 없다고 판단된 경우 정지되었던 전기적 테스트가 재개될 수 있다.
도 8은 본 발명의 실시예들에 따른 웨이퍼에 포함된 다이들의 온도를 바탕으로 전기적 테스트가 중지되는 다른 예를 나타낸 흐름도이다.
도 9은 도 8의 웨이퍼에 포함된 다이들의 온도 분포를 나타낸 도면이다.
도 8 및 도 9를 참조하면, 판단부(130)는 웨이퍼(10)에 포함된 복수의 다이들의 온도 중 최대 온도(Tmax)와 최소 온도(Tmin)의 차이가 제3 임계 온도 이상일 때, 전기적 테스트를 중지할 수 있다.
전술한 바와 같이, 전기 테스트 장치(110)의 프로그램이 잘못 설정된 경우, 프로브 카드(112)를 통해 웨이퍼(10)에 입력되는 테스트 신호가 달라질 수 있고, 이는 웨이퍼(10)의 온도 분포 변화로 나타날 수 있다.
판단부(130)는 웨이퍼(10)에 포함된 복수의 다이들의 온도 중 최대 온도(Tmax)와 최소 온도(Tmin)의 차이를 통하여 전기 테스트 장치(110)의 프로그램이 예상과 달리 설정되었는지 여부를 판단할 수 있다.
판단부(130)는 전기 테스트 장치(110)의 프로그램이 예상과 달리 설정되었다고 판단한 경우, 전기적 테스트가 수행되지 않은 다른 웨이퍼들에 대한 전기적 테스트를 중지할 수 있다.
이를 도 8의 흐름도에 따라 설명하자면, 전기 테스트 장치(110)는 다수의 웨이퍼들에 대하여 전기적 테스트를 수행할 수 있다. 감지 장치(120)는 웨이퍼(10)에 대한 전기적 테스트가 수행되는 동안 웨이퍼(10)에 포함된 복수의 다이들의 온도를 감지할 수 있다(S810).
판단부(130)는 감지 장치(120)로부터 수신한 온도 정보를 바탕으로 웨이퍼(10)에 포함된 복수의 다이들의 온도 중 최대 온도(Tmax)와 최소 온도(Tmin)의 차이를 산출하여, 최대 온도(Tmax)와 최소 온도(Tmin)의 차이가 제3 임계 온도(Tth3)와 같거나 큰지 여부를 판단할 수 있다(S820).
한편, 제3 임계 온도(Tth3)는 알려진 굿 다이를 기초로 설정될 수 있다.
최대 온도(Tmax)와 최소 온도(Tmin)의 차이가 S820에서의 조건을 만족하는 경우(S820-Y), 판단부(130)는 전기적 테스트를 중지할 수 있다(S830).
최대 온도(Tmax)와 최소 온도(Tmin)의 차이가 S820에서의 조건을 만족하지 않는 경우(S820-Y), 전기 테스트 장치(110)는 테스트가 수행되지 않은 다른 웨이퍼에 대하여 전기적 테스트를 반복적으로 수행할 수 있고, 감지 장치(120)는 전기적 테스트가 반복적으로 수행될 때마다 웨이퍼(10)의 온도를 감지할 수 있다(S810).
도 9는 제4 웨이퍼(W4) 의 온도 분포를 나타낸다.
제4 웨이퍼(S4)의 최대 온도(Tmax4)와 최소 온도(Tmin4)의 차이가 제3 임계 온도(Tth3)보다 크다. 따라서, 판단부(130)는 다음 웨이퍼에 대한 전기적 테스트를 중지할 수 있다.
도 6 및 도 7에서 전술한 바와 같이, 전기 테스트 장치(110)의 전기적 테스트가 중지된 경우, 프로그램 설정에 관하여 이상 유무가 확인될 수 있다. 전기 테스트 장치(110)의 프로그램 설정과 관련하여 이상이 없는 경우 정지되었던 전기적 테스트가 재개될 수 있다
도 10은 본 발명의 실시예들에 따른 웨이퍼 테스트 시스템(100)의 동작 방법을 나타낸 도면이다.
도 10을 참조하면, 웨이퍼 테스트 시스템(100)의 동작 방법은, 복수의 다이들을 포함하는 웨이퍼에 대하여 전기적 테스트를 수행하는 단계(S1010)를 포함할 수 있다.
이때, 전기적 테스트는 직류 테스트, 교류 테스트, 스트레스 테스트, 셀 테스트 및 로직 테스트 중 하나 이상을 포함할 수 있다.
웨이퍼 테스트 시스템(100)의 동작 방법은, 전기적 테스트를 수행할 때 웨이퍼에서 발생하는 활성 상태를 감지하는 단계(S1020)를 포함할 수 있다.
이때, 활성 상태는 광 방출일 수 있다.
이때, 활성 상태는 열 방출일 수 있다.
웨이퍼 테스트 시스템(100)의 동작 방법은, 웨이퍼에 대한 전기적 테스트 결과 및 활성 상태를 감지하는 단계(S1020)에서 획득한 활성 상태 정보에 기초하여 웨이퍼에 포함된 복수의 다이들에 대해 페일 여부를 판단하는 단계(S1030)를 포함할 수 있다.
또한, 웨이퍼 테스트 시스템(100)의 동작 방법은, 웨이퍼의 전기적 테스트 결과인 특성 파라미터 및 활성 상태 정보를 기준으로 웨이퍼에 포함된 복수의 다이들을 복수의 카테고리로 분류하는 단계를 더 포함할 수 있다.
또한, 웨이퍼 테스트 시스템(100)의 동작 방법은, 활성 상태 정보를 바탕으로 상기 웨이퍼에 대한 웨이퍼 온도 분포 맵을 생성하는 단계를 더 포함할 수 있다.
또한, 웨이퍼 테스트 시스템(100)의 동작 방법은, 웨이퍼에 포함된 복수의 다이들의 온도를 기초로 전기적 테스트를 중지하는 단계를 더 포함할 수 있다.
이때, 전기적 테스트를 중지하는 단계에서, 웨이퍼에 포함된 복수의 다이들의 평균 온도가 제1 임계 온도보다 작거나 상기 제1 임계 온도보다 큰 제2 임계 온도보다 클 때, 전기적 테스트를 중지할 수 있다.
한편, 전기적 테스트를 중지하는 단계에서, 웨이퍼에 포함된 복수의 다이들의 온도 중 최대 온도와 최소 온도의 차이가 제3 임계 온도 이상일 때 전기적 테스트를 중지할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 웨이퍼 테스트 시스템 110: 전기 테스트 장치
111: 헤드 112: 프로브 카드
113: 척 120: 감지 장치
130: 판단부

Claims (18)

  1. 복수의 다이들을 포함하는 웨이퍼에 대하여 전기적 테스트를 수행하는 전기 테스트 장치;
    상기 전기적 테스트를 수행할 때 상기 웨이퍼에서 발생하는 활성 상태를 감지하는 감지 장치; 및
    상기 웨이퍼에 대한 전기적 테스트 결과 및 상기 감지 장치로부터 수신한 활성 상태 정보에 기초하여 상기 웨이퍼에 포함된 복수의 다이들에 대해 페일 여부를 판단하는 판단부;를 포함하는 웨이퍼 테스트 시스템.
  2. 제1항에 있어서,
    상기 판단부는,
    상기 웨이퍼의 전기적 테스트 결과인 특성 파라미터 및 활성 상태 정보를 기준으로 상기 웨이퍼에 포함된 복수의 다이들을 복수의 카테고리로 분류하는 웨이퍼 테스트 시스템.
  3. 제1항에 있어서,
    상기 판단부는,
    상기 활성 상태 정보를 바탕으로 상기 웨이퍼에 대한 웨이퍼 온도 분포 맵을 생성하는 웨이퍼 테스트 시스템.
  4. 제1항에 있어서,
    상기 판단부는,
    상기 웨이퍼에 포함된 복수의 다이들의 온도를 기초로 상기 전기적 테스트를 중지하는 웨이퍼 테스트 시스템.
  5. 제4항에 있어서,
    상기 판단부는,
    상기 웨이퍼에 포함된 복수의 다이들의 평균 온도가 제1 임계 온도보다 작거나 상기 제1 임계 온도보다 큰 제2 임계 온도보다 클 때, 상기 전기적 테스트를 중지하는 웨이퍼 테스트 시스템.
  6. 제4항에 있어서,
    상기 판단부는,
    상기 웨이퍼에 포함된 복수의 다이들의 온도 중 최대 온도와 최소 온도의 차이가 제3 임계 온도 이상일 때, 상기 전기적 테스트를 중지하는 웨이퍼 테스트 시스템.
  7. 제1항에 있어서,
    상기 활성 상태는 광 방출인 웨이퍼 테스트 시스템.
  8. 제1항에 있어서,
    상기 활성 상태는 열 방출인 웨이퍼 테스트 시스템.
  9. 제1항에 있어서,
    상기 전기적 테스트는 직류 테스트, 교류 테스트, 스트레스 테스트, 셀 테스트 및 페리 테스트 중 하나 이상을 포함하는 웨이퍼 테스트 시스템.
  10. 복수의 다이들을 포함하는 웨이퍼에 대하여 전기적 테스트를 수행하는 단계;
    상기 전기적 테스트를 수행할 때 상기 웨이퍼에서 발생하는 활성 상태를 감지하는 단계; 및
    상기 웨이퍼에 대한 전기적 테스트 결과 및 활성 상태를 감지하는 단계에서 획득한 활성 상태 정보에 기초하여 상기 웨이퍼에 포함된 복수의 다이들에 대해 페일 여부를 판단하는 단계;를 포함하는 웨이퍼 테스트 시스템의 동작 방법.
  11. 제10항에 있어서,
    상기 웨이퍼의 전기적 테스트 결과인 특성 파라미터 및 활성 상태 정보를 기준으로 상기 웨이퍼에 포함된 복수의 다이들을 복수의 카테고리로 분류하는 단계;를 포함하는 웨이퍼 테스트 시스템의 동작 방법.
  12. 제10항에 있어서,
    상기 활성 상태 정보를 바탕으로 상기 웨이퍼에 대한 웨이퍼 온도 분포 맵을 생성하는 단계;를 포함하는 웨이퍼 테스트 시스템의 동작 방법.
  13. 제10항에 있어서,
    상기 웨이퍼에 포함된 복수의 다이들의 온도를 기초로 상기 전기적 테스트를 중지하는 단계;를 포함하는 웨이퍼 테스트 시스템의 동작 방법.
  14. 제13항에 있어서,
    상기 전기적 테스트를 중지하는 단계에서,
    상기 웨이퍼에 포함된 복수의 다이들의 평균 온도가 제1 임계 온도보다 작거나 상기 제1 임계 온도보다 큰 제2 임계 온도보다 클 때, 상기 전기적 테스트를 중지하는 웨이퍼 테스트 시스템의 동작 방법.
  15. 제13항에 있어서,
    상기 전기적 테스트를 중지하는 단계에서,
    상기 웨이퍼에 포함된 복수의 다이들의 온도 중 최대 온도와 최소 온도의 차이가 제3 임계 온도 이상일 때, 상기 전기적 테스트를 중지하는 웨이퍼 테스트 시스템의 동작 방법.
  16. 제10항에 있어서,
    상기 활성 상태는 광 방출인 웨이퍼 테스트 시스템의 동작 방법.
  17. 제10항에 있어서,
    상기 활성 상태는 열 방출인 웨이퍼 테스트 시스템의 동작 방법.
  18. 제10항에 있어서,
    상기 전기적 테스트는 직류 테스트, 교류 테스트, 스트레스 테스트, 셀 테스트 및 페리 테스트 중 하나 이상을 포함하는 웨이퍼 테스트 시스템의 동작 방법.
KR1020220067144A 2022-05-31 2022-05-31 웨이퍼 테스트 시스템 및 웨이퍼 테스트 시스템의 동작 방법 KR20230166743A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220067144A KR20230166743A (ko) 2022-05-31 2022-05-31 웨이퍼 테스트 시스템 및 웨이퍼 테스트 시스템의 동작 방법
US18/052,538 US20230384365A1 (en) 2022-05-31 2022-11-03 Wafer test system and operating method thereof
CN202211505431.4A CN117148081A (zh) 2022-05-31 2022-11-28 晶圆测试系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220067144A KR20230166743A (ko) 2022-05-31 2022-05-31 웨이퍼 테스트 시스템 및 웨이퍼 테스트 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230166743A true KR20230166743A (ko) 2023-12-07

Family

ID=88877146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220067144A KR20230166743A (ko) 2022-05-31 2022-05-31 웨이퍼 테스트 시스템 및 웨이퍼 테스트 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US20230384365A1 (ko)
KR (1) KR20230166743A (ko)
CN (1) CN117148081A (ko)

Also Published As

Publication number Publication date
CN117148081A (zh) 2023-12-01
US20230384365A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
US7519882B2 (en) Intelligent binning for electrically repairable semiconductor chips
US6414508B1 (en) Methods for predicting reliability of semiconductor devices using voltage stressing
TWI469236B (zh) 發光二極體封裝界面之檢測裝置及方法
US10012687B2 (en) Methods, apparatus and system for TDDB testing
US6043662A (en) Detecting defects in integrated circuits
US20210382106A1 (en) Connectivity verification for flip-chip and advanced packaging technologies
US7719301B2 (en) Testing method of semiconductor integrated circuit and information recording medium
US7003421B1 (en) VDD over and undervoltage measurement techniques using monitor cells
TW201901167A (zh) 元件之檢查方法
US6678623B2 (en) Failure analysis device and failure analysis method
KR101274208B1 (ko) 접촉 불량 검출회로를 구비하는 반도체 장치
JP2007240376A (ja) 半導体集積回路の静止電源電流検査方法および装置
KR20230166743A (ko) 웨이퍼 테스트 시스템 및 웨이퍼 테스트 시스템의 동작 방법
US6136618A (en) Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof
US6677774B2 (en) Method for locating IDDQ defects using multiple controlled collapse chip connections current measurement on an automatic tester
US6989682B1 (en) Test key on a wafer
US6989684B2 (en) System for and method of assessing chip acceptability and increasing yield
JP2011215007A (ja) 試験装置及び試験方法
US7023230B1 (en) Method for testing IDD at multiple voltages
US6532431B1 (en) Ratio testing
KR20190091758A (ko) 테스트 장치 및 이를 이용한 웨이퍼 테스트 방법
Hashizume et al. CMOS SRAM functional test with quiescent write supply current
JP2004257815A (ja) 半導体集積回路の検査方法および半導体集積回路装置
JP2003007087A (ja) メモリのテスト方法、テスト装置及びテスト用メモリモジュール