CN113535490B - 侦错装置及其操作方法 - Google Patents
侦错装置及其操作方法 Download PDFInfo
- Publication number
- CN113535490B CN113535490B CN202011022170.1A CN202011022170A CN113535490B CN 113535490 B CN113535490 B CN 113535490B CN 202011022170 A CN202011022170 A CN 202011022170A CN 113535490 B CN113535490 B CN 113535490B
- Authority
- CN
- China
- Prior art keywords
- debug
- interface
- memory
- electronic device
- serial line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000001514 detection method Methods 0.000 claims abstract description 68
- 238000012545 processing Methods 0.000 claims abstract description 25
- 238000012360 testing method Methods 0.000 claims description 31
- 230000003068 static effect Effects 0.000 claims description 8
- 238000013519 translation Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000002159 abnormal effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 5
- 238000013500 data storage Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0608—Saving storage space on storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Advance Control (AREA)
Abstract
本发明提供了一种侦错装置及其操作方法，侦错装置用以连接具有序列线侦错接口的电子装置。其中，侦错装置包含存储器、处理单元、序列线侦错接口以及通用序列汇流排接口，序列线侦错接口连接至序列线侦错接口。当通用序列汇流排接口连接至电脑，处理单元将电脑的侦错指令传送至电子装置，当通用序列汇流排接口断开时，存储器成为电子装置的外部储存装置。
Description
技术领域
本发明是关于一种侦错装置(DEBUG DEVICE)及其操作方法，特别是利用侦错装置的存储器在未执行侦错程序时作为电子装置的外部储存装置及其对应的操作方法。
背景技术
在产品开发过程中，对于新开发的产品，都会进行各种测试或检验，在这些测试的过程中，会产生各种侦错数据或者异常状况的记录，这些数据都必须将其储存以供开发者做进一步的分析，来调整或变更现有的设计。现有的数据保存方式，大多是将其储存在装置内部原有的快闪存储器空间当中，也就是在储存相关测试程序等数据外的剩余空间当中。对此，若需要进行长时间的电性测试或是温湿度环境可靠度测试，原有的剩余存储器空间恐不足以储存长时间测试所产生大量的侦错数据。
为解决上述侦错数据储存的问题，就必须寻求外部的储存空间，现有的解决手段是通过有线或无线的方式将侦错数据传送到外部的储存空间，以避免数据遗失。然而，在进行上述可靠度测试的同时，待测试装置可能无法连接其他数据传输线，亦即无法通过有线方式将数据送出。若是要通过无线方式传输，原本开发的装置上势必要加装额外的无线传输装置，增加操作上的困难度，且并非所有产品都能适用。
综观前所述，现有的侦错数据保存方式仍然具有相当的改进空间，因此，本发明藉由设计一种侦错装置及其操作方法，针对现有技术的缺失加以改善，进而增进产业上的实施利用。
发明内容
有鉴于上述现有技术的问题，本发明的目的就是在提供一种侦错装置及其操作方法，藉由侦错装置的存储器在未执行侦错程序时作为电子装置的外部储存装置，解决储存空间不足的问题。
根据本发明的一目的，提出一种侦错装置，用以连接具有序列线侦错(Serialwire debug,SWD)接口的电子装置。侦错装置包含存储器、处理单元、序列线侦错接口以及通用序列汇流排(Universal serial bus,USB)接口，处理单元连接于存储器，序列线侦错接口连接至序列线侦错接口，当通用序列汇流排接口连接至电脑，处理单元将电脑的侦错指令传送至电子装置，当通用序列汇流排接口断开时，存储器成为电子装置的外部储存装置。
较佳地，存储器可包含快闪存储器(Flash)或静态随机存取存储器(Staticrandom access memory,SRAM)。
较佳地，侦错装置可进一步包含发光二极管(Light Emitting diode,LED)以及计数器(Counter)的至少一者。
较佳地，外部储存装置的储存数据可包含电子装置的侦错数据或异常记录。
较佳地，存储器的储存数据可包含侦错指令或侦错指令的转换程序。
较佳地，存储器的储存数据可包含电子装置的离线测试指令。
根据本发明的另一目的，提出一种侦错装置的操作方法，其包含以下步骤：设置侦错装置，侦错装置包含存储器、处理单元、序列线侦错接口以及通用序列汇流排接口；将序列线侦错接口连接至电子装置的序列线侦错接口，并将通用序列汇流排接口连接至电脑的通用序列汇流排接口，藉由处理单元将电脑的侦错指令传送至电子装置；以及断开通用序列汇流排接口，将存储器作为电子装置的外部储存装置。
较佳地，存储器可包含快闪存储器或静态随机存取存储器。
较佳地，侦错装置可包含发光二极管以及计数器的至少一者。
较佳地，外部储存装置可储存电子装置的侦错数据或异常记录。
较佳地，存储器可储存侦错指令或侦错指令的转换程序。
较佳地，存储器可储存电子装置的离线测试指令。
承上所述，依本发明的侦错装置及其操作方法，其可具有一或多个下述优点：
(1)此侦错装置及其操作方法可利用侦错装置在断开通用序列汇流排接口时切换成电子装置的外部储存装置，增加保存电子装置侦错数据或异常记录等数据的储存空间，避免数据遗失也同时增加数据存取的便利性。
(2)此侦错装置及其操作方法能在电子装置的侦错过程中以原本连接的侦错装置提供外部储存空间，无须连接额外传输线或无线传输装置来传输数据，降低硬体设置成本，也避免影响侦错流程的环境设定。
(3)此侦错装置及其操作方法能利用侦错装置本身元件所具备的功能来提供电子装置的侦错流程所需的软硬体支援，例如计数器、发光二极管等，提升电子装置进行侦错时的操作效率。
附图说明
图1为本发明实施例的侦错装置的方块图。
图2为本发明实施例的侦错装置的示意图。
图3为本发明另一实施例的侦错装置的示意图。
图4为本发明实施例的侦错装置操作方法的流程图。
附图标记：
11、21、31：侦错装置
12：电子装置
13、23：电脑
24：服务器
111：存储器
112：处理单元
113、211、311：序列线侦错接口
114、212、312：通用序列汇流排接口
115、318：发光二极管
116：计数器
121、221：序列线侦错接口
122、222：芯片
131、231：通用序列汇流排接口
132：处理器
133：储存装置
223：测试基板
313：控制基板
314：外壳
315：微处理器
316：快闪存储器
317：静态随机存取存储器
S1～S3：步骤
具体实施方式
为利贵审查委员了解本发明的技术特征、内容与优点及其所能达成的功效，兹将本发明配合附图，并以实施例的表达形式详细说明如下，而其中所使用的图式，其主旨仅为示意及辅助说明书之用，未必为本发明实施后的真实比例与精准配置，故不应就所附的图式的比例与配置关系解读、局限本发明于实际实施上的权利范围，合先叙明。
请参阅图1，图1为本发明实施例的侦错装置的方块图。如图所示，侦错装置11包含存储器111、处理单元112、序列线侦错接口113以及通用序列汇流排接口114，处理单元112可为微处理器，连接于存储器111以存取存储器111当中的程序或数据。序列线侦错接口113与通用序列汇流排接口114连接于处理单元112，两种不同接口可连接于不同的数据传输接口。在本实施例中，序列线侦错接口113连接电子装置12的序列线侦错接口121，而通用序列汇流排接口114则是连接至电脑13的通用序列汇流排接口131。
电子装置12包含芯片122，芯片122可为新开发的系统芯片、驱动芯片或控制芯片等，其可安装于各种装置内的主机板、印刷电路板上。芯片122在测试时必须将接脚连接至电路板或测试板上的线路，并进一步连接至序列线侦错接口121，才能进行相关的侦错程序。序列线侦错接口121是用来进行芯片侦错程序的操作接口，相较于联合测试行动小组(Joint test action group,JTAG)协议的侦错模式，序列线侦错接口121需要的接脚较少，且适用于高速及大数据量的侦错程序。另一方面，电脑13包含处理器132及储存装置133，处理器132可为桌上型电脑、笔记型电脑的中央处理器，连接至硬盘等储存装置133来存取各种侦错或测试程序，并通过电脑13的通用序列汇流排接口131传送至侦错装置11。
侦错装置11的设置是为了将电脑13当中所编辑的侦错程序，转换成芯片122能读取的侦错指令，因此在侦错装置11当中的存储器111，可储存侦错指令的转换程序，当侦错装置11由通用序列汇流排接口114连接至电脑13时，电脑13可将侦错程序传送到侦错装置11，通过转换程序转换成芯片122可执行的侦错指令，再通过序列线侦错接口113将侦错指令直接传送至电子装置12，对芯片122进行侦错程序。在另一实施例中，侦错指令也可预先储存于侦错装置11的存储器111当中，待侦错装置11连接至电子装置12后再对芯片122进行侦错程序。
如同背景技术所述，芯片122在进行这些侦错程序的测试时，会产生相关的侦错数据及异常状态记录，当原本芯片122内部所具有的储存空间不足以储存上述的侦错数据时，就需要进一步寻找额外的储存空间。在本实施例中，当侦错装置11的通用序列汇流排接口114断开与电脑13的连接时，也就是侦错装置11不再接收电脑13传送的数据时，侦错装置11本身的存储器111即可成为电子装置12的外部储存装置。当芯片122在执行侦错指令后，产生的相关数据，可通过序列线侦错接口121传送至侦错装置11保存，当侦错程序完成后，操作者可将侦错装置11连接至电脑13或储存数据的服务器，将侦错数据或异常记录等储存数据传送至电脑13，让开发者能检视这些数据，进而调整或修改产品开发的相关软硬体设置。
除此之外，侦错装置11还可包含发光二极管115及计数器116，分别连接至处理单元112，当侦错装置11通过通用序列汇流排接口114连接至电脑13时，发光二极管115可作为数据传输时的指示灯号，而计数器116可协助处理单元112控制传输量。当侦错装置11断开通用序列汇流排接口114的连线时，侦错装置11的存储器111可作为电子装置12的外部储存装置，此时发光二极管115可作为侦错程序时的指示灯号，而计时器116也可作为侦错程序当中的计数装置，提供侦错程序所需的软硬体支援。
请参阅图2，图2为本发明实施例的侦错装置的示意图。如图所示，侦错装置21具备适用于两种不同连接接口的接口，分别为序列线侦错接口211以及通用序列汇流排接口212。上述接口可分别为对应不同传输接口的接头，序列线侦错接口211对应于序列线侦错接口221，通用序列汇流排接口212对应于通用序列汇流排接口231。芯片222可设置在测试基板223上，测试基板223可为类似电子装置的主机板或印刷电路板，包含相关的被动元件，通过测试基板223上的线路，可将芯片222连接至序列线侦错接口221，进而连接至侦错装置21进行侦错程序。序列线侦错接口221为延伸至电子装置或测试板外的插槽，其可对应于侦错装置21的序列线侦错接口211，由于侦错装置21包含此序列线侦错(SWD)的传输接口，与一般的通用序列汇流排(USB)外接装置有所不同。
在本实施例中，通用序列汇流排接口231可为电脑23的通用序列汇流排插槽，这里所述的电脑23可为笔记型电脑、桌上型电脑或是测试工作站上的相关测试装置，操作者可于电脑23上编辑侦错程序后，将侦错程序传送至侦错装置21，侦错装置21进一步将侦错程序转换成芯片222可执行的侦错指令，再经由序列线侦错接口221将侦错指令传送至芯片222执行，藉此执行上述侦错程序。当侦错装置21的通用序列汇流排接口212断开与电脑23的连接时，也就是通用序列汇流排接口212不再供电时，侦错装置21可产生一支援码，并将支援码传送至芯片222，藉此让芯片222将侦错装置21作为外接的储存装置。例如，侦错装置21可将存储器的储存空间容量或者预先规划的储存位置等信息传送至芯片222，提供芯片222上传数据时所需的讯息。
设定通用序列汇流排接口212断开电脑23为切换机制的设定，主要是当芯片222在进行侦错程序时，其测试的环境需要考量静电、温湿度等设定，难以在连线于电脑23的状态下进行，因此在侦错装置21一端断开电脑23的情况下，即可让存储器当中储存的离线测试指令继续进行芯片222的侦错程序，而侦错装置21剩余的存储器空间则成为芯片222的外部储存装置，增加储存空间但不影响侦错程序的设定及进行。当完成侦错程序后，储存于侦错装置21当中的侦错数据及异常记录，可再次连接至电脑23，藉由电脑23来存取上述储存的数据，并进一步将这些侦错数据及异常记录上传到服务器24的数据库中储存，或者当侦错装置21直接连接至服务器24的装置接口时，直接将侦错装置21当中储存的数据上传至数据库中，以保存所述芯片222于侦错程序中产生的侦错数据或异常记录。
请参阅图3，图3为本发明实施例的侦错装置的示意图。如图所示，侦错装置31的两端分别包含序列线侦错接口311及通用序列汇流排接口312，其接口如同前述实施例，是分别对应于序列线侦错(SWD)接口及通用序列汇流排(USB)接口，相同内容不再重复描述。在侦错装置31当中，设有控制基板313，控制基板313可为印刷电路板，且控制基板313可设置在侦错装置31的外壳314当中，控制基板313上的线路分别连接至序列线侦错接口311及通用序列汇流排接口312。控制基板313上包含微处理器315以及存储器装置，在本实施例当中，存储器装置可包含快闪存储器316或静态随机存取存储器317，但本揭露不以此为限，存储器装置也可为其他类型的储存装置。除此之外，控制基板313上可进一步设置一或多个发光二极管318，作为侦错装置31操作时的状态显示灯号。
如同前述实施例所述，当侦错装置31的通用序列汇流排接口312断开与电脑的连线时，侦错装置31当中的快闪存储器316或静态随机存取存储器317可作为芯片侦错程序进行时的外部储存装置，储存侦错数据及异常记录。除此之外，当作为外部储存装置时，侦错装置31当中的微处理器315也可提供芯片测试时所需的硬体支援，例如于控制基板313上设置计数器，让微处理器315连接至计数器，在侦错程序中可提供计数功能。原本作为侦错装置31操作状态显示灯号的发光二极管318，也可作为芯片侦错程序当中，显示操作状态的灯号。
请参阅图4，图4为本发明实施例的侦错装置操作方法的流程图。此操作方法适用于前述实施例的侦错装置，相关装置架构及连接关系请参阅前述实施例的说明。如图所示，侦错装置操作方法包含以下步骤(S1～S3)：
步骤S1：设置侦错装置。设置侦错装置，藉由侦错装置连接电子装置与编辑侦错程序的电脑，其中，侦错装置包含存储器、处理单元、序列线侦错接口以及通用序列汇流排接口。这里所述的存储器可包含快闪存储器或静态随机存取存储器。
步骤S2：将序列线侦错接口连接至电子装置的序列线侦错接口，并将通用序列汇流排接口连接至电脑的通用序列汇流排接口，藉由处理单元将电脑的侦错指令传送至电子装置。将侦错装置的序列线侦错接口连接至芯片测试基板上的序列线侦错插槽，而侦错装置的通用序列汇流排接口则连接电脑的通用序列汇流排插槽，使得电脑中的侦错程序能通过存储器中储存的侦错指令转换程序，将侦错指令转换成芯片可执行的指令格式，再将侦错指令传送至包含芯片的电子装置中以进行侦错程序。在另一实施例中，存储器也可预先储存芯片的侦错指令或是离线测试指令，将其传送至电子装置来进行侦错程序。
步骤S3：断开通用序列汇流排接口，将存储器作为电子装置的外部储存装置。当侦错装置的通用序列汇流排接口断开与电脑的连接时，侦错装置可传送支援码至芯片，使芯片将侦错装置作为电子装置的外部储存装置，当电子装置中的芯片进行侦错程序时，各个侦错数据或异常状态的记录，都能储存于侦错装置的存储器中，藉此增加储存数据的空间，且电子装置无需增加额外的硬体连接。
在本实施例中，侦错装置当中的处理单元，也能将其他硬体资源分享给电子装置使用，例如藉由计数器提供计数的功能，或者将发光二极管转为侦错程序中的状态显示灯号，皆能提供电子装置更佳的操作功效。
以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于前附的权利要求书范围中。
Claims (12)
1.一种侦错装置，其特征在于，所述侦错装置用以连接具有序列线侦错接口的电子装置，所述侦错装置包含：
存储器；
处理单元，连接于所述存储器；
序列线侦错接口，连接至所述处理单元，所述序列线侦错接口配置以与所述电子装置的所述序列线侦错接口连接；以及
通用序列汇流排接口，连接至所述处理单元，所述通用序列汇流排接口配置以连接至电脑，
其中，当所述侦错装置的所述通用序列汇流排接口连接至所述电脑时，所述处理单元将侦错指令通过所述侦错装置的所述序列线侦错接口传送至所述电子装置，
当所述侦错装置的所述通用序列汇流排接口与所述电脑断开时，所述处理单元使所述存储器成为与所述侦错装置的所述序列线侦错接口连接的所述电子装置的外部储存装置。
2.如权利要求1所述的侦错装置，其特征在于，所述存储器包含快闪存储器或静态随机存取存储器。
3.如权利要求1所述的侦错装置，其特征在于，进一步包含发光二极管以及计数器的至少一者。
4.如权利要求1所述的侦错装置，其特征在于，所述外部储存装置的储存数据包含所述电子装置的侦错数据或异常记录。
5.如权利要求1所述的侦错装置，其特征在于，所述存储器的储存数据包含所述侦错指令或所述侦错指令的转换程序。
6.如权利要求1所述的侦错装置，其特征在于，所述存储器的储存数据包含所述电子装置的离线测试指令。
7.一种侦错装置的操作方法，其特征在于，包含以下步骤：
设置侦错装置，所述侦错装置包含存储器、处理单元、序列线侦错接口以及通用序列汇流排接口；
将所述序列线侦错接口配置以连接至电子装置的序列线侦错接口，并将所述通用序列汇流排接口配置以连接至电脑的通用序列汇流排接口，
其中，当所述侦错装置的所述通用序列汇流排接口连接至所述电脑时，藉由所述处理单元将所述电脑的侦错指令通过所述侦错装置的所述序列线侦错接口传送至所述电子装置；以及
当所述侦错装置的所述通用序列汇流排接口与所述电脑断开时，所述处理单元使所述存储器作为与所述侦错装置的所述序列线侦错接口连接的所述电子装置的外部储存装置。
8.如权利要求7所述的侦错装置的操作方法，其特征在于，所述存储器包含快闪存储器或静态随机存取存储器。
9.如权利要求7所述的侦错装置的操作方法，其特征在于，所述侦错装置包含发光二极管以及计数器的至少一者。
10.如权利要求7所述的侦错装置的操作方法，其特征在于，所述外部储存装置储存所述电子装置的侦错数据或异常记录。
11.如权利要求7所述的侦错装置的操作方法，其特征在于，所述存储器储存所述侦错指令或所述侦错指令的转换程序。
12.如权利要求7所述的侦错装置的操作方法，其特征在于，所述存储器储存所述电子装置的离线测试指令。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109112946 | 2020-04-17 | ||
| TW109112946A TWI802792B (zh) | 2020-04-17 | 2020-04-17 | 偵錯裝置及其操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113535490A CN113535490A (zh) | 2021-10-22 |
| CN113535490B true CN113535490B (zh) | 2023-12-26 |
Family
ID=78094257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011022170.1A Active CN113535490B (zh) | 2020-04-17 | 2020-09-25 | 侦错装置及其操作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113535490B (zh) |
| TW (1) | TWI802792B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101634964A (zh) * | 2008-07-23 | 2010-01-27 | 佛山市顺德区顺达电脑厂有限公司 | 侦错信息处理系统及其方法 |
| CN102479126A (zh) * | 2010-11-23 | 2012-05-30 | 英业达股份有限公司 | 开机侦错装置及其方法 |
| CN108710554A (zh) * | 2018-05-21 | 2018-10-26 | 上海兆芯集成电路有限公司 | 处理器侦错系统及方法 |
| CN110955566A (zh) * | 2018-09-27 | 2020-04-03 | 佛山市顺德区顺达电脑厂有限公司 | 侦错方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022390A1 (ja) * | 2003-08-28 | 2005-03-10 | Renesas Technology Corp. | マイクロコンピュータ及びシステムプログラムの開発方法 |
| CN103246586B (zh) * | 2013-04-19 | 2014-12-10 | 福州瑞芯微电子有限公司 | android平台上利用USB存储设备进行ADB调试的方法 |
| TWI514145B (zh) * | 2013-10-21 | 2015-12-21 | Univ Nat Sun Yat Sen | 可儲存除錯資料的處理器、其快取及控制方法 |
| TWI546660B (zh) * | 2015-09-22 | 2016-08-21 | 新唐科技股份有限公司 | 除錯系統與方法 |
| US20170286254A1 (en) * | 2016-03-30 | 2017-10-05 | Intel Corporation | Method and apparatus for using target or unit under test (uut) as debugger |
| TWI615708B (zh) * | 2017-03-17 | 2018-02-21 | 致伸科技股份有限公司 | 嵌入式裝置除錯系統及其方法 |
-
2020
- 2020-04-17 TW TW109112946A patent/TWI802792B/zh active
- 2020-09-25 CN CN202011022170.1A patent/CN113535490B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101634964A (zh) * | 2008-07-23 | 2010-01-27 | 佛山市顺德区顺达电脑厂有限公司 | 侦错信息处理系统及其方法 |
| CN102479126A (zh) * | 2010-11-23 | 2012-05-30 | 英业达股份有限公司 | 开机侦错装置及其方法 |
| CN108710554A (zh) * | 2018-05-21 | 2018-10-26 | 上海兆芯集成电路有限公司 | 处理器侦错系统及方法 |
| CN110955566A (zh) * | 2018-09-27 | 2020-04-03 | 佛山市顺德区顺达电脑厂有限公司 | 侦错方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113535490A (zh) | 2021-10-22 |
| TWI802792B (zh) | 2023-05-21 |
| TW202141272A (zh) | 2021-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021169260A1 (zh) | 一种系统板卡电源检测方法、装置、设备及存储介质 | |
| CN109508279A (zh) | 一种服务器监控装置、方法及其系统 | |
| JP6171386B2 (ja) | コントローラ、情報処理装置およびプログラム | |
| US20120137027A1 (en) | System and method for monitoring input/output port status of peripheral devices | |
| CN114138644A (zh) | Bmc调试方法及监控方法、系统、装置、设备、介质 | |
| CN105183575A (zh) | 处理器故障的诊断方法、装置及系统 | |
| US9916273B2 (en) | Sideband serial channel for PCI express peripheral devices | |
| WO2020087956A1 (zh) | 抓取NVME硬盘trace的方法、装置、设备及系统 | |
| CN109117299B (zh) | 服务器的侦错装置及其侦错方法 | |
| TWI393003B (zh) | 遠距硬體檢測系統及方法 | |
| CN113535490B (zh) | 侦错装置及其操作方法 | |
| CN116028409B (zh) | 转接卡、主板、计算机、数据传输方法、设备和介质 | |
| CN112685212A (zh) | 一种处理器异常的调试追踪方法、装置和系统 | |
| CN102541705B (zh) | 计算机的测试方法和工装板 | |
| CN116049015A (zh) | 一种计算设备的通用调试器、调试系统及调试方法 | |
| US20200110678A1 (en) | Monitoring system and method | |
| CN115981928A (zh) | 处理器远程调试方法、系统以及存储介质 | |
| TW202004501A (zh) | 記憶體檢測系統、記憶體檢測方法以及用於記憶體檢測的錯誤映射表建立方法 | |
| US10216525B1 (en) | Virtual disk carousel | |
| JP2004101203A (ja) | ロジックｌｓｉの不良解析システム及び不良解析方法 | |
| CN117176606A (zh) | 智能网卡的初始化异常检测方法、系统、服务器及介质 | |
| CN114676009B (zh) | 一种cpu测试系统及服务器 | |
| CN219871510U (zh) | 一种电池包的测试装置 | |
| CN221446528U (zh) | 带外管理模块和服务器 | |
| US20240159829A1 (en) | Processing Devices for reducing scan traffic, Method and Computer Program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |