CN103823725A - 除错装置与除错方法 - Google Patents

除错装置与除错方法 Download PDF

Info

Publication number
CN103823725A
CN103823725A CN201210465168.0A CN201210465168A CN103823725A CN 103823725 A CN103823725 A CN 103823725A CN 201210465168 A CN201210465168 A CN 201210465168A CN 103823725 A CN103823725 A CN 103823725A
Authority
CN
China
Prior art keywords
information code
analysis result
server
debugging
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210465168.0A
Other languages
English (en)
Inventor
陈嘉祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201210465168.0A priority Critical patent/CN103823725A/zh
Priority to US13/803,035 priority patent/US20140143601A1/en
Publication of CN103823725A publication Critical patent/CN103823725A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]

Abstract

一种除错装置,适用于服务器上,此服务器包括控制芯片。此除错装置包括接收单元、撷取单元、分析单元与处理单元。接收单元耦接控制芯片,用以接收开机检测信号。撷取单元耦接接收单元,用以透过接收单元接收开机检测信号,并撷取开机检测信号的信息码。分析单元具有查找表且耦接撷取单元,用以接收信息码,并利用查找表,分析信息码,以产生分析结果。处理单元耦接分析单元,用以接收并依据分析结果,以产生处理信号。

Description

除错装置与除错方法
技术领域
一种除错装置,特别有关于一种适于一服务器的除错装置与除错方法。
背景技术
在目前的服务器中,当服务器启动时,基本输入输出系统(Basic InputOutput System,BIOS)将会最先被启动,以让基本输入输出系统对服务器内的硬件设备进行完整的检验和测试,此检验与测试的动作又被称为开机自我测试(Power On Self Test,POST)。而当服务器内的硬件设备通过检验与测试后,基本输入输出系统便会将服务器内的硬件信息交给操作系统,让操作系统继续完成开机的流程。但是,若服务器中有某个元件运作失常时,将使得开机程序停留在某个关卡而无法继续正常开机。
因此,当开机程序中未进入操作系统之前,发生开机不正常的状况时,只要去找出特定输入输出端口(IO Port)的代码,例如Port80,再找出此代码所对应的检查阶段,就可以检测出服务器的哪个元件出现运作不正常的状况。目前最常应用除错的方式为利用配置于主机板上的除错模块(Debug Module)来撷取Port80的代码,并将Port80的代码显示出来,以供使用者判断服务器是否产生错误状态。
然而,由于服务器的主机板的空间有限,会将除错模块取消,亦即主机板不会配置有除错模块,如此就无法得知Port80的代码的信息,并造成后续服务器的主机板量产后,不易进行除错与错误分析。因此,如何提供有效的除错装置,将是一个重要的课题。
发明内容
本发明在于提供一种除错装置与除错方法,借以减少服务器的除错时间、成本及执行困难度,并提升除错效率。
本发明的一种除错装置,适用于服务器上,此服务器包括控制芯片。此除错装置包括接收单元、撷取单元、分析单元与处理单元。接收单元耦接控制芯片,用以接收开机检测信号。撷取单元耦接接收单元,用以透过接收单元接收开机检测信号,并撷取开机检测信号的信息码。分析单元具有查找表且耦接撷取单元,用以接收信息码,并利用查找表,分析信息码,以产生分析结果。处理单元耦接分析单元,用以接收并依据分析结果,以产生处理信号。
在一实施例中,前述分析单元将信息码与查找表中的预设信息码进行比对,当分析单元比对出信息码与预设信息码相符时,分析单元产生相符的分析结果,当分析单元比对出信息码与预设信息码不符时,分析单元产生不符的分析结果。
在一实施例中,前述除错装置还包括第一储存单元与第二储存单元。第一储存单元耦接撷取单元,用以储存信息码。第二储存单元耦接分析单元,用以储存分析结果。
在一实施例中,前述接收单元包括一小插针数介面。
在一实施例中,前述接收单元处理信号包括重置信号、电源重启信号或系统状态保持信号。
本发明的一种除错方法,适用于一服务器上,此服务器包括控制芯片。此除错方法包括下列步骤。接收控制芯片所产生的接收开机检测信号。撷取开机检测信号的信息码。利用查找表,分析信息码,以产生分析结果。依据分析结果,产生处理信号。
在一实施例中,前述利用查找表,分析信息码,以产生分析结果的步骤包括下列步骤。取得查找表中的预设信息码。判断信息码与预设信息码是否相符。若判断信息码与预设信息码相符时,则产生相符的分析结果。若判断信息码与预设信息码不符时,则产生不符的分析结果。
在一实施例中,前述除错方法还包括下列步骤。储存开机检测信号的信息码。储存分析结果。
在一实施例中,前述处理信号包括重置信号、电源重启信号或系统状态保持信号。
本发明的除错装置与除错方法,其通过撷取单元撷取出控制芯片所产生的开机检测信号的信息码,并透过分析单元利用查找表对前述信息码进行分析,以产生分析结果,再透过处理单元依据前述分析结果,产生处理信号,以致使服务器进行相应的除错处理机制。如此一来,可减少服务器的除错时间、成本及执行困难度,并提升除错效率。
有关本发明的特征与实作,兹配合附图作实施例详细说明如下。
附图说明
图1为本发明的服务器的示意图;
图2为本发明的除错方法的流程图;
图3为本发明的另一除错方法的流程图。
其中,附图标记:
100    服务器    102    中央处理单元
104    存储器    106    基本输入输出系统存储器
108    控制芯片    1 10    除错装置
120    接收单元    130    撷取单元
140    分析单元    150    处理单元
160    第一储存单元    170    第二储存单元
BDS    开机检测信号
具体实施方式
请参考图1所示,其为本发明的服务器的示意图。服务器100包括中央处理单元(Central Processing unit,CPU)102、存储器(Dual In-line Memory Module,DIMM)104、基本输入输出系统(Basic Input Output System,BIOS)存储器106、控制芯片108与本发明的除错装置1 10。中央处理单元102耦接存储器104。基本输入输出系统存储器106用以储存基本输入出输系统。控制芯片108耦接中央处理单元102与基本输入输出系统单元106。
并且,控制芯片108例如透过直接媒体介面(Direct Media Interface,DMI)汇流排耦接中央处理单元102。控制芯片108例如透过串列周边介面(SerialPeripheral Interface,SPI)汇流排耦接基本输入输出系统存储器106。其中,中央处理单元102、存储器104与基本输入输出系统存储器106不为本发明的重点,故在此不再赘述。
本发明的除错装置100包括接收单元120、撷取单元130、分析单元140与处理单元150。
接收单元120耦接控制芯片108,用以接收开机检测信号BDS。在本实施例中,接收单元120例如包括小插针数(Low Pin Count,LPC)介面,则除错装置110透过前述小插针数介面耦接控制芯片108,以接收控制芯片108所产生开机检测信号BDS。
撷取单元130耦接接收单元120,用以透过接收单元120接收控制芯片108所产生的开机检测信号BDS,并撷取开机检测信号BDS的信息码。其中,此控制芯片108例如为服务器100的主机板的南桥芯片(South Bridge Chip,SBChip)或平台控制集线器(Platform Controller Hub,PCH)芯片。
在实际应用上,基本输入输出系统存储器106会预先储多个开机自我测试码(Power On SelfTest Code,POST Code),用来代表不同开机自我测试的阶段。当服务器100要进入某个开机自我测试的阶段时,此阶段所代表的开机自我测试码数值会被送至特定输入输出端口(IO Port),例如Port 80。
并且,控制芯片108耦接基本输入输出系统存储器106,且于服务器100的开机过程中,输出主机板对应开机自我测试码的开机检测信号。而撷取单元130接收到前述开机检测信号BDS后,会将开机检测信号BDS的信息码撷取出来,并输出所撷取出的信息码。其中,此信息码例如对应前述开机自我测试码。
分析单元140配置有查找表(Lookup Table),并且分析单元140耦接撷取单元130。分析单元140会接收撷取单元130所撷取出的信息码,并利用其配置的查找表,对前述信息码进行分析,以产生分析结果。也就是说,分析单元140会将此时的信息码与查找表内所储存的一预设信息码进行比对,以确认信息码与预设信息码是否相符,并对应产生相符的分析结果或不符的分析结果。
处理单元150耦接分析单元140,用以接收并依据分析结果,以产生处理信号。其中,处理信号例如包括重置信号、电源重启或系统状态保持信号。举例来说,当分析结果为信息码与预设信息码不符时,处理单元150会判断出服务器100发生错误状态,并产生对应的处理信号,例如重置信号、电源重启或系统状态保持信号,以控制服务器100进行相应的操作。
另一方面,当分析结果为信息码与预设信息码相符时,处理单元150会判断出服务器100未发生错误状态,并产生对应的处理信号,例如系统状态保持信号,使得服务器100仍持续进行开机自我测试的阶段。
另外,除错装置110还进一步包括第一储存单元160与第二储存单元170。第一储存单元160耦接撷取单元130,用以储存撷取单元130所撷取出的信息码。其中,第一储存单元160例如为一暂存器,而上述信息码可储存于暂存器对应的暂存器空间。第二储存单元170耦接分析单元140,用以储存分析单元140所产生的分析结果。
首先,当电源供应器开始供电给服务器100启动时,服务器100会进行功率序列(Power Sequence)。接着,当服务器100的功率序列完成后,基本输入输出系统进入开机自我测试的阶段,以产生对应的开机自我测试码数值至特定输出输入端口,则控制芯片108对应前述开机自我测试码数值,产生开机检测信号。
之后,撷取单元130透过接收单元120接收到开机检测信号BDS后,会将开机检测信号BDS的信息码撷取出来,并提供给分析单元140。另外,撷取单元130亦会将信息码储存至第一储存单元160,以便于使用者可透过读取第一储存单元160中的信息码,来得知服务器100于开机过程是否发生错误状态。
接着,分析单元140会利用查找表,以对前述信息码与查找表中的预设信息码进行比对,以产生对应的比对的分析结果,且此分析结果传送至处理单元150以及储存至第二储存单元170中。而使用者可透过读取第二储存单元170中的分析结果,来得知服务器100于开机过程是否发生错误状态。
举例来说,假设基本输入输出系统所产生的开机自我测试码例如为“00001101”,控制芯片108亦会对应提供“00001101”的开机检测信号BDS。接着,撷取单元130透过接收单元120接收“00001101”的开机检测信号BDS,并将开机检测信号BDS的信息码撷取出来,亦即此信息码例如为“00001101”,且将此信息码提供给分析单元140。
之后,分析单元140会将此“00001101”的信息码与查找表中的预设信息码进行比对。假设预设信息码例如为“00001101”,则分析单元140会比对出“00001101”的信息码与“00001101”的预设信息码相符,并对应输出“相符”的分析结果。假设预设信息码例如为“00001100”,则分析单元140会比对出“00001 101”的信息码与“00001100”的预设信息码不符,并对应输出“不符”的分析结果。
接着,当处理单元150接收到“相符”的分析结果时,处理单元150会判断出服务器100未发生错误状态,则处理单元150对应产生处理信号,例如系统状态保持信号,以使得服务器100继续进行开机自我测试的阶段。之后,除错装置1 10便可持续对服务器100的开机运作进行检测。
另外,当处理单元150接收到“不符”的分析结果时,处理单元150会判断出服务器100发生错误状态,则处理单元150对应产生处理信号,例如重置信号、电源重启信号或系统状态保持信号,以使得服务器100进行对应的错误状态的处理机制。
举例来说,当处理单元150产生的处理信号为重置信号时,服务器100会依据此重置信号,将相应的元件进行重置,以使这些元件回复到初始状态。当处理单元150产生的处理信号为电源重启信号时,服务器100会依据此电源重启信号,控制电源供应器关闭后再开启,使服务器100重新进行功率序列的操作,并使基本输入输出系统再次进入开机自我测试的阶段,以重新进行除错的操作。
当处理单元150产生的处理信号为系统状态保持信号时,服务器100会依据此系统状态保持信号,将服务器100维持当前的状态,亦即若服务器100发生当机的错误状态,则服务器100仍持续保持当机状态。在本实施例中,前述服务器100发生错误状态例如包括存储器存取错误或是某一元件读取资料停留的时间过长等错误状态。
在本实施例中,除错装置1 10除了可以对控制芯片108进行除错的操作,还可以在发现服务器100有错误状态时,提供相应的处理机制,例如系统重置、电源重启或系统状态保持等。如此一来,将可有效减少服务器100的除错时间、成本及执行困难度,并提升除错效率。
通过前述实施例的说明,可以归纳出一种除错方法。请参考图2所示,其为本发明的除错方法的流程图。本实施例的除错方法适用于一服务器上,且此服务器包括控制芯片。在步骤S210中,接收控制芯片所产生的接收开机检测信号。在步骤S220中,撷取开机检测信号的信息码。在步骤S230中,利用查找表,分析信息码,以产生分析结果。在步骤S240中,依据分析结果,产生处理信号。
请参考图3所示,其为本发明的另一除错方法的流程图。本实施例的除错方法适用于一服务器上,且此服务器包括控制芯片。在步骤S302中,接收控制芯片所产生的接收开机检测信号。在步骤S304中,撷取开机检测信号的信息码。在步骤S306,储存开机检测信号的信息码。在步骤S308中,取得查找表中的预设信息码。
在步骤S310中,判断信息码与预设信息码是否相符。若判断出信息码与预设信息码相符,则进入步骤S312,产生相符的分析结果。在步骤S314中,储存相符的分析结果。在步骤S316中,依据相符的分析结果,产生处理信号。
承接前述步骤S310,若判断出信息码与预设信息码不符,则进入步骤S318,产生不符的分析结果。在步骤S320中,储存不符的分析结果。在步骤S322中,依据不符的分析结果,产生处理信号。
本发明的实施例的除错装置与除错方法,其通过撷取单元撷取出控制芯片所产生的开机检测信号的信息码,并透过分析单元利用查找表对前述信息码进行分析,以产生分析结果,再透过处理单元依据前述分析结果,产生处理信号,以致使服务器进行相应的除错处理机制,例如系统重置、电源重启或系统状态保持等处理机制。另外,还进一步储存前述的信息码以及分析结果。如此一来,可减少服务器的除错时间、成本及执行困难度,并提升除错效率。

Claims (9)

1.一种除错装置,其特征在于,适用于一服务器上,该服务器包括一控制芯片,该除错装置包括:
一接收单元,耦接该控制芯片,用以接收一开机检测信号;
一撷取单元,耦接该接收单元,用以透过该接收单元接收该开机检测信号,并撷取该开机检测信号的一信息码;
一分析单元,具有一查找表且耦接该撷取单元,用以接收该信息码,并利用该查找表,分析该信息码,以产生一分析结果;以及
一处理单元,耦接该分析单元,用以接收并依据该分析结果,以产生一处理信号。
2.如权利要求1所述的除错装置,其特征在于,该分析单元将该信息码与该查找表中的一预设信息码进行比对,当该分析单元比对出该信息码与该预设信息码相符时,该分析单元产生相符的该分析结果,当该分析单元比对出该信息码与该预设信息码不符时,该分析单元产生不符的该分析结果。
3.如权利要求1所述的除错装置,其特征在于,还包括:
一第一储存单元,耦接该撷取单元,用以储存该信息码;以及
一第二储存单元,耦接该分析单元,用以储存该分析结果。
4.如权利要求1所述的除错装置,其特征在于,该接收单元包括一小插针数介面。
5.如权利要求1所述的除错装置,其特征在于,该处理信号包括重置信号、电源重启信号或系统状态保持信号。
6.一种除错方法,其特征在于,适用于一服务器上,该服务器包括一控制芯片,该除错方法包括:
接收该控制芯片所产生的接收一开机检测信号;
撷取该开机检测信号的一信息码;
利用一查找表,分析该信息码,以产生一分析结果;以及
依据该分析结果,产生一处理信号。
7.如权利要求6所述的除错方法,其特征在于,利用该查找表,分析该信息码,以产生该分析结果的步骤包括:
取得该查找表中的一预设信息码;
判断该信息码与该预设信息码是否相符;
若判断该信息码与该预设信息码相符时,则产生相符的该分析结果;以及
若判断该信息码与该预设信息码不符时,则产生不符的该分析结果。
8.如权利要求6所述的除错方法,其特征在于,还包括:
储存该开机检测信号的该信息码;以及
储存该分析结果。
9.如权利要求6所述的除错方法,其特征在于,该处理信号包括重置信号、电源重启信号或系统状态保持信号。
CN201210465168.0A 2012-11-16 2012-11-16 除错装置与除错方法 Pending CN103823725A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210465168.0A CN103823725A (zh) 2012-11-16 2012-11-16 除错装置与除错方法
US13/803,035 US20140143601A1 (en) 2012-11-16 2013-03-14 Debug device and debug method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210465168.0A CN103823725A (zh) 2012-11-16 2012-11-16 除错装置与除错方法

Publications (1)

Publication Number Publication Date
CN103823725A true CN103823725A (zh) 2014-05-28

Family

ID=50729129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210465168.0A Pending CN103823725A (zh) 2012-11-16 2012-11-16 除错装置与除错方法

Country Status (2)

Country Link
US (1) US20140143601A1 (zh)
CN (1) CN103823725A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108710554A (zh) * 2018-05-21 2018-10-26 上海兆芯集成电路有限公司 处理器侦错系统及方法
CN111857301A (zh) * 2019-04-28 2020-10-30 新唐科技股份有限公司 具有时限除错模式的装置及其时限除错方法
CN112000537A (zh) * 2019-05-27 2020-11-27 英业达科技有限公司 计算机装置的内建内存检测方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201516424A (zh) * 2013-10-31 2015-05-01 Hon Hai Prec Ind Co Ltd 伺服器開關機測試方法及系統
US11960608B2 (en) * 2021-04-29 2024-04-16 Infineon Technologies Ag Fast secure booting method and system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983179A (zh) * 2005-12-15 2007-06-20 英业达股份有限公司 开机自我测试除错系统及方法
TWI291652B (en) * 2005-12-09 2007-12-21 Inventec Corp Debugging device using a LPC interface capable of recovering functions of BIOS, and debugging method therefor
TW200912634A (en) * 2007-09-07 2009-03-16 Inventec Corp Error-detecting system and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8041936B2 (en) * 2007-10-28 2011-10-18 International Business Machines Corporation Persisting value relevant to debugging of computer system during reset of computer system
US8078856B1 (en) * 2007-12-07 2011-12-13 American Megatrends, Inc. Power-on self-test data notification

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI291652B (en) * 2005-12-09 2007-12-21 Inventec Corp Debugging device using a LPC interface capable of recovering functions of BIOS, and debugging method therefor
CN1983179A (zh) * 2005-12-15 2007-06-20 英业达股份有限公司 开机自我测试除错系统及方法
TW200912634A (en) * 2007-09-07 2009-03-16 Inventec Corp Error-detecting system and method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108710554A (zh) * 2018-05-21 2018-10-26 上海兆芯集成电路有限公司 处理器侦错系统及方法
CN108710554B (zh) * 2018-05-21 2023-06-06 格兰菲智能科技有限公司 处理器侦错系统及方法
CN111857301A (zh) * 2019-04-28 2020-10-30 新唐科技股份有限公司 具有时限除错模式的装置及其时限除错方法
CN112000537A (zh) * 2019-05-27 2020-11-27 英业达科技有限公司 计算机装置的内建内存检测方法

Also Published As

Publication number Publication date
US20140143601A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
CN102135927B (zh) 一种基于nand flash的系统引导方法和装置
CN100458692C (zh) 开机自我测试除错系统及方法
CN103823725A (zh) 除错装置与除错方法
CN106547653B (zh) 计算机系统故障状态检测方法、装置及系统
US7882395B2 (en) Debug device for embedded systems and method thereof
CN110162435B (zh) 一种服务器pxe启动测试方法、系统、终端及存储介质
CN101634960A (zh) 一种修改bios参数及重新生成校验和的方法
CN103593281A (zh) 测试系统及测试方法
CN111538515A (zh) 一种电能表程序的升级方法、装置和设备
CN103793302A (zh) 除错装置
CN104239211A (zh) 一种移动终端快速进入测试模式的方法及其装置
CN1180346C (zh) 在一计算机系统中的bios存储装置的自动安全恢复方法
US20230315213A1 (en) Program download method for intelligent terminal and intelligent terminal
CN111857785B (zh) 一种mcu的启动方法、装置及终端设备
CN104182290A (zh) 除错装置及除错方法
CN102184115B (zh) 升级系统软件的方法及终端设备
CN106293620B (zh) intel平台检测Flash Rom中参数的方法
CN112363875B (zh) 一种系统缺陷检测方法、设备、电子设备和存储介质
CN101533369A (zh) 开机程序的检查方法及装置
CN101533372B (zh) 数据存取系统
CN102567159B (zh) 内存检测方法
CN104182309A (zh) 除错装置与除错方法
CN101533373B (zh) 数据存取系统
CN115840682B (zh) 基于sw64指令集的bios层级采样的运维监控方法及装置
CN111641419B (zh) 终端的射频功率放大器的版本识别方法、控制方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140528