CN1983179A - 开机自我测试除错系统及方法 - Google Patents
开机自我测试除错系统及方法 Download PDFInfo
- Publication number
- CN1983179A CN1983179A CN 200510131938 CN200510131938A CN1983179A CN 1983179 A CN1983179 A CN 1983179A CN 200510131938 CN200510131938 CN 200510131938 CN 200510131938 A CN200510131938 A CN 200510131938A CN 1983179 A CN1983179 A CN 1983179A
- Authority
- CN
- China
- Prior art keywords
- post
- self
- turn
- code
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
一种开机自我测试除错系统及方法,应用在一服务系统中,该开机自我测试除错系统包括:读取模块,在该电子设备启动、执行POST程序时,读取要执行的子POST程序的POST代码,并将所读取的POST代码输出:以及处理模块,接收并暂存该读取模块输出的POST代码,且在一预设时间内检测到该暂存的POST代码与先前储存的POST代码相同时,记录该暂存的POST代码。本发明的简单设计可供使用者依据该处理模块记录的内容找到出错的原因,并进行修复;本发明不需在服务系统主板上设置额外的硬件配置,仅利用服务系统的基板管理控制芯片即可完成除错作业,因而可提升主板表面布局的弹性,节省成本,同时本发明也具有操作简单、易于实施等优点。
Description
技术领域
本发明是关于一种除错系统及方法,特别是关于一种应用在例如服务系统等电子设备中的开机自我测试(power on self test;POST)除错(Debug)系统及方法。
背景技术
目前随着网络发展和公司内部中小型局域网搭建规模的扩增,网络服务系统的应用日益普及,新经济带来的新兴行业和高效率的工作模式使得各个行业、各类用户对网络服务系统有了更为深入的专业化要求,这促进了网络服务系统质的飞跃。这种飞跃在应用形式上的直接表现就是网络服务系统的功能性和易用性的提升。
目前,服务系统开机时,周边硬件的初始化是通过中央处理单元(central processing unit;CPU)经由主板的基本输出入系统(Basic InputOutput System;BIOS)芯片取得程序码,由此程序码先检查CPU各项缓存是否运行正常,接下来对动态随机存取内存(Dynamic Random AccessMemory)、主板芯片组、显卡等其余接口设备进行初始化设定。所谓初始化设定是依据芯片组的技术文件规格,进行一些缓存器填值、改位的动作,使芯片组的内存、I/O功能能够正常运行。
在初始化的过程中,主板可能因硬件故障,或是BIOS程序码移值错误或撰写错误产生问题,造成无法顺利开机的结果。但因为BIOS程序码很小,在操作系统(operation system;OS)未加载之前没有办法执行较大规模的查错软件进行除错(Debug),所以使用者只能从BIOS原始码中搜寻有问题的程序码,或利用相关检测仪器寻找硬件错误原因。
为加快研发以及除错速度,业界定义出一I/O接口(例如Port 80H、84H或85H)做为查错接口,当BIOS程序码依照储存的开机自我测试(Power on Self Test;POST)程序的程序表进行某一阶段的POST程序时,BIOS程序会将此阶段的POST程序的POST码(code)的数值,直接传送到例如Port 80H I/O接口,然后由专门的查错周边装置(例如POST card),拦截并显示出此阶段的POST程序的POST码的数值,在执行下一笔POST程序之前,这个POST码的数值会一值保持着。因此,服务系统开机进入操作系统之前,POST码停留在哪一个代码,可以通过例如开机自我测试卡(POST card)等除错周边装置对照BIOS原始码找出错误代码发生的原因。
上述除错机制需使用设置有译码电路(decode circuit)的开机自我测试卡将所拦截的POST码进行译码作业,并通过例如LED将译码结果(debug status)显示出来,因而使得除错(Debug)成本增加,同时需要在主板上设置一用于插入POST card的PCI slot以及在主板上设置用以显示译码结果的LED,因而占据了主板面积使主板布局受到限制。另外上述POST程序发生错误令服务系统重置时,POST码的数值即消失,并未能被有效的记录下来,导致后续研发人员未能有效地了解错误发生的原因,也就无法据此消除错误。
现有技术中也有用总线(BUS)例如ISA BUS或LPT BUS,并结合POST Card执行除错功能,但是这种技术在实际实施时有些复杂而不易让一般使用者轻易理解而使用,在使用上也相当不方便。
因此,如何提出一种服务系统开机自我测试(POST)除错技术,避免现有技术除错成本高,主板布局受到限制、实施复杂及效率低等缺失,已成为目前业界亟待克服的难题。
发明内容
为克服上述现有技术的种种缺失,本发明的主要目的在于提供一种设计简单及操作方便的开机自我测试(power on self test;POST)除错(Debug)系统及方法,以降低成本。
本发明的另一目的在于提供一种开机自我测试除错系统及方法,能有效地记录POST程序的信息,提升除错效率。
本发明的再一目的在于提供一种开机自我测试除错系统及方法,提升服务系统主板的布局弹性。
为达上述及其它目的,本发明一种开机自我测试除错系统及方法。该开机自我测试除错系统是应用在一电子设备中,该开机自我测试除错系统包括:读取模块,在该电子设备启动、执行POST程序时,读取要执行的子POST程序的POST代码,并将所读取的POST代码输出:以及处理模块,接收并暂存该读取模块输出的POST代码,且在一预设时间内检测到该暂存的POST代码与先前储存的POST代码相同时,记录该暂存的POST代码,供使用者依据记录的POST代码找出发生错误的原因,并进行修复。
本发明的开机自我测试除错系统的处理模块判断其所暂存的POST代码是否是标示该POST程序结束的代码,若是则记录表示该服务系统开机自我测试良好的信息。
再者,该处理模块还包括:缓存单元,暂存该读取模块输出的POST代码;检测单元,检测该缓存单元所暂存的POST代码在一预设时间内是否发生改变,若未发生改变则产生触发信号输出;以及记录单元,在接收到该触发信号时,记录该缓存单元所储存的POST代码。
上述该处理模块还包括判断单元,判断该缓存单元所储存的POST代码是否是标示该POST程序结束的代码,若是则令该记录单元记录表示该电子设备开机自我测试良好的信息。
在本发明的开机自我测试除错系统中该处理模块是一基板管理控制芯片(BMC)。
该开机自我测试除错系统还包括一重置模块,在该接收到该检测单元输出的触发信号时产生重置信号,令该电子设备进行重置作业。
本发明的一种开机自我测试除错方法,应用在一开机自我测试除错系统中,且该开机自我测试除错系统应用在一电子设备中,该开机自我测试除错方法是包括以下步骤:启动该电子设备,执行开机自我测试程序;该开机自我测试除错系统读取要执行的一子POST程序的POST代码;该开机自我测试除错系统暂存该POST代码;以及该开机自我测试除错系统在一预设时间内检测其所暂存的POST代码是否与先前所储存的POST代码相同,在判断结果为相同时,该处理模块记录其所暂存的POST代码,使用者可据此了解发生错误的原因,并进行修复。
此外,本发明的开机自我测试除错方法还包括:当该开机自我测试除错系统所暂存的POST代码在预设时间内未发生改变时,该开机自我测试除错系统产生重置信号,令该电子设备进行重置作业。
本发明的开机自我测试除错方法的上述步骤是由该开机自我测试除错系统的处理模块(例如为基板管理控制芯片)完成。
本发明的开机自我测试除错系统及方法通过读取模块读取POST程序的子程序的POST代码,供处理模块(例如BMC)暂存该POST代码,并判断其所暂存的POST代码是否是标示该POST程序结束的代码,若不是,则检测其暂存的POST代码在一预设时间内是否发生改变,若未改变,则缓存单元暂存该POST代码,并由本发明的开机自我测试除错系统令该电子设备进行重置作业。因此,本发明无需利用例如POST Card等周边除错装置撷取服务系统的BIOS程序写入I/O端口(例如Port 80H)的子POST程序的POST代码,从而使系统设计简单,便于操作,且可使除错测试成本降低。另外,本发明可在电子设备重置前,将发生问题的子POST程序的POST代码进行有效的记录,可提升除错效率。本发明中无须在服务系统的主板上设置额外的硬件配置,仅利用服务系统的基板管理控制芯片即可完成除错作业,因而可提升主板表面布局的弹性。
附图说明
图1是本发明的开机自我测试除错系统的基本架构方块示意图;
图2是本发明的开机自我测试除错方法的流程示意图。
具体实施方式
实施例
如图1所示,它是本发明的开机自我测试(power on selftest;POST)除错(debug)系统1的基本架构方块示意图。该系统1应用在一电子设备,例如服务系统中,以下以该开机自我测试除错系统1应用在服务系统2中为例进行说明,但并非以此限制本发明的范围。如图1所示,该开机自我测试除错系统1包括读取模块10及处理模块12,现对读取模块10及处理模块12进行详细说明。
读取模块10是在服务系统2启动执行开机自我测试(POST)程序时,读取要执行的POST程序的一个子POST程序的POST代码,并将读取的POST程序提供给处理模块12,处理模块12对该POST程序进行后续处理。在本发明中,读取模块10是服务系统2的基本输出入系统(basic input/output system;BIOS),该POST程序是该基本输出入系统的一部分,具有多个子POST程序,且每一个子POST程序具有唯一与之对应的POST代码,对中央处理单元(CPU)周边不同的硬件配置进行开机检测,且该POST程序的末段具有一表示POST程序结束的POST代码。当服务系统2启动进行开机自我测试时,该基本输出入系统会读取要执行的子POST程序的POST代码,并将读取的POST代码提供给处理模块12。此外,在本发明中该基本输出入系统同时也可将所读取的POST代码写入预设的I/O接口(例如Port 80H),这种技术是现有,故在此不再为文赘述的。
处理模块12是接收并暂存读取模块10所读取的POST代码,且在预设时间内检测到暂存的POST代码未发生改变,即该POST程序停留在该POST代码对应的子POST程序段时,记录该POST代码,供后续使用者依据所记录的POST代码找出发生错误的原因,并进行修复。此外,处理模块12还可判断其暂存的POST代码是否是标示该POST程序结束的代码,若是则记录表示服务系统开机自我测试良好的信息,供使用者,例如基本输出入系统研发人员及时了解到基本输出入系统的开发质量,或例如服务系统控管人员可有效掌握服务系统2的运作状况,且在状况发生时,依据处理模块12记录的信息了解发生故障的原理(例如是主板的硬件故障,或基本输出入系统故障),并及时解决故障,使服务系统2恢复正常运作。
上述处理模块12包括缓存单元120、检测单元122、记录单元124、判断单元126。现对处理模块12进行如下的详细说明。
缓存单元120暂存处理模块12接收到的POST代码。在本发明中,缓存单元120是一缓存器(Buffer)。
检测单元122是检测缓存单元120暂存的POST代码值在一预设时间内是否发生改变,即之前暂存的POST代码是否被另一个子POST程序的POST代码所覆盖,若缓存单元122的POST代码值未发生改变,则表示服务系统2的开机自我测试程序停留在与缓存单元122所暂存的POST代码对应的子POST程序段,服务系统2启动失败,此时,检测单元122产生一触发信号输出。
在本发明中,检测单元122可以是一定时器(Timer),处理模块12接收到读取模块10输出的POST代码时,即触发该定时器开始计时,且在处理模块12接收到另一个子POST程序的POST代码时,使该定时器的计时归零,进行重新计时。若该定时器的计时值累加超出一默认值(例如5分钟)时,即表示服务系统2的POST程序停留在与缓存单元120所暂存的POST代码对应的子POST程序段,服务系统POST启动失败,此时该定时器受触发产生一触发信号输出。
记录单元124是在接收到该触发信号时,记录缓存单元120所暂存的POST代码,以便后续研发人员或控管人员依据记录单元124记录的信息,了解POST程序出错的原因(主板硬件出错或POST程序本身设计错误),并排除错误以确保服务系统2正常运作。
判断单元126是判断缓存单元120所暂存的POST代码是否是标示该POST程序结束的代码,若是,则记录单元124记录表示服务系统2开机自我测试良好的信息。在本发明中,判断单元126是通过判断缓存单元120暂存的POST代码与一预设代码是否匹配,并据此产生判断结果,供记录单元124执行。上述该预设代码即为标示POST程序结束的POST代码,它是由使用者预先设定。
在本发明中,处理模块12可以是服务系统2的基板管理控制芯片(BMC)。通过本发明的开机自我测试除错系统,可由该基板管理控制芯片将服务系统2的POST程序的信息,通过一通讯网路传送到远程控制设备上,供服务系统控管人员及时了解服务系统发生的状况,采取必要的保护措施,例如远程程控服务系统2重置、关机等。另外本发明可供使用者自行设置需要跳过的子POST程序的POST代码,BMC可依据使用者设置内容,令判断单元126判断缓存单元120所暂存的POST代码是否是使用者设置的需要跳过(skipping)的子POST程序的POST代码,若是则由该BMC控制服务系统2的POST程序跳过与使用者设置的POST代码对应的子POST程序。
此外,本发明的开机自我测试除错系统1还包括重置模块14,在接收到由该检测单元122输出的触发信号时产生一重置信号,令服务系统2进行重置作业。
因此本发明的开机自我测试除错系统1无需在服务系统2上增设额外的硬件配置(该硬件是指用于撷取例如POST 80H的代码,并对撷取的代码进行译码及显示处理的硬件配置),仅需利用服务系统现有的架构即可达到对POST进行除错的目的,从而使系统架构更加简单,且易于实施,同时可降低成本。通过本发明可在POST程序出错且服务系统2重置之前,将缓存器暂存的POST代码有效记录下来,在服务系统2重置后,供系统研发人员或控管人员依据记录的POST代码快速、有效地找到出错的原因,并进行修复,从而可节省大量的时间及精力,提升了工作效率。通过本发明可有效提升服务系统主板布局的弹性。
通过本发明的开机自我测试除错系统1执行本发明的开机自我测试除错方法的流程如图2所示,该开机自我测试除错方法包括以下步骤:在步骤S21中,启动服务系统2,执行服务系统2的开机自我测试(POST)程序,执行POST程序。接着进到步骤S22。
在步骤S22中,读取模块10读取该POST程序中要执行的一个子POST程序的POST代码,并将读取的POST代码输出。接着进到步骤S23。
在步骤S23中,处理模块12接收读取模块10输出的POST代码,并将接收到的POST代码暂存在缓存单元120。接着进到步骤S24。
在步骤S24中,判断单元126判断缓存单元120储存的POST代码是否是表示该POST程序结束的代码,即令判断单元126判断该POST代码是否与一使用者预设的代码(即POST程序结束代码)相匹配,若是,则进到步骤S27;若否,则进到步骤S25。
在步骤S25中,检测单元122检测缓存单元120在一预设时间内其所暂存的POST代码是否发生改变,即检测单元122检测在一预设时间内,缓存单元120先前暂存的POST代码是否被处理模块12接收到由另一子POST程序的POST代码所覆盖,若是则回到步骤S24,若否,则产生一触发信号输出,并进到步骤S26。
在步骤S26中,记录单元124记录缓存单元120当前所储存的POST代码。
在步骤S27中,记录单元124记录表示服务系统2开机自我测试良好的信息,并结束流程。
上述该开机自我测试除错方法在完成该步骤S25后还可包括步骤S28,令重置模块14依据该触发信号产生一重置信号,令服务系统2进行重置作业。再者,须说明的是,附图的步骤S26与步骤S28可先后依序执行或同时执行。
此外,本发明的开机自我测试除错方法还包括以下步骤:判断单元126判断缓存单元120所暂存的POST代码是否是使用者所设置的需跳过(skipping)的子POST程序的POST代码,若是,则处理模块12控制服务系统2的POST程序跳过与该POST代码对应的子POST程序。此步骤可与上述步骤S24并行执行,也可依据实际设计需要先后执行。
因此,本发明的开机自我测试除错系统及方法是通过读取模块(服务系统的BIOS程序)读取要执行的子POST程序的POST代码,供处理模块(服务系统的BMC芯片)对该读取模块读取的POST程序进行暂存及后续处理,在服务系统的POST程序发生错误时,记录其所暂存的POST代码,后续研发人员或控管人员即可依据该处理模块记录的内容,了解到该POST程序执行过程中所停留POST程序段,找出出错的原因,并进行修复。因此,本发明通过简单的设计,无需在服务系统的主板上设置其它硬件配置(如撷取POST 80H的代码,并对撷取的代码进行译码及显示处理的硬件配置),因而可节省成本,可提升服务系统主板布局的弹性,同时本发明的系统也具有操作简单且易于实施等优点。
当服务系统的POST程序停留在某一子POST程序段时,本发明可有效记录与该子POST程序对应的POST代码,在该服务系统重置后,系统研发人员可依据记录的内容了解服务系统开机自我测试发生错误的原因,例如硬件故障或POST程序设计错误等,对发生的错误进行修正,节省大量时间及精力,提升了工作效率,加快产品研发进度。系统控管人员(本地或远程)也可依据记录的内容及时了解到服务系统发生的状况,提供必要的保护措施,确保服务系统安全可靠的运行。
Claims (12)
1.一种开机自我测试除错系统,应用在一电子设备中,其特征在于,该开机自我测试除错系统包括:
读取模块,在该电子设备启动、执行POST程序时,读取要执行的子POST程序的POST代码,并将所读取的POST代码输出:以及
处理模块,接收并暂存该读取模块输出的POST代码,且在一预设时间内检测到该暂存的POST代码与先前储存的POST代码相同时,记录该暂存的POST代码。
2.如权利要求1所述的开机自我测试除错系统,其特征在于,该处理模块还判断其暂存的POST代码是否是标示该POST程序结束的代码,若是,则记录表示该电子设备开机自我测试良好的信息。
3.如权利要求1或2所述的开机自我测试除错系统,其特征在于,该处理模块包括:
缓存单元,暂存该读取模块输出的POST代码;
检测单元,在预设时间内检测该缓存单元所储存的POST代码是否与先前储存的POST代码相同,其中若代码改变,则产生触发信号并输出;以及
记录单元,在接收到该触发信号时记录该缓存单元储存的POST代码。
4.如权利要求3所述的开机自我测试除错系统,其特征在于,该处理模块还包括判断单元,判断该缓存单元暂存的POST代码是否是标示POST程序结束的代码,若是,则该记录单元记录表示服务系统开机自我测试良好的信息。
5.如权利要求3所述的开机自我测试除错系统,其特征在于,该开机自我测试除错系统还包括一重置模块,在接收到该检测单元所输出的触发信号时,产生一重置信号,令该电子设备进行重置作业。
6.如权利要求1所述的开机自我测试除错系统,其特征在于,该处理模块是一基板管理控制芯片。
7.如权利要求1所述的开机自我测试除错系统,其特征在于,该电子设备是一服务系统。
8.一种开机自我测试除错方法,应用在一开机自我测试除错系统中,且该开机自我测试除错系统应用在一电子设备中,其特征在于,该开机自我测试除错方法是包括以下步骤:
启动该电子设备,执行开机自我测试程序;
该开机自我测试除错系统读取要执行的一子POST程序的POST代码;
该开机自我测试除错系统暂存该POST代码;以及
该开机自我测试除错系统在一预设时间内检测其所暂存的POST代码是否与先前所储存的POST代码相同,在判断结果为相同时,该处理模块记录其所暂存的POST代码。
9.如权利要求8所述的开机自我测试除错方法,其特征在于,该开机自我测试除错方法还包括当该开机自我测试除错系统所暂存的POST代码在预设时间内未发生改变时,该开机自我测试除错系统产生重置信号,令该电子设备进行重置作业。
10.如权利要求8所述的开机自我测试除错方法,其特征在于,在该开机自我测试除错系统读取要执行的一子POST程序的POST代码并予以暂存后,该开机自我测试除错系统判断暂存的POST代码是否是标示该POST程序结束的代码,若是结束的代码,则表示该服务系统开机自我测试良好的信息。
11.如权利要求10所述的开机自我测试除错方法,其特征在于,在该开机自我测试除错系统判断暂存的POST代码不是标示该POST程序结束的代码时,该开机自我测试除错系统在一预设时间内检测其所暂存的POST代码是否与先前所储存的POST代码相同,在判断结果为相同时,该处理模块记录其所暂存的POST代码。
12.如权利要求8所述的开机自我测试除错方法,其特征在于,该电子设备是一服务系统。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101319388A CN100458692C (zh) | 2005-12-15 | 2005-12-15 | 开机自我测试除错系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101319388A CN100458692C (zh) | 2005-12-15 | 2005-12-15 | 开机自我测试除错系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1983179A true CN1983179A (zh) | 2007-06-20 |
CN100458692C CN100458692C (zh) | 2009-02-04 |
Family
ID=38165737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101319388A Expired - Fee Related CN100458692C (zh) | 2005-12-15 | 2005-12-15 | 开机自我测试除错系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100458692C (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102298544A (zh) * | 2010-06-25 | 2011-12-28 | 广达电脑股份有限公司 | 计算机系统的除错方法 |
US8423830B2 (en) | 2010-06-04 | 2013-04-16 | Quanta Computer Inc. | Debug method for computer system |
CN103823725A (zh) * | 2012-11-16 | 2014-05-28 | 英业达科技有限公司 | 除错装置与除错方法 |
CN103902493A (zh) * | 2012-12-27 | 2014-07-02 | 深圳中电长城信息安全系统有限公司 | 显示芯片应用装置、系统、方法及服务器平台 |
CN104182290A (zh) * | 2013-05-23 | 2014-12-03 | 英业达科技有限公司 | 除错装置及除错方法 |
CN104850485A (zh) * | 2015-05-25 | 2015-08-19 | 深圳国鑫恒宇技术有限公司 | 一种基于bmc远程诊断服务器开机故障的方法及系统 |
CN105120322A (zh) * | 2015-08-31 | 2015-12-02 | 深圳市茁壮网络股份有限公司 | 一种机顶盒开机方法及装置 |
CN110321171A (zh) * | 2018-03-28 | 2019-10-11 | 和硕联合科技股份有限公司 | 开机检测装置、系统及其方法 |
CN110955566A (zh) * | 2018-09-27 | 2020-04-03 | 佛山市顺德区顺达电脑厂有限公司 | 侦错方法 |
CN111190776A (zh) * | 2018-11-14 | 2020-05-22 | 佛山市顺德区顺达电脑厂有限公司 | 服务器主板测试方法 |
CN111782450A (zh) * | 2020-06-30 | 2020-10-16 | 联想(北京)有限公司 | 一种设备运行状态的监测方法及装置、设备、存储介质 |
CN112346786A (zh) * | 2019-08-08 | 2021-02-09 | 佛山市顺德区顺达电脑厂有限公司 | 应用于开机阶段及开机后运行阶段的除错信息纪录方法 |
TWI801412B (zh) * | 2018-09-06 | 2023-05-11 | 神雲科技股份有限公司 | 偵錯方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6807643B2 (en) * | 1998-12-29 | 2004-10-19 | Intel Corporation | Method and apparatus for providing diagnosis of a processor without an operating system boot |
US6725368B1 (en) * | 1999-12-09 | 2004-04-20 | Gateway, Inc. | System for executing a post having primary and secondary subsets, wherein the secondary subset is executed subsequently to the primary subset in the background setting |
CN1162780C (zh) * | 2001-01-05 | 2004-08-18 | 英业达股份有限公司 | 基本输入输出系统的追踪除错方法 |
CN1244864C (zh) * | 2001-02-01 | 2006-03-08 | 宏碁电脑股份有限公司 | 具有开机除错功能的信息处理系统及其开机除错方法 |
CN1427338A (zh) * | 2001-12-17 | 2003-07-02 | 英业达股份有限公司 | 系统开机自我检查装置以及方法 |
-
2005
- 2005-12-15 CN CNB2005101319388A patent/CN100458692C/zh not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8423830B2 (en) | 2010-06-04 | 2013-04-16 | Quanta Computer Inc. | Debug method for computer system |
CN102298544A (zh) * | 2010-06-25 | 2011-12-28 | 广达电脑股份有限公司 | 计算机系统的除错方法 |
CN103823725A (zh) * | 2012-11-16 | 2014-05-28 | 英业达科技有限公司 | 除错装置与除错方法 |
CN103902493A (zh) * | 2012-12-27 | 2014-07-02 | 深圳中电长城信息安全系统有限公司 | 显示芯片应用装置、系统、方法及服务器平台 |
CN104182290A (zh) * | 2013-05-23 | 2014-12-03 | 英业达科技有限公司 | 除错装置及除错方法 |
CN104850485A (zh) * | 2015-05-25 | 2015-08-19 | 深圳国鑫恒宇技术有限公司 | 一种基于bmc远程诊断服务器开机故障的方法及系统 |
CN105120322A (zh) * | 2015-08-31 | 2015-12-02 | 深圳市茁壮网络股份有限公司 | 一种机顶盒开机方法及装置 |
CN105120322B (zh) * | 2015-08-31 | 2018-07-24 | 深圳市茁壮网络股份有限公司 | 一种机顶盒开机方法及装置 |
CN110321171A (zh) * | 2018-03-28 | 2019-10-11 | 和硕联合科技股份有限公司 | 开机检测装置、系统及其方法 |
TWI801412B (zh) * | 2018-09-06 | 2023-05-11 | 神雲科技股份有限公司 | 偵錯方法 |
CN110955566A (zh) * | 2018-09-27 | 2020-04-03 | 佛山市顺德区顺达电脑厂有限公司 | 侦错方法 |
CN110955566B (zh) * | 2018-09-27 | 2023-08-08 | 佛山市顺德区顺达电脑厂有限公司 | 侦错方法 |
CN111190776A (zh) * | 2018-11-14 | 2020-05-22 | 佛山市顺德区顺达电脑厂有限公司 | 服务器主板测试方法 |
CN111190776B (zh) * | 2018-11-14 | 2023-04-07 | 佛山市顺德区顺达电脑厂有限公司 | 服务器主板测试方法 |
CN112346786A (zh) * | 2019-08-08 | 2021-02-09 | 佛山市顺德区顺达电脑厂有限公司 | 应用于开机阶段及开机后运行阶段的除错信息纪录方法 |
CN111782450A (zh) * | 2020-06-30 | 2020-10-16 | 联想(北京)有限公司 | 一种设备运行状态的监测方法及装置、设备、存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN100458692C (zh) | 2009-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100458692C (zh) | 开机自我测试除错系统及方法 | |
US7565579B2 (en) | Post (power on self test) debug system and method | |
US8516304B2 (en) | Integrated circuit including a programmable logic analyzer with enhanced analyzing and debugging capabilities and a method therefor | |
WO2021169260A1 (zh) | 一种系统板卡电源检测方法、装置、设备及存储介质 | |
CN107193713B (zh) | 一种实现主板管理控制的fpga及方法 | |
CN101377749B (zh) | 存储器数据校验方法、装置、可编程逻辑器件及系统 | |
US8909952B2 (en) | Power supply apparatus of computer system and method for controlling power sequence thereof | |
US7290128B2 (en) | Fault resilient boot method for multi-rail processors in a computer system by disabling processor with the failed voltage regulator to control rebooting of the processors | |
EP3167371B1 (en) | A method for diagnosing power supply failure in a wireless communication device | |
CN101739319B (zh) | 计算机装置 | |
CN103678053A (zh) | 计算机自检方法和系统 | |
US20140143601A1 (en) | Debug device and debug method | |
CN109117299B (zh) | 服务器的侦错装置及其侦错方法 | |
JP2011053065A (ja) | 試験装置、試験方法、プログラムおよびインターフェイス回路 | |
US7249275B2 (en) | Clock generating device and method for executing overclocking operation | |
KR20080022889A (ko) | 임베디드 시스템에서 디버깅 파일 생성 방법 및 장치 | |
CN115756935A (zh) | 嵌入式软件系统的异常故障定位方法、装置及设备 | |
JP2005332030A (ja) | コントローラ | |
CN113160875A (zh) | 芯片测试系统和测试方法 | |
JP2003234000A (ja) | 半導体集積回路装置、icカードおよび検査装置 | |
US11829238B2 (en) | Data integrity verification | |
JP5561790B2 (ja) | ハードウェア障害被疑特定装置、ハードウェア障害被疑特定方法、及びプログラム | |
JP2013080386A (ja) | 情報処理装置、アドレス管理方法 | |
CN100405321C (zh) | 防止软件写入错误的方法 | |
CN117194118A (zh) | 用于处理单元系统的数据访问方法及数据访问装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090204 Termination date: 20111215 |