JP2011053065A - 試験装置、試験方法、プログラムおよびインターフェイス回路 - Google Patents
試験装置、試験方法、プログラムおよびインターフェイス回路 Download PDFInfo
- Publication number
- JP2011053065A JP2011053065A JP2009201791A JP2009201791A JP2011053065A JP 2011053065 A JP2011053065 A JP 2011053065A JP 2009201791 A JP2009201791 A JP 2009201791A JP 2009201791 A JP2009201791 A JP 2009201791A JP 2011053065 A JP2011053065 A JP 2011053065A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- unit
- supply unit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスの電源入力端子に電源電圧を供給する電源部と、被試験デバイスの信号端子に試験信号を供給する信号供給部と、信号端子に供給する電圧より低い電源電圧を電源入力端子に供給した状態において、信号端子に入力された過電圧を電源入力端子へと流すための被試験デバイス内の保護ダイオードを介して信号供給部から電源入力端子へと流れる電流を検出する検出部と、信号端子から電源入力端子へと流れる電流を検出した場合に、信号供給部および信号端子の間がオープンでないと判定するオープン判定部と、を備える試験装置を提供する。
【選択図】図1
Description
Claims (20)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスの電源入力端子に電源電圧を供給する電源部と、
前記被試験デバイスの信号端子に試験信号を供給する信号供給部と、
前記信号端子に供給する電圧より低い電源電圧を前記電源入力端子に供給した状態において、前記信号端子に入力された過電圧を前記電源入力端子へと流すための前記被試験デバイス内の保護ダイオードを介して前記信号供給部から前記電源入力端子へと流れる電流を検出する検出部と、
を備える試験装置。 - 前記信号端子から前記電源入力端子へと流れる電流を検出した場合に、前記信号供給部および前記信号端子の間がオープンでないと判定するオープン判定部を更に備える請求項1に記載の試験装置。
- 前記被試験デバイスが前記信号端子から出力する出力信号を前記信号供給部および前記信号端子の間の配線から受け取って当該出力信号の論理値を出力する信号受信部と、
出力信号の論理値を、出力信号に対して定められた取得タイミングで取得する信号取得部と、
前記被試験デバイスから出力信号を出力させない状態で前記信号受信部を介して受け取った、前記信号供給部および前記信号端子の間の信号の論理値と、前記信号供給部から出力した前記試験信号の論理値とを比較した結果に基づいて、前記信号供給部および前記信号端子の間の配線が他の配線とショートしているか否かを判定するショート判定部と
を更に備える請求項2に記載の試験装置。 - 前記信号供給部および前記信号端子の間がオープンでないと判定したことを必要条件として、
前記電源部は、前記被試験デバイスを動作可能とする電源電圧を前記電源入力端子に供給し、
前記信号供給部は、前記被試験デバイスを動作させる試験信号を前記信号端子に供給して前記被試験デバイスの機能試験を行う
請求項2または3に記載の試験装置。 - 前記被試験デバイスは、複数の前記信号端子を備え、
前記信号供給部は、前記複数の信号端子のうち、オープン試験の対象となる一の前記信号端子にハイ電圧を供給し、他の前記信号端子にロー電圧を供給し、
前記電源部は、オープン試験において、前記電源入力端子にグランド電圧を供給する
請求項2から4のいずれかに記載の試験装置。 - 当該試験装置は、前記複数の信号端子のそれぞれをオープン試験の対象として順次に選択し、
前記信号供給部は、オープン試験の対象となる前記一の信号端子にハイ電圧を供給し、前記他の信号端子にロー電圧を供給し、
前記検出部は、オープン試験の対象となる信号端子について、前記信号供給部から前記電源入力端子へと流れる電流を検出し、
前記オープン判定部は、オープン試験の対象となる信号端子の検出結果に基づいて、前記信号供給部およびオープン試験の対象となる前記被試験デバイスの信号端子の間がオープンか否かを判定する
請求項5に記載の試験装置。 - 前記被試験デバイスは、複数の前記信号端子を備え、
前記信号供給部は、前記複数の信号端子にハイ電圧を供給し、
前記電源部は、オープン試験において、前記電源入力端子にグランド電圧を供給し、
前記検出部は、前記電源入力端子を流れる電流の大きさを検出し、
前記オープン判定部は、前記検出部が基準以上の大きさの電流を検出したことに応じて、前記複数の信号端子がオープンでないと判定する
請求項5に記載の試験装置。 - 前記検出部が基準未満の大きさの電流を検出したことに応じて、前記信号供給部は、前記複数の信号端子のそれぞれをオープン試験の対象として順次選択してオープン試験の対象となる一の前記信号端子にハイ電圧を供給し、他の前記信号端子にロー電圧を供給し、
前記検出部は、前記複数の信号端子のそれぞれについて、前記信号供給部から前記電源入力端子へと流れる電流を検出し、
前記オープン判定部は、前記複数の信号端子のそれぞれについての検出結果に基づいて、前記信号供給部との間でオープンである少なくとも1つの前記信号端子を特定する
請求項7に記載の試験装置。 - 被試験デバイスを試験する試験装置であって、
前記被試験デバイスの信号端子に試験信号を供給する信号供給部と、
前記被試験デバイスが前記信号端子から出力する出力信号を前記信号供給部および前記信号端子の間の配線から受け取って当該出力信号の論理値を出力する信号受信部と、
出力信号の論理値を、出力信号に対して定められた取得タイミングで取得する信号取得部と、
前記被試験デバイスから出力信号を出力させない状態で前記信号受信部を介して受け取った、前記信号供給部および前記信号端子の間の信号の論理値と、前記信号供給部から出力した試験信号の論理値とを比較した結果に基づいて、前記信号供給部および前記信号端子の間の配線が他の配線とショートしているか否かを判定するショート判定部と、
を備える試験装置。 - 前記信号取得部が前記取得タイミングで取得した出力信号の論理値を期待値と比較する論理比較部を更に備える請求項9に記載の試験装置。
- 前記信号供給部および前記信号端子の間の配線が他の配線とショートしていないと判定したことを必要条件として、
前記信号供給部は、前記被試験デバイスを動作させる試験信号を前記信号端子に供給し、
前記信号取得部は、前記試験信号に応じて前記被試験デバイスが前記信号端子から出力する出力信号の論理値を、前記取得タイミングで取得し、
前記論理比較部は、前記信号取得部が取得した出力信号の論理値を期待値と比較して前記被試験デバイスの機能試験を行う
請求項10に記載の試験装置。 - 前記被試験デバイスは、複数の前記信号端子を備え、
前記信号供給部は、前記複数の信号端子のうち、ショート試験の対象となる一の前記信号端子に対して、他の前記信号端子とは異なる論理値の試験信号を供給する
請求項10または11に記載の試験装置。 - 前記信号供給部は、前記複数の信号端子のそれぞれをショート試験の対象として順次選択してショート試験の対象となる前記一の信号端子に他の信号端子とは異なる論理値の試験信号を供給し、
前記ショート判定部は、前記信号供給部および前記信号端子の間の信号の論理値と、前記信号供給部から出力した試験信号の論理値とが一致したことを必要条件として、前記信号供給部および前記信号端子の間の配線がショートしていないと判定する
請求項12に記載の試験装置。 - ショート試験において、前記信号供給部は、予め定められたタイミングで論理値が変化する試験信号を前記信号端子へと出力し、
前記ショート判定部は、前記信号供給部および前記信号端子の間の信号の論理値の変化と、前記信号供給部から出力した試験信号の論理値の変化とを比較した結果に基づいて、前記信号供給部および前記信号端子の間の配線の接続状態を判定する
請求項10から13のいずれかに記載の試験装置。 - 機能試験において前記信号取得部が取得した出力信号の論理値を前記論理比較部に供給し、ショート試験において前記信号受信部が出力する出力信号の論理値を前記論理比較部に供給する切替部を更に備え、
前記ショート判定部は、前記論理比較部が前記信号供給部および前記信号端子の間の信号の論理値と、前記信号供給部から出力した試験信号の論理値とを比較した結果に基づいて、前記信号供給部および前記信号端子の間の配線がショートしているか否かを判定する
請求項10から14のいずれかに記載の試験装置。 - 被試験デバイスを試験する試験方法であって、
電源部から、前記被試験デバイスの電源入力端子に電源電圧を供給し、
信号供給部から、前記被試験デバイスの信号端子に試験信号を供給し、
前記信号端子に供給する電圧より低い電源電圧を前記電源入力端子に供給した状態において、前記信号端子に入力された過電圧を前記電源入力端子へと流すための前記被試験デバイス内の保護ダイオードを介して前記信号供給部から前記電源入力端子へと流れる電流を検出する
試験方法。 - コンピュータを、請求項2から8の何れかに記載の試験装置に備えられるオープン判定部として機能させるプログラム。
- 被試験デバイスを試験する試験方法であって、
信号供給部から、前記被試験デバイスの信号端子に試験信号を供給し、
信号受信部により、前記被試験デバイスが前記信号端子から出力する出力信号を前記信号供給部および前記信号端子の間の配線から受け取って当該出力信号の論理値を出力し、
信号取得部により、出力信号の論理値を、出力信号に対して定められた取得タイミングで取得し、
前記被試験デバイスから出力信号を出力させない状態で前記信号受信部を介して受け取った、前記信号供給部および前記信号端子の間の信号の論理値と、前記信号供給部から出力した試験信号の論理値とを比較した結果に基づいて、前記信号供給部および前記信号端子の間の配線が他の配線とショートしているか否かを判定する
試験方法。 - コンピュータを、請求項9から15の何れかに記載の試験装置に備えられるショート判定部として機能させるプログラム。
- 内部回路からの送信信号を接続先の外部回路へと送信する送信バッファと、
前記外部回路からの受信信号を前記外部回路および前記送信バッファの間の配線から受け取って当該受信信号の論理値を出力する受信バッファと、
受信信号の論理値を、受信信号に対して定められた取得タイミングで取得する信号取得部と、
前記受信バッファが出力する受信信号の論理値と、前記信号取得部が取得した受信信号の論理値のいずれを出力するかを切り替える切替部と、
を備え、
前記切替部は、前記送信バッファおよび前記外部回路の間の配線がショートしているか否かを試験する場合に、前記受信バッファが出力する前記配線から受け取った信号の論理値を出力して、前記送信バッファおよび前記外部回路の間の信号の論理値と、前記送信バッファから出力した送信信号の論理値とを比較した結果に基づいて、前記送信バッファおよび前記外部回路の間の配線がショートしているか否かをショート判定部により判定させる
インターフェイス回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009201791A JP5314541B2 (ja) | 2009-09-01 | 2009-09-01 | 試験装置、試験方法、プログラムおよびインターフェイス回路 |
TW99120480A TWI405992B (zh) | 2009-09-01 | 2010-06-23 | Test equipment, test method, computer program and electronic component for self-diagnosis of open circuit test or short circuit test related to functional test of test element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009201791A JP5314541B2 (ja) | 2009-09-01 | 2009-09-01 | 試験装置、試験方法、プログラムおよびインターフェイス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011053065A true JP2011053065A (ja) | 2011-03-17 |
JP5314541B2 JP5314541B2 (ja) | 2013-10-16 |
Family
ID=43942228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009201791A Expired - Fee Related JP5314541B2 (ja) | 2009-09-01 | 2009-09-01 | 試験装置、試験方法、プログラムおよびインターフェイス回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5314541B2 (ja) |
TW (1) | TWI405992B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9612276B2 (en) | 2013-08-21 | 2017-04-04 | Samsung Electronics Co., Ltd. | Test device and test system including the same |
JP2017096824A (ja) * | 2015-11-26 | 2017-06-01 | 株式会社デンソー | 信号制御装置 |
JP2020160057A (ja) * | 2019-03-26 | 2020-10-01 | 新唐科技股▲ふん▼有限公司 | 電子デバイスを自動テストするための装置及び方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013113663A (ja) * | 2011-11-28 | 2013-06-10 | Advantest Corp | 試験モジュール生成装置、試験手順生成装置、生成方法、プログラム、および試験装置 |
WO2019051838A1 (zh) * | 2017-09-18 | 2019-03-21 | 深圳市汇顶科技股份有限公司 | 芯片开短路测试装置、方法及系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01219577A (ja) * | 1988-02-26 | 1989-09-01 | Mitsubishi Electric Corp | Ic測定方法 |
JPH0735814A (ja) * | 1993-06-29 | 1995-02-07 | Nec Yamaguchi Ltd | Bt装置 |
JPH11316260A (ja) * | 1998-03-06 | 1999-11-16 | Advantest Corp | 半導体試験装置 |
JP2006317369A (ja) * | 2005-05-16 | 2006-11-24 | Fujitsu Ltd | オープン・ショート試験装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6098027A (en) * | 1998-07-02 | 2000-08-01 | Industrial Technology Research Institute | Charge mode open/short test circuit |
AU2003294419A1 (en) * | 2002-11-19 | 2004-06-15 | University Of Utah | Device and method for detecting anomolies in a wire and related sensing methods |
TWI220173B (en) * | 2003-01-17 | 2004-08-11 | Holtek Semiconductor Inc | Inspection method of integrated circuit |
-
2009
- 2009-09-01 JP JP2009201791A patent/JP5314541B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-23 TW TW99120480A patent/TWI405992B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01219577A (ja) * | 1988-02-26 | 1989-09-01 | Mitsubishi Electric Corp | Ic測定方法 |
JPH0735814A (ja) * | 1993-06-29 | 1995-02-07 | Nec Yamaguchi Ltd | Bt装置 |
JPH11316260A (ja) * | 1998-03-06 | 1999-11-16 | Advantest Corp | 半導体試験装置 |
JP2006317369A (ja) * | 2005-05-16 | 2006-11-24 | Fujitsu Ltd | オープン・ショート試験装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9612276B2 (en) | 2013-08-21 | 2017-04-04 | Samsung Electronics Co., Ltd. | Test device and test system including the same |
JP2017096824A (ja) * | 2015-11-26 | 2017-06-01 | 株式会社デンソー | 信号制御装置 |
JP2020160057A (ja) * | 2019-03-26 | 2020-10-01 | 新唐科技股▲ふん▼有限公司 | 電子デバイスを自動テストするための装置及び方法 |
JP7224313B2 (ja) | 2019-03-26 | 2023-02-17 | 新唐科技股▲ふん▼有限公司 | 電子デバイスを自動テストするための装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201109693A (en) | 2011-03-16 |
JP5314541B2 (ja) | 2013-10-16 |
TWI405992B (zh) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7802140B2 (en) | Diagnostic program, a switching program, a testing apparatus, and a diagnostic method | |
US7610537B2 (en) | Method and apparatus for testing multi-core microprocessors | |
US7340658B2 (en) | Technique for combining scan test and memory built-in self test | |
CN107077409B (zh) | 用于在电子系统中进行多接口调试的方法和装置 | |
CN100458692C (zh) | 开机自我测试除错系统及方法 | |
US8135571B2 (en) | Validating manufacturing test rules pertaining to an electronic component | |
JP5314541B2 (ja) | 試験装置、試験方法、プログラムおよびインターフェイス回路 | |
JPWO2008065863A1 (ja) | プログラム、記録媒体、試験装置および診断方法 | |
WO2005091305A1 (ja) | 試験装置及び試験方法 | |
JP2005165653A (ja) | 情報処理装置の障害情報採取システム | |
US20100198548A1 (en) | Diagnostic apparatus, diagnostic method and test apparatus | |
US20140245088A1 (en) | Semiconductor test device and semiconductor test method | |
WO2009122701A1 (ja) | 試験モジュール、試験装置および試験方法 | |
JP5900336B2 (ja) | エミュレータ検証システム、エミュレータ検証方法 | |
US9811450B2 (en) | Semiconductor test apparatus for controlling tester | |
US8341579B2 (en) | Method, apparatus, and system for analyzing operation of semiconductor integrated circuits | |
CN114461479A (zh) | 调试多媒体处理芯片的方法、装置、存储介质和电子设备 | |
US11474922B2 (en) | Fault content identification device, fault content identification method, and recording medium in which fault content identification program is stored | |
WO2009122700A1 (ja) | 試験装置および試験方法 | |
TW201928981A (zh) | 記憶體整體測試之系統及其方法 | |
WO2009122699A1 (ja) | 試験モジュール、試験装置および試験方法 | |
CN219552980U (zh) | 一种复用模块 | |
JPH10253707A (ja) | 集積回路試験装置 | |
Sabatini et al. | Software instrumentation for failure analysis of USB host controllers | |
JP5066189B2 (ja) | 試験装置、試験方法、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130705 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |