CN117194118A - 用于处理单元系统的数据访问方法及数据访问装置 - Google Patents

Abstract

本公开内容公开了用于处理单元系统的数据访问方法及数据访问装置。所述数据访问方法包括：在第一处理单元处于第一状态的情况下，至少接收并存储来自第一处理单元生成的一段时间内指针数据，其中，指针数据用于指示第一处理单元当前运行指令的下一条指令的地址；以及在第一处理单元处于第二状态的情况下，允许第二处理单元获得第一处理单元生成的一个或多个指针数据。本公开内容能够获得待测处理单元系统在一段时间内完整的指针数据，以便于对指针数据的随时访问，进一步有效地实现对使用处理单元系统的芯片进行检测和调试。

Description

用于处理单元系统的数据访问方法及数据访问装置

技术领域

本公开内容涉及芯片测试技术，更具体地涉及用于处理单元系统的数据访问方法及数据访问装置。

背景技术

随着技术的发展，处理单元系统得到了广泛的应用。然而，当处理单元系统用于具体芯片时，在实际芯片测试调试过程中，往往会在出现错误时对处理单元内部PC(ProgramCounter，程序计数器)指针有实时访问的需求。

现有解决方法一般是间歇性访问处理单元系统内部寄存器打印日志文件。例如，首先，通过数据总线周期性访问存有处理单元的PC指针数据的PC指针寄存器；其次，通过串口打印获取PC指针数据。

然而，采用间歇性访问处理单元系统内部寄存器打印日志文件的方法在仍然存在着一些问题：1、通过总线访问读取PC指针寄存器存在带宽限制，不能获取完整的PC指针数据。2、不能准确保留在处理单元系统出现故障时的PC指针数据。3、不能在系统死机之后读取故障时间点附近的PC指针，对调试处理单元具有较大的挑战。

发明内容

本发明的目的旨在解决现有技术中存在的上述问题和缺陷中的至少一方面。

针对上述问题，本公开内容的第一方面提出了一种用于处理单元系统的数据访问方法，包括：

在第一处理单元处于第一状态的情况下，至少接收并存储来自所述第一处理单元一段时间内生成的指针数据，其中，所述指针数据用于指示所述第一处理单元当前运行指令的下一条指令的地址；

在所述第一处理单元处于第二状态的情况下，允许第二处理单元获得所述第一处理单元生成的一个或多个指针数据。

根据本发明的一个示例性的实施例，在第一处理单元处于第一状态的情况下至少接收并存储来自所述第一处理单元一段时间内生成的指针数据之后，所述数据访问方法进一步包括：

在所述第一处理单元处于第二状态时，接收到所述第一处理单元发送的错误检测信号；

将与所述错误检测信号相对应的所述指针数据进行标记；

停止接收来自所述第一处理单元生成的所述指针数据。

根据本发明的一个示例性的实施例，在第一处理单元处于第一状态的情况下至少接收并存储来自所述第一处理单元一段时间内生成的指针数据之后，所述数据访问方法进一步包括：

停止接收或存储来自所述第一处理单元的所述指针数据；

允许所述第一处理单元或所述第二处理单元获得所述第一处理单元生成的一个或多个指针数据。

针对上述问题，本公开内容的第二方面提出了一种用于处理单元系统的数据访问装置，其包括：

待调试的第一处理单元；

第一存储模块，耦接到所述第一处理单元，并被配置为在所述第一处理单元处于第一状态的情况下，至少接收并存储来自所述第一处理单元一段时间内生成的指针数据，其中，所述指针数据用于指示所述第一处理单元当前运行指令的下一条指令的地址；

系统总线，分别与所述第一处理单元、所述第一存储模块耦接；以及

第二处理单元，经由所述系统总线耦接到所述第一存储模块，并被配置为在所述第一处理单元处于第二状态的情况下，访问所述第一存储模块以获得所述第一处理单元生成的一个或多个指针数据。

根据本发明的一个示例性的实施例，所述第一存储模块进一步被配置为：

在所述第一处理单元处于第二状态时，接收到所述第一处理单元发送的错误检测信号；

将与所述错误检测信号相对应的所述指针数据进行标记；

停止接收来自所述第一处理单元生成的所述指针数据。

根据本发明的一个示例性的实施例，在第一处理单元处于第一状态的情况下，所述第一处理单元进一步被配置为：

控制所述第一存储模块停止接收或存储来自所述第一处理单元的所述指针数据；

从所述第一存储模块中获得所述第一处理单元生成的一个或多个指针数据。

根据本发明的一个示例性的实施例，在第一处理单元处于第一状态的情况下，所述第二处理单元进一步被配置为：

控制所述第一存储模块停止接收或存储来自所述第一处理单元的所述指针数据；

从所述第一存储模块中获得所述第一处理单元生成的一个或多个指针数据。

根据本发明的一个示例性的实施例，所述数据访问装置还包括：

第二存储模块，耦接到所述第二处理单元，并经由所述系统总线耦接到所述第一处理单元；

其中，所述第二存储模块被配置为在所述第二处理单元处于第一状态的情况下，至少接收并存储来自所述第二处理单元一段时间内生成的指针数据，其中，所述指针数据用于指示所述第二处理单元当前运行指令的下一条指令的地址。

根据本发明的一个示例性的实施例，所述第一处理单元进一步被配置为：在所述第二处理单元处于第二状态的情况下，访问所述第二存储模块以获得所述第二处理单元生成的一个或多个指针数据。

根据本发明的一个示例性的实施例，所述第二存储模块进一步被配置为：

在所述第二处理单元处于第二状态时，接收到所述第二处理单元发送的错误检测信号；

将与所述错误检测信号相对应的所述指针数据进行标记；

停止接收来自所述第二处理单元生成的所述指针数据。

根据本发明的一个示例性的实施例，在第二处理单元处于第一状态的情况下，所述第一处理单元或所述第二处理单元进一步被配置为：

控制所述第二存储模块停止接收或存储来自所述第二处理单元的所述指针数据；

从所述第二存储模块中获得所述第二处理单元生成的一个或多个指针数据。

与现有技术相比，本发明的前述示例性实施例能够获得待测处理单元系统在一段时间内完整的指针数据，以便于对指针数据的随时访问，进一步有效地实现对使用处理单元系统的芯片进行检测和调试。

附图说明

结合附图并参考以下详细说明，本公开的各实施例的特征、优点及其他方面将变得更加明显，在此以示例性而非限制性的方式示出了本公开的若干实施例，在附图中：

图1为依据本发明所公开的用于处理单元系统的数据访问方法的示例性流程图；

图2为依据本发明所公开的用于处理单元系统的数据访问装置的示例性架构图；以及

图3为依据本发明所公开的用于处理单元系统的数据访问方法的具体流程图。

具体实施方式

下面通过实施例，并结合附图，对本发明的技术方案作出进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释，而不应当理解为对本发明的一种限制。

本文所使用的术语“包括”、“包含”及类似术语应该被理解为是开放性的术语，即“包括/包含但不限于”，表示还可以包括其他内容。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”，等等。

本发明主要关注以下技术问题：如何实现有效地利用指针数据对使用处理单元系统的芯片进行测试、调试。

为了解决上述问题，本发明公开了用于处理单元系统的数据访问方法及数据访问装置。该数据访问方法包括：在第一处理单元处于第一状态的情况下，至少接收并存储来自所述第一处理单元一段时间内生成的指针数据，其中，所述指针数据用于指示所述第一处理单元当前运行指令的下一条指令的地址；以及在所述第一处理单元处于第二状态的情况下，允许第二处理单元获得所述第一处理单元生成的一个或多个指针数据。

图1示出了本实施例所公开的用于处理单元系统的数据访问方法，图2示出了使用该方法的数据访问装置，图3示出了具体实施本示例的实际应用流程。

如图2所示，本实施例所公开的用于处理单元系统的数据访问装置至少包括：第一处理单元10、第二处理单元20、系统总线40以及第一存储模块30。具体地，第一处理单元10为待调试或测试的处理单元系统，第一处理单元10、第一存储模块30以及第二处理单元20均耦接到系统总线40，第一处理单元10耦接到第一存储模块30；第二处理单元20可以经由系统总线40与第一存储模块30通信。

在本申请所公开的实施例中，第一处理单元10、第二处理单元20可以是两个不同的MCU(Microcontroller Unit，微控制单元)。

图1所公开的用于处理单元系统的数据访问方法具体操作步骤如下：

S101：在第一处理单元10处于第一状态的情况下，第一存储模块30至少接收并存储来自第一处理单元10一段时间内生成的指针数据。具体地，该指针数据在实际使用中可以是PC指针数据，PC指针数据用于指示第一处理单元10当前运行指令的下一条指令的地址。

在本步骤中，在第一处理单元10处于第一状态(例如，第一处理单元10正常工作)的情况下，第一存储模块30可以连续地接收并存储一段时间内第一处理单元10生成的指针数据。其中，第一存储模块30可以存储PC指针数据的多少取决于第一存储模块30工作的时间以及其存储容量的大小。

本实施例中，在步骤S101之后还包括如下步骤：

在第一处理单元10处于第二状态(例如，第一处理单元10死机或出现故障)时，第一存储模块30接收到第一处理单元10发送的错误检测信号；然后将与错误检测信号相对应的PC指针数据进行标记；随即停止存储第一处理单元10生成的PC指针数据，也就是说，第一存储模块30停止工作。

由此，第一存储模块30能够存储第一处理单元10处于第二状态之前的至少一段时间内的PC指针数据，并且对所接收到的最后一个PC指针数据做出标记。

S102:在第一处理单元10处于第二状态的情况下，允许第二处理单元20获得第一处理单元10生成的一个或多个指针数据。

在本步骤中，当第一处理单元10处于第二状态停止工作时，第二处理单元20可以经由系统总线40获取第一存储模块中存储的第一处理单元10生成的一个或多个PC指针数据。由此，第二处理单元20能够利用其获得的第一处理单元10生成的一个或多个PC指针数据来对第一处理单元10进行检测或调试。

例如，第二处理单元20可以根据第一存储模块30标记的PC指针数据了解到第一处理单元10处于第二状态时即将执行指令的地址，进而能够准确地对第一处理单元10进行调试。

另外，图3所公开的用于处理单元系统的数据访问方法具体操作步骤如下：

步骤S301：第一处理单元10使能第一存储模块30，以使得第一存储模块30能够存储第一处理单元10发送的数据。

在本实施例中，第一存储模块30包括接口单元和存储单元，该存储单元可以是寄存器或FLASH闪存等存储介质。第一处理单元10使能接口单元，以使得第一存储模块30可以开始接收第一处理单元10发送的数据。

步骤S302：在第一处理单元10处于第一状态的情况下，第一存储模块30至少接收并存储来自第一处理单元10一段时间内生成的指针数据。在本实施例中，指针数据一般可以是PC指针数据，其用于指示第一处理单元10当前运行指令的下一条指令的地址。

该步骤类似于上述步骤101，在此不再赘述。

步骤S303：第一处理单元10或第二处理单元20控制第一存储模块30停止接收或存储来自第一处理单元10的指针数据。

具体地，在第一存储模块30停止接收或存储来自第一处理单元10的PC指针数据的情况下执行步骤S305；在第一处理单元10或第二处理单元20并未控制第一存储模块30停止接收并存储来自第一处理单元10的PC指针数据的情况下，执行步骤S304。

例如，第一处理单元10或第二处理单元20控制第一存储模块30的接口单元以停止第一存储模块30继续工作。

步骤304：在第一存储模块30继续接收并存储指针数据的情况下，第一存储模块30在接收指针数据的同时检测是否接收到第一处理单元10发送的错误检测信号。

具体地，第一存储模块30的接口单元接收第一处理单元10发送的PC指针数据以及当第一处理单元10处于第二状态时发送的错误检测信号。

在第一存储模块30的接口单元未接收到错误检测信号的情况下继续执行步骤S302。

在第一处理单元10或第二处理单元20控制第一存储模块30停止工作或者第一处理单元10处于第二状态的情况下，执行步骤S305：

第一存储模块30停止接收或存储来自第一处理单元10的PC指针数据。

具体地，在第一处理单元10处于第二状态时，第一存储模块30的接口单元接收到第一处理单元10发送的错误检测信号。

第一存储模块30的接口单元将与错误检测信号相对应的PC指针数据进行标记。具体地，第一存储模块30的接口单元将接收到的最后一个PC指针数据中的某一位进行标记，使得该PC指针数据能够被识别为对应于错误检测信号。

最后，第一存储模块30的接口单元控制存储单元停止接收或存储数据。

在第一处理单元10处于第一状态的情况下，第一处理单元10或第二处理单元20可以根据需要来控制第一存储模块30停止工作。

步骤S306：通过系统总线40访问第一存储模块30存储的一个或多个指针数据，具体如下：

在第一处理单元10处于第二状态的情况下，第二处理单元20经由系统总线40访问第一存储模块30存储的一个或多个PC指针数据。由于第一存储模块30连续接收并存储一段时间内来自第一处理单元10的PC指针数据，并且其存储的最后一个PC指针数据被标记，因此第二处理单元20可以根据这些PC指针数据对第一处理单元10进行有效地检测或调试。

在第一处理单元10处于第一状态并且第一处理单元10或第二处理单元20控制第一存储模块30停止存储PC指针数据的情况下，第一处理单元10或第二处理单元20可以经由系统总线40访问第一存储模块30存储的一个或多个PC指针数据，以查看第一处理单元10一段时间内的执行状况。

此外，所公开的用于处理单元系统的数据访问装置还可以包括第二存储模块(图中未示出)。该第二存储模块与第二处理单元20耦接，并耦接到系统总线40，使得其能够经由系统总线40耦接到第一处理单元10。

具体地，第二存储模块包括接口单元和存储单元。

在第二处理单元20使能第二存储模块的接口单元后，第二存储模块接收并存储来自第二处理单元20的PC指针数据。

在第一处理单元10或第二处理单元20控制第二存储模块的接口单元停止工作时，或者在第二处理单元20处于第二状态时，第二存储模块停止存储来自第二处理单元20的PC指针数据。

在第一处理单元10或第二处理单元20控制第二存储模块的接口单元停止工作的情况下，第一处理单元10或第二处理单元20可以经由系统总线40获得第二存储模块中存储的来自第二处理单元20的PC指针数据。

在第二处理单元20处于第二状态时，第一处理单元10可以经由系统总线40获得第二存储模块中存储的来自第二处理单元20的PC指针数据。

此外，本文所公开的用于处理单元系统的数据访问方法也可以由其他外部设备通过系统总线访问存储模块(例如，第一存储模块和/或第二存储模块)，以实现对待调试的处理单元或MCU的检测或调试；第一存储模块和/或第二存储模块的访问权限取决于整个系统的设计需求。

本文所公开的用于处理单元系统的数据访问方法及数据访问装置能够将一段时间内待检测的处理单元系统的指针数据持续写入相应的存储模块中，以便于对该处理单元系统进行调试；并且在待检测的处理单元系统出现错误时，存储模块自动停止接收数据，并标记最后一个存入其中的指针数据，以便于在调试该处理单元系统时找到错误位置。

以上所述仅为本公开的实施例可选实施例，并不用于限制本公开的实施例，对于本领域的技术人员来说，本公开的实施例可以有各种更改和变化。凡在本公开的实施例的精神和原则之内，所作的任何修改、等效替换、改进等，均应包含在本公开的实施例的保护范围之内。

虽然已经参考若干具体实施例描述了本公开的实施例，但是应该理解，本公开的实施例并不限于所公开的具体实施例。本公开的实施例旨在涵盖在所附权利要求的精神和范围内所包括的各种修改和等同布置。所附权利要求的范围符合最宽泛的解释，从而包含所有这样的修改及等同结构和功能。

Claims (11)

1.一种用于处理单元系统的数据访问方法，其特征在于，所述数据访问方法包括：

在第一处理单元处于第一状态的情况下，至少接收并存储来自所述第一处理单元一段时间内生成的指针数据，其中，所述指针数据用于指示所述第一处理单元当前运行指令的下一条指令的地址；

在所述第一处理单元处于第二状态的情况下，允许第二处理单元获得所述第一处理单元生成的一个或多个指针数据。

2.根据权利要求1所述的用于处理单元系统的数据访问方法，其特征在于，在第一处理单元处于第一状态的情况下至少接收并存储来自所述第一处理单元一段时间内生成的指针数据之后，所述数据访问方法进一步包括：

在所述第一处理单元处于第二状态时，接收到所述第一处理单元发送的错误检测信号；

将与所述错误检测信号相对应的所述指针数据进行标记；

停止存储所述第一处理单元生成的所述指针数据。

3.根据权利要求1或2所述的用于处理单元系统的数据访问方法，其特征在于，在第一处理单元处于第一状态的情况下至少接收并存储来自所述第一处理单元生成的一段时间内指针数据之后，所述数据访问方法进一步包括：

停止接收或存储来自所述第一处理单元的所述指针数据；

允许所述第一处理单元或所述第二处理单元获得所述第一处理单元生成的一个或多个指针数据。

4.一种用于处理单元系统的数据访问装置，其中，所述数据访问装置包括待调试的第一处理单元，其特征在于，所述数据访问装置还包括：

第一存储模块，耦接到所述第一处理单元，并被配置为在所述第一处理单元处于第一状态的情况下，至少接收并存储来自所述第一处理单元一段时间内生成的指针数据，其中，所述指针数据用于指示所述第一处理单元当前运行指令的下一条指令的地址；

系统总线，分别与所述第一处理单元、所述第一存储模块耦接；以及

第二处理单元，经由所述系统总线耦接到所述第一存储模块，并被配置为在所述第一处理单元处于第二状态的情况下，访问所述第一存储模块以获得所述第一处理单元生成的一个或多个指针数据。

5.根据权利要求4所述的用于处理单元系统的数据访问装置，其特征在于，所述第一存储模块进一步被配置为：

在所述第一处理单元处于第二状态时，接收到所述第一处理单元发送的错误检测信号；

将与所述错误检测信号相对应的所述指针数据进行标记；

停止接收来自所述第一处理单元生成的所述指针数据。

6.根据权利要求4或5所述的用于处理单元系统的数据访问装置，其特征在于，在第一处理单元处于第一状态的情况下，所述第一处理单元进一步被配置为：

控制所述第一存储模块停止接收或存储来自所述第一处理单元的所述指针数据；

从所述第一存储模块中获得所述第一处理单元生成的一个或多个指针数据。

7.根据权利要求4或5所述的用于处理单元系统的数据访问装置，其特征在于，在第一处理单元处于第一状态的情况下，所述第二处理单元进一步被配置为：

控制所述第一存储模块停止接收或存储来自所述第一处理单元的所述指针数据；

从所述第一存储模块中获得所述第一处理单元生成的一个或多个指针数据。

8.根据权利要求4所述的用于处理单元系统的数据访问装置，其特征在于，所述数据访问装置还包括：

第二存储模块，耦接到所述第二处理单元，并经由所述系统总线耦接到所述第一处理单元；

其中，所述第二存储模块被配置为在所述第二处理单元处于第一状态的情况下，至少接收并存储来自所述第二处理单元一段时间内生成的指针数据，其中，所述指针数据用于指示所述第二处理单元当前运行指令的下一条指令的地址。

9.根据权利要求8所述的用于处理单元系统的数据访问装置，其特征在于，所述第一处理单元进一步被配置为：在所述第二处理单元处于第二状态的情况下，访问所述第二存储模块以获得所述第二处理单元生成的一个或多个指针数据。

10.根据权利要求9所述的用于处理单元系统的数据访问装置，其特征在于，所述第二存储模块进一步被配置为：

在所述第二处理单元处于第二状态时，接收到所述第二处理单元发送的错误检测信号；

将与所述错误检测信号相对应的所述指针数据进行标记；

停止接收来自所述第二处理单元生成的所述指针数据。

11.根据权利要求9所述的用于处理单元系统的数据访问装置，其特征在于，在第二处理单元处于第一状态的情况下，所述第一处理单元或所述第二处理单元进一步被配置为：

控制所述第二存储模块停止接收或存储来自所述第二处理单元的所述指针数据；

从所述第二存储模块中获得所述第二处理单元生成的一个或多个指针数据。