KR100682183B1 - 검사 장치 및 파형 표시 장치 - Google Patents

검사 장치 및 파형 표시 장치 Download PDF

Info

Publication number
KR100682183B1
KR100682183B1 KR1020040064975A KR20040064975A KR100682183B1 KR 100682183 B1 KR100682183 B1 KR 100682183B1 KR 1020040064975 A KR1020040064975 A KR 1020040064975A KR 20040064975 A KR20040064975 A KR 20040064975A KR 100682183 B1 KR100682183 B1 KR 100682183B1
Authority
KR
South Korea
Prior art keywords
program
waveform
inspection
signal
variable
Prior art date
Application number
KR1020040064975A
Other languages
English (en)
Other versions
KR20050022313A (ko
Inventor
스에츠구노부히로
이와이유우조우
마에다야스유키
미나미데히데아키
Original Assignee
미츠비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시덴키 가부시키가이샤 filed Critical 미츠비시덴키 가부시키가이샤
Publication of KR20050022313A publication Critical patent/KR20050022313A/ko
Application granted granted Critical
Publication of KR100682183B1 publication Critical patent/KR100682183B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/20Cathode-ray oscilloscopes
    • G01R13/22Circuits therefor
    • G01R13/28Circuits for simultaneous or sequential presentation of more than one variable
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31705Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

과제
검사를 실행하는 순서나 규격치를 기술하는 프로그램 및 화면에 파형을 표시하는 프로그램과는 독립하여, 외부 신호와 프로그램 변수를 검출하고, 양자의 파형을 동일한 화면에 동시에 표시하고, 이 양자의 비교를 용이하게 함에 의해, 디버그시의 효율을 향상시킨다.
해결 수단
검사 프로그램에 따라 검사를 행하는 검사 장치로서, 검사 프로그램에 따라 검사를 행하는 실행 수단과, 검사 프로그램 내의 프로그램 변수 및 검사 장치로부터 입출력되는 외부 신호를 기억하는 기억 수단과, 프로그램 변수 및 외부 신호로부터 소정의 신호를 선택하여 파형 표시하는 파형 표시 수단을 구비하고, 프로그램 변수 및 외부 신호를, 검사 프로그램의 실행 수단과 독립하여 파형으로 표시 가능하게 한 것을 특징으로 한다.
파형 표시 장치, 검사 장치

Description

검사 장치 및 파형 표시 장치{TESTING DEVICE AND WAVE FORM DISPLAY DEVICE}
도 1은 본 발명의 제 1의 실시예에 의한 검사 장치의 하드웨어 구성을 도시한 도면.
도 2는 본 발명의 제 1의 실시예에 의한 검사 장치 내부의 기능을 도시한 블록도.
도 3은 본 발명의 제 1의 실시예에 의한 검사 장치의 외부 신호와 프로그램 내 변수의 표시예를 도시한 도면.
도 4는 본 발명의 제 1의 실시예에 의한 검사 장치의 내부 변수/외부 신호 선택 수단의 동작 흐름를 도시한 도면.
도 5는 본 발명의 제 2의 실시예에 의한 파형 표시 장치의 기본 구성을 도시한 도면.
도 6은 본 발명의 제 2의 실시예에 의한 파형 표시 장치 내부의 기능을 도시한 구성 블록도.
도 7은 본 발명의 제 3의 실시예에 의한 검사 장치의 파형 표시 수단을 도시한 블록도.
도 8은 본 발명의 제 3의 실시예에 의한 검사 장치의 파형 표시의 높이 스케 일과 시간 스케일의 설정 수단을 도시한 도면.
도 9는 본 발명의 제 4의 실시예에 의한 검사 장치의 파형 표시 수단을 도시한 블록도.
도 10은 본 발명의 제 5의 실시예에 의한 검사 장치의 파형 표시 수단을 도시한 블록도.
도 11은 본 발명의 제 6의 실시예에 의한 검사 장치의 파형 표시 수단을 도시한 블록도.
도 12는 본 발명의 제 7의 실시예에 의한 검사 장치의 파형 표시 수단을 도시한 블록도.
도 13은 본 발명의 제 7의 실시예에 의한 검사 장치의 함수 설정 수단을 도시한 도면
도 14는 본 발명의 제 8의 실시예에 의한 검사 장치의 프로그램 변수 및 외부 신호의 이름의 보존 수단과 링크 수단을 도시한 구성도.
도 15는 본 발명의 전제 기술에 의한 검사 장치의 구성을 도시한 도면.
도 16은 본 발명의 전제 기술에 의한 검사 장치에 의한 검사 순서를 도시한 플로우 차트.
♣부호의 설명♣
100, 500 : 검사 장치 101, 506 : 외부 신호 검출 수단
102 : 지그의 핀 103 : DA 변환 수단
104, 109, 505 : AD 변환 수단 105 : 전자계산기
106 : 표시 디바이스 107 : 검사 대상
108 : 배선 변환 기판 201 : 프로그램 데이터
202 : 화면 데이터 203 : 제어 태스크
204 : 화면 표시 태스크 205 : 공유 메모리
206, 603 : 내부 변수/외부 신호 판별 수단
207, 601 : 파형 표시 태스크 208 : AD/DA 변환 실행 태스크
500 : 파형 표시 장치 502 : 통신 회선
503 : 파형 표시 수단 602 : AD 변환 태스크
604, 606 : 통신 태스크 701, 702 : 증폭 압축 수단
703 : 시간축 조정 수단 801, 802 : 높이 스케일 설정 수단
803 : 시간축 스케일 설정 수단 901 : 콤퍼레이터
1201, 1203 : 함수 연산 태스크 1202, 1204 : 함수 보존 수단
1401 : 이름의 보존 수단 1402 : 파형 표시 수단
기술 분야
본 발명은, 전기 제품, 기계 제품 등 일반 공업 제품의 생산 라인이나 생산 시스템에서 행하여지는 제품 검사에 적용되는 검사 장치에 관한 것으로, 특히, 검사의 순서나 판단 처리를 검사 대상에 응하여 프로그래밍에 의해 실현하는 프로그 래머블한 검사 장치에 관한 것이다.
종래의 기술
종래, 복수의 실행 가능 함수 및 복수의 데이터 형식을 정의하는 정보를 격납하는 메모리와, 가상적인 장치 및 장치의 적어도 하나를 제어하기 위해 화상을 디스플레이하는 디스플레이 수단과, 유저의 입력을 수취하는 수단과, 데이터 프로세서를 포함하는 컴퓨터를 프로그램하는 방법으로서, 해당 방법은, 상기 디스플레이 수단상의 데이터 흐름도로서, 상기 복수의 실행 가능 함수의 어느 하나에 대응하는 함수 아이콘과, 상기 복수의 데이터 형식의 어느 하나에 대응하는 변수 아이콘과, 상기 데이터 흐름도의 제어의 흐름을 나타내는 스케줄 아이콘과, 상기 함수 아이콘, 상기 변수 아이콘, 및 상기 스케줄 아이콘을 상호 접속하는 아크를 포함하는 데이터 흐름도를, 상기 유저의 입력에 응하여 조립하는 데이터 흐름도 조립 스텝과, 유저의 입력에 응하여 디스플레이상에 전면 패널(front panel)을 조립하는 전면 패널 조립 스텝과, 실행 가능 프로그램으로서, 상기 함수 아이콘에 의해 나타내여지고, 및 상기 아크에 의해 나타내여진 대로 상호 접속된 하나 이상의 상기 실행 가능 함수를 포함하고, 및 상기 스케줄 아이콘에 의해 나타내여진 대로 상기 적어도 하나의 제 1 함수 아이콘에 대해 확립된 제어 흐름를 갖는 실행 가능 프로그램을, 상기 데이터 흐름도 및 상기 실행 가능 프로그램에 대한 유저 인터페이스를 주는 상기 전면 패널에 응하여 생성하는 실행 가능 프로그램 생성 스텝을 구비하고, 상기 데이터 흐름도 조립 스텝은, 상기 데이터 흐름도 중의 적어도 하나의 제 1 함수 아이콘을 상기 데이터 흐름도 중의 상기 스케줄 아이콘 내에 실질적으로 놓 는 스텝을 포함하고, 상기 실행 가능 프로그램은, 상기 적어도 하나의 제 1 함수 아이콘을 상기 스케줄 아이콘 내에 실질적으로 놓음에 의해 나타내여진 대로 상기 적어도 하나의 제 1 함수 아이콘에 대해 확립된 제어 흐름를 가지며, 상기 데이터 흐름도 조립 스텝은, 상기 데이터 흐름도 중의 적어도 하나의 제 2 함수 아이콘을 상기 데이터 흐름도 중의 상기 스케줄 아이콘 밖에 실질적으로 놓는 스텝을 포함하고, 상기 실행 가능 프로그램은, 상기 적어도 하나의 제 2 함수 아이콘을 상기 스케줄 아이콘 밖에 실질적으로 놓기 때문에, 상기 적어도 하나의 제 2 함수 아이콘에 대해 확립된 제어 흐름를 갖지 않는 것을 특징으로 하는 것이 있다. (예를 들면, 하기의 특허 문헌 1 참조)
[특허 문헌 1]
일본특허 제3016783호(청구항 1)
종래의 상기 특허 문헌 1의 시스템에 있어서, 오브젝트 지향의 표시 부품에 의해, 표시 화면을 프로그래밍하고, 이 화면에 지그의 핀으로 관측되는 신호를 AD 변환에 의해 전자계산기에 받아들이고, 이것과, 또한 검사 순서나 규격치를 위한 프로그램 내 변수를 상기 표시 화면에 표시하여 비교를 행한다는 방법이 가능하고, 이 경우, 별도의 계측기를 위한 수고와 비용, 설치 스페이스, 및 각각의 화면의 파형을 눈으로 비교함에 의한 미스를 경감하는데 효과가 있다고 생각된다. 그러나, 이 경우, 오브젝트 지향에 의해 수고의 경감 효과는 있지만, 상기 표시 화면의 프로그래밍과 그 디버그라는 행위는 완전하게는 되어있지 않다는 문제가 있다.
본 발명은, 상기한 바와 같은 문제점을 해소하기 위해 이루어진 것으로, 검사를 실행하는 순서나 규격치를 기술하는 프로그램 및 화면에 파형을 표시하는 프로그램과는 독립하여, 외부 신호와 프로그램 변수를 검출하고, 양자의 파형을 동일한 화면에 동시에 표시하고, 이 양자의 비교를 용이하게 함으로써, 디버그시의 효율을 향상시키는 검사 장치를 제공하는 것을 목적으로 한다.
본 발명에 의한 검사 장치는, 검사 프로그램에 따라 검사를 행하는 실행 수단과, 검사 프로그램 내의 프로그램 변수 및 검사 장치로부터 입출력되는 외부 신호를 기억하는 기억 수단과, 프로그램 변수 및 외부 신호로부터 소정의 신호를 선택하여 파형 표시하는 파형 표시 수단을 구비하고, 프로그램 변수 및 외부 신호를, 검사 프로그램의 실행 수단과 독립하여 파형으로 표시 가능하게 한 것을 특징으로 한다.
본 발명에 의한 파형 표시 장치는, 검사 프로그램에 따라 검사를 행하는 검사 장치와 통신 회선으로 접속되는 파형 표시 장치로서, 상기 검사 장치로부터 상기 검사 프로그램 내의 프로그램 변수 및 상기 검사 장치로부터 입출력되는 외부 신호를 받아들이는 수단과, 상기 프로그램 변수 및 상기 외부 신호로부터 소정의 신호를 선택하여 파형 표시하는 파형 표시 수단을 구비한 것을 특징으로 한다.
본 발명의 검사 장치에 의하면, 검사 프로그램 내의 프로그램 변수 및 검사 장치로부터 입출력되는 외부 신호를 기억하는 기억 수단과, 프로그램 변수 및 외부 신호로부터 소정의 신호를 선택하여 파형 표시하는 파형 표시 수단을 구비하고, 프 로그램 변수 및 외부 신호를, 검사 프로그램의 실행 수단과 독립하여 파형으로 표시 가능하게 하였기 때문에, 외부 신호를 관측하면서, 프로그램 내 변수에 올바르게 일치하고 있는지의 확인 작업을 효율화할 수 있다.
본 발명의 파형 표시 장치에 의하면, 검사 프로그램에 따라 검사를 행하는 검사 장치와 통신 회선으로 접속되고, 검사 장치로부터 검사 프로그램 내의 프로그램 변수 및 검사 장치로부터 입출력되는 외부 신호를 받아들이는 수단과, 프로그램 변수 및 외부 신호로부터 소정의 신호를 선택하여 파형 표시하는 파형 표시 수단을 구비하였기 때문에, 검사 장치 자체의 구조에 전혀 개량을 가하는 일 없이, 이 파형 표시 장치에 의해, 외부 신호를 관측하면서, 프로그램 내 변수에 올바르게 일치하고 있는지의 확인 작업을 효율화할 수 있다.
발명의 전제 기술
생산 라인이나 생산 시스템에서는, 제조 제품에 대해 어떠한 가공 및 조립을 행한 후에, 올바르게 제품 또는 반완성 제품이 만들어져 있는지를 조사하기 위해, 검사 장치에 의한 검사가 행하여지고 있다. 검사 장치는, 검사 대상인 제조 제품의 각 부위에 대해, 소정의 순서에 따라 시험 신호를 준다. 이 신호는, 제조 제품의 각 기능 블록을 통과하고, 응답 신호로서 검사 장치에 의해 검출된다. 이 응답 신호가 소정의 범위 이내에 들어가 있는 경우, 제조 제품은 양품이라고 판정되고, 소정의 범위 밖에 나와 있는 경우는, 불량품이 된다. 불량품의 경우, 수정을 행하여 재차 검사 장치에 의해 검사되거나, 생산 라인으로부터 폐기제거되거나 한다.
예를 들면, 전기 제품의 경우, 다양한 회로 블록으로 성립되어 있는데, 어느 회로 블록이 올바른 부품에 의해 올바르게 조립되어 있는지 검사하는 경우, 검사 장치는, 이 회로 블록에 시험용의 전압 또는 전류를 준다. 이 시험 신호는 이 회로 블록을 통과하고, 출력 전압 또는 전류로서 외부에 출력되거나, 다음단의 회로 블록에 전달되거나 하는데, 검사 장치는, 이 출력 신호를 검출하여 소정의 규격치와 비교함에 의해 해당하는 회로 블록의 양부 판정을 행한다. 일반적으로 전기 제품은, 이와 같은 회로 블록의 집합체이고, 검사 장치는, 각 회로 블록을 소정의 순서로 시험 신호에 의해 순차적으로 시험을 행하고, 최종적으로 양품인지 불량품인지의 판정을 행한다.
도 15는, 상기 소정의 순서로 순차적으로 시험을 행하는 검사 장치의 구성을 도시한 도면이다. 도면에 있어서, 검사 장치(1500)는, 일반적으로는 전자계산기(1505)를 중심으로, 표시 디바이스(1506), 시험 신호를 발생시키는 DA 변환 회로(1503), 응답 신호를 검출하는 AD 변환 회로(1509), DA 변환 회로(1503) 및 AD 변환 회로(1509)를 결합하기 위한 커넥터 케이블(하니스)(1510), 복수의 하니스를 1개의 하니스로 종합하기 위한 배선 변환 기판(1508), 배선 변환 기판(1508)과 지그(1512)를 접속하는 하니스(1511), 검사 대상(1507)에 신호를 직접 부여하며 또한 수취하는 핀(1502)을 구비한 지그(1512)로 구성되고, 이 전자계산기(1505)의 일예로서, 퍼스널 컴퓨터를 들 수 있다. 여기서, 검사의 순서나, 양부 판정을 위한 기준치와 그 비교 처리는, 전자계산기 내의 프로그램에 의해 기술되고 실행된다.
다음에, 도 16은 도 15의 검사 장치의 프로그램에 의한 처리와 신호의 전달 의 예를 도시한다. 검사의 순서는 도 16의 플로우 차트로 도시한 프로그램에 의해 표현되고, C나 BASIC 등의 언어에 의해 기술된다. 이 검사 순서에 있어서, 시험 신호 출력 스텝 S1601에서는, 검사 장치의 전자계산기(1505)로부터 DA 변환 회로(1503)를 통과하여 시험 신호가 출력된다. 이 시험 신호는, 하니스(1510), 배선 변환 기판(1508), 다음단의 하니스(1511), 지그(1512), 핀(1502)을 경유하여, 검사 대상(1507)에 인가된다. 이 시험 신호는, 검사 대상(1507) 중의 기능 블록을 통과하고, 그 블록의 출력 신호로 된다. 이 출력 신호는, 시험 신호와는 역으로, 핀(1502), 지그(1512), 하니스(1511), 배선 변환 기판(1508), 하니스(1510), AD 변환 회로(1509)를 경유하여, 검사 장치의 전자계산기(1505)로 되돌아온다. 도 16의 신호 검출 스텝 S1602에서는, 이 AD 변환 회로(1509)로부터의 신호를 전자계산기(1505)의 프로그램 처리 내부에 받아들인다. 그 후, 규격치와의 판정 스텝 S1603에서, 출력 신호와 규격치와의 비교가 행하여지고, 양부 판정이 이루어진다. 또한, 도 15에서 전자계산기(1505)의 표시 디바이스(1506)에는, 검사의 양부 판정 결과에 응하여 예를 들면 OK나 NG의 메시지나, 검출한 신호의 파형 등, 검사 장치의 내부에서 행하여지고 있는 처리 상태를 사람이 외부에서 보기 쉽게 표시하는 것이 일반적이다.
여기서, 검사 장치의 프로그램의 기술(記述)이지만, 이것은 소프트웨어 전반에 대해 일반적으로 언급할 수 있지만, 수고가 필요한 작업이다. 이에 대해, 상기 특허 문헌 1에 있는 시스템은, 주로 자동 계측 시스템을 구축하는 것이지만, 소정의 순서에 따라 계측을 행하기 위한 프로그램을 블록도로 기술하고, 블록도의 내용 을 대상의 전자계산기가 실행하는 구성에 의해, 프로그램의 작성 공정수를 경감하는 것에 효과를 들고 있다. 또한 이 시스템에서는, 프로그램 내의 변수의 변화를 보기 쉽게 표시하기 위해, 그래피컬하게 파형을 표시하기 위한 화면을 작성하기 위한 프로그래밍에 대해서도, 표시를 위한 소프트웨어 부품을 오브젝트 지향에 의해 미리 복수 준비하고, 이 중에서 필요한 부품을 선택하고, 선택한 부품에 대해 프로그램 내의 변수에 링크를 하고, 이것을 전자계산기는 프로그램이라고 해석하고 화면 표시를 실행한다는 구성에 의해, 파형 표시 화면의 작성을 효율화하고 있다. 이와 같은 프로그램을 그래피컬한 기술로 실현하는 수법은, 다른 산업 용도(시퀀스 제어)를 향한 프로그래머블 로직 컨트롤러에서도 실시예가 보여진다. 또한, 오브젝트 지향의 소프트웨어 부품에 의한 표시 화면의 작성 수법도 프로그래머블 표시기에서 마찬가지의 실시예가 보여진다.
다음에, 도 15와 도 16에 도시한 검사 장치의 작성 단계에서의 순서에 관해 진술한다. 검사 장치 및 그 프로그램은, 일반적으로 검사 장치의 설계 도면, 각종 변환 회로나 하니스의 결선도, 검사 순서의 플로우 차트, 플로우 차트를 실제로 계산기에 실행시키기 위한 프로그램 등을 순차적으로 작성하고, 도면과 결선도에 응한 하드웨어의 작성 및 조립을 행하고, 프로그램은 전자계산기에 조립되어 검사 장치 전체가 구성된다. 그리고 다음에는, 디버그라고 불리는 작업이 행하여진다. 이 디버그는, 도면이나 결선도, 또는 작성한 하드웨어에 설계 또는 조립에 잘못이 없는지, 또한 프로그램에도 설계 미스나 코딩 미스가 없는지를 검사 장치를 동작시키면서 확인하고, 잘못이 발견된 경우는, 이것을 수정하여 가는 작업이다. 디버그가 완료되고, 검사 장치의 동작이 정상인 것을 확인할 수 있면, 검사 장치의 작성이 종료되고, 생산 라인 등에 반입되고, 이후는 가동하게 된다.
이 디버그에서 가장 일반적인 수법은, 프로그램을 스텝적으로 실행하여 가고, 프로그램의 로직이 올바른지, 프로그램 내의 각 변수의 데이터는 올바른지를 순차적으로 확인하고, 특히 DA 변환 스텝에서는, 프로그램 내의 변수가 DA 변환되고, 이것이 신호로서 올바르게 말단의 지그의 핀까지 도착하고 있는지를 오실로스코프나 테스터 등의 계측 기기로 파형을 관측하고, 이것이 원래의 프로그램 내의 변수 변화와 동등한지를 확인하는 것이다. 마찬가지로, AD 변환 스텝에서는, 지그의 핀으로 계측 기기에 의해 관측되는 신호가 프로그램 내의 소정의 변수에 올바르게 판독되어 있는지를 변수의 변화를 보고 확인한다. 이 디버그 작업에서, 예를 들면 가령 DA 변환된 신호 파형이 지그의 핀에서 올바르게 관측되지 않은 경우, DA 변환 회로, 하니스 또는 배선 변환 기판의 어느 하나에 설계 미스 또는 조립 미스가 있는 것이라고 판단하고, 이번에는 지그의 핀이 아니라, 하니스나 배선 기판, DA 변환 회로의 각 부위에서 검출되는 신호를 계측 기기로 관측하고, 미스의 개소를 특정하고, 이것을 수정하여 간다.
상기 검사 장치의 디버그 작업에 있어서, 지그의 핀에서 관측되는 신호와, 프로그램 내의 변수의 변화가 일치하고 있는지를 조사할 때에, 수고, 비용, 작업 스페이스가 가하여지고, 정확성의 점에서 과제가 있다. 즉, 별도의 계측기를 준비하고, 핀의 파형을 계측기의 표시 화면에 표시하고, 또한 이것과는 별도로 프로그램 변수의 변화를 검사 장치에 비치되어 있는 화면에 파형으로 표시하기 위한 프로 그램을 준비하고, 이것을 실행시키고, 프로그램 변수의 변화를 표시시키고 나서, 계측기가 표시하는 파형과 눈으로 비교한다는 작업이 필요하기 때문에, 계측기의 비용, 계측기를 설치하는 스페이스, 프로그램 변수의 표시를 위한 프로그래밍의 수고, 이 프로그램의 미스를 디버그하여 미스를 수정하는 수고, 나아가서는, 이 양자의 파형을 눈으로 비교할 때에, 각각의 화면을 육안으로 비교하기 때문에 정확한 비교를 할 수 없다는 문제가 있다. 특히, 육안에 의한 비교에서 미스가 일어나기 쉬운 요인으로서, 측정기의 표시 화면의 크기, 해상도, 표시 스케일링과, 프로그램 변수의 표시를 위한 화면의 그것들은 일반적으로는 다르기 때문에, 같은 파형라도 일견 다른 파형으로 보인다는 과제도 있다.
이에 대해, 상기 특허 문헌 1의 시스템은, 오브젝트 지향의 표시 부품에 의해, 표시 화면을 프로그래밍하고, 이 화면에 지그의 핀에서 관측되는 신호를 AD 변환에 의해 전자계산기에 받아들이고, 이것과, 또한 검사 순서나 규격치를 위한 프로그램 내 변수를 상기 표시 화면에 표시하여 비교를 행한다는 방법이 가능하고, 이 경우, 별도의 계측기를 위한 수고와 비용, 설치 스페이스, 및 각각의 화면의 파형을 눈으로 비교함에 의한 미스를 경감하는데도 효과가 있다고 생각된다. 그러나, 이 경우도, 오브젝트 지향에 의해 수고의 경감 효과는 있지만, 상기 표시 화면의 프로그래밍과 그 디버그라는 행위는 완전하게는 없어지지 않는다는 문제가 있다.
또한, 지그의 핀의 신호 표시와 프로그램 변수의 파형 표시를 육안에 의해 비교하는 대신에, 대상의 전자계산기에 의해 정확하게 행하게 하려고 하는 것도 가능하지만, 이 경우, 그 비교를 위한 프로그램이 또한 별도로 필요해지고, 프로그램 작성과 그 디버그의 수고가 증대한다는 과제가 있다. 또한, 지그의 핀의 신호는, 노이즈나 도중의 전송 경로의 임피던스에 의해, 파형이 본래의 모습으로부터 변화하거나, 시간적인 어긋남이 생기거나 하는 경우가 있고, 프로그램 변수와의 일치를 육안에 의한 비교로 판단하는 것을 한층 곤란하게 하거나, 비교를 행하게 하는 프로그램을 별도로 준비하는 경우에, 이들 신호의 변화를 가미하거나 캔슬하는 처리를 추가하는 수고가 또한 발생한다는 과제도 있다.
여기서, 지그 등의 외부의 신호와 프로그램 내 변수와의 비교는, 디버그를 위한 행위이고, 이 비교를 위해 프로그램 내 변수를 표시하거나, 비교 그 자체를 대상의 전자계산기에 의해 처리시키거나 하는 부분에 프로그래밍이 요구되는 경우, 이것은, 검사 장치의 가동 단계를 위한 본래의 프로그램인 순서나 규격치를 기술하는 프로그래밍과는 별도이고, 부가적인 노력인 것을 이미 진술하였다. 또한, 이것은, 디버그 단계에서는, 이들 본래의 프로그램의 디버그와, 부가적인 프로그램의 디버그의 양자를 행하는 때에, 이 양자가 프로그램으로서 분리되어 있지 않고, 일체로 되어 있는 경우, 디버그하고 있는 부분이 본래의 부분인지, 부가적인 부분인지를 정리하기 어렵게 되고, 디버그 작업을 혼란시킨다는 과제로도 연결된다.
본 발명에 의한 검사 장치는, 상기 과제를 해결하기 위한 것으로, 검사를 실행하는 순서나 규격치를 기술하는 프로그램 및 화면에 파형을 표시하는 프로그램과는 독립하여, 지그 등 외부 신호를 검출함과 함께, 검사 순서를 기술한 프로그램 변수를 검출하고, 양자의 파형을 동일한 화면에 동시에 표시하고, 이 양자의 비교를 용이하게 함에 의해, 디버그시의 효율을 향상시킨다.
또한, 외부 신호와 프로그램 변수의 양자를 받아들인 후, 이 비교를 육안에 의하지 않고, 검사 장치 내의 비교 수단에 의해 비교하고, 또한, 외부 신호 또는 프로그램 변수에 대해 허용 오차를 캔슬하거나, 시간축의 어긋남을 보정하거나, 필터링에 의해 노이즈 등의 불필요 성분을 제거하거나, 그 밖에 임의의 연산 처리를 행한 후에 비교를 행함에 의해, 디버그 효율을 향상시킨다.
또한, 검사 장치와 통신 회선으로 접속되고, 그 검사 장치 내의 프로그램 변수를 상기 통신 회선에 의해 판독하고, 이것과는 별도로 지그 등 외부 신호를 입력하고, 상기 프로그램 변수와, 상기 외부 신호의 양자를 표시 수단에 나열하거나 또는 중합시켜서 표시함에 의해, 디버그시의 효율을 향상시킨다.
제 1의 실시예
본 발명의 제 1의 실시예에 의한 검사 장치는, 검사 순서나 규격치를 기술하는 프로그램 및 그 실행 수단과는 별도의 구성으로, 프로그램 변수 및 외부 신호를 판독하고, 프로그램 변수의 변화를 나타내는 파형과 외부 신호를, 동일한 화면에 표시하는 파형 표시 수단을 구비하고, 검사 장치의 디버그 단계에서, 외부 신호를 관측하면서, 이것이 프로그램 변수에 올바르게 일치하고 있는지의 확인 작업을 효율화하는 것이다. 또한, 지그 등 외부의 신호를 입력하는 외부 신호 검출 수단을 새롭게 설치한다.
도 1은 본 발명의 제 1의 실시예에 의한 검사 장치의 기본 구성을 도시한 도면이다. 도 1에 있어서, 검사 장치(100)의 하드웨어는, 전자계산기(105)를 중심으로, 표시 디바이스(106), 시험 신호를 발생시키는 DA 변환 회로(103), 응답 신호를 검출하는 AD 변환 회로(109), DA 변환 회로(103) 및 AD 변환 회로(109)를 결합하기 위한 커넥터 케이블(하니스)(110), 복수의 하니스를 1개의 하니스로 종합하기 위한 배선 변환 기판(108), 배선 변환 기판(108)과 지그(112)를 접속하는 하니스(111), 검사 대상(107)에 신호를 직접 부여하며 또한 수취하는 핀(102)을 구비한 지그(112)로 구성된다.
또한, 검사 장치(100)는, 상기 구성에 더하여, 외부의 신호를 검출하는 외부 신호 검출 수단(101)과, 외부 신호 검출 수단(101)에서 검출된 신호를 검사 장치의 중심부인 전자계산기(105)에 받아들이기 위한 A/D 변환 수단(104)을 구비하고 있다. 그리고, 외부 신호 검출 수단(101) 및 A/D 변환 수단(104)에 의해 외부 신호 입력 수단을 구성하고 있다. 이들은, D/A 변환 수단(103)에 의해 지그(102)의 핀 등에 출력된 전압치를 측정하기 위한 것이고, 예를 들면 외부 신호 검출 수단(101)의 선단을 프로브로 하고, 이 프로브와 A/D 변환 수단(104)를 유연한 케이블로 접속함에 의해, 전자계산기(105)로부터 지그의 핀(102)에 출력되는 신호를 검출할 수 있다. 또한, 지그의 핀(102)에 출력되는 신호뿐만 아니라, 검사 대상(107)의 임의의 회로 블록의 출력 신호나, 배선 변환 기판(108)에서 중계되는 신호를 검출하고, 검사 대상(107)으로부터 A/D 변환 수단(109)을 통과하여 전자계산기(105)에 판독되는 신호의 외부의 상태를 검출한다.
다음에, 도 2는 도 1의 전자계산기(105)의 내부에서 주로 소프트웨어로 실현되는 검사 장치의 기능 블록도이다. 프로그램 데이터(201)는, 검사 순서나 규격치를 소프트웨어에 의해 처리하기 위한 프로그램 데이터이고, 전자계산기(105) 내의 RAM이나 ROM 등의 기억 디바이스에 격납되고, 전자계산기(105)의 중앙 연산 처리부 등(CPU)의 제어 태스크(203)에 의해 실행된다. 이 부분은, 검사 장치의 가동 단계에서는, 생산 시스템에서 행하여지는 제품 검사의 본래의 처리를 행하는 부분이다. 화면 데이터(202)는, 도 1의 표시 디바이스(106)에 표시를 행하기 위한 것으로, 표시하는 메시지나 파형 등의 화면 데이터이고, 이것도, 전자계산기(105) 내의 RAM이나 ROM 등의 기억 디바이스에 격납되고, 전자계산기(105)의 중앙 연산 처리부 등(CPU)의 화면 표시 태스크(204)에 의해 처리된다. 이 부분도, 검사 장치의 가동 단계에서는, 생산 시스템에서 행하여지는 제품 검사의 본래의 처리를 행하는 부분이고, OK, NG의 판정 결과를 표시하거나, 생산중에 검사한 각 부분의 파형의 표시를 행하거나 하는 것이다. 도 2에서는, 프로그램 데이터(201)와 화면 데이터(202), 및 제어 태스크(203)와 화면 표시 태스크(204)를 제각기 구성하고 있고, 멀티태스크 OS에 의해 관리되는 계산기 시스템에서는 이 구성으로 최적으로 된다. 단, 프로그램 데이터(201)와 화면 데이터(202), 및 제어 태스크(203)와 화면 표시 태스크(204)를 제각기 구성하지 않고, 일체의 것으로 하여 구성하는 것도 가능하다.
도 2에 있어서, 제어 태스크(203)와 화면 표시 태스크(204)의 각각에 제공되는 각 태스크 사이에서, 신호 데이터나 변수 데이터를 공통으로 이용하기 위해, 공유 메모리(205)를 마련하고 있다. 공유 메모리(205)에 있어서, Data0, Data1, …이라는 것은, 제어 태스크(203) 또는 화면 표시 태스크(204)에서 처리되는 프로그램 변수이다. In1, In2, …, Out1, Out2, …이라는 것은, AD/DA 변환 실행 태스크(208)에 의해 갱신되는 외부 신호 데이터이고, AD 변환에 의해 In1, In2, …에는 외부 신호가 입력되고, DA 변환에 의해 Out1, Out2, …의 값이 외부로 출력된다. 이들 외부 신호 데이터는, 프로그램 변수와 마찬가지로 제어 태스크(203) 또는 화면 표시 태스크(204)에 의해 리드 또는 라이트된다. 또한, 공유 메모리(205)에서 PROB라는 것은, 도 1의 외부 신호 검출 수단(101)에 의해 검출된 신호를 나타내고, AD/DA 변환 실행 태스크(208)는 도 1의 AD 변환 수단(104)에 대해 AD 변환을 실행하고, 이 PR0B에 데이터를 격납한다. 도 2에서는, 공유 메모리(205)에 의해 실시하였지만, 이것을 예를 들면 제어 태스크(203) 등인 태스크만이 액세스할 수 있는 메모리에 의해 실현하고, 화면 표시 태스크(204) 등의 별도의 태스크와 태스크 사이 통신을 행함에 의해 데이터를 공통으로 이용하는 것도 가능하다.
다음에, 내부 신호/외부 신호 선택 수단(206) 및 파형 표시 태스크(207)는, 제어 태스크(203) 및 화면 표시 태스크(204)와는 별도로 설치되어 있다. 파형 표시 태스크(207)는, 내부 신호/외부 신호 선택 수단(206)에 의해 선택된 프로그램 변수(Data0, Data1, …)와, 도 1의 외부 신호 검출 수단(101)에 의해 검출된 외부 신호(PROB) 또는 다른 외부 신호 데이터(In1, In2, …, Out1, Out2, …)를, 공유 메모리(205)로부터 각각 판독하고, 이것을 파형에 의해 표시하는 것이다.
도 3은, 도 2의 파형 표시 태스크(207)에 의해 도 1의 표시 디바이스(106)에 표시되는 표시예를 도시한 것으로, 여기서는 파형(301)과 파형(302)의 2개의 파형이 표시되어 있다. 표시하는 파형의 수는 3개 이상라도 좋다. 신호/변수 지정 수단(303, 304)은, 도 2의 내부 변수/외부 신호 선택 수단(206) 내에 구성되는 프 로그램 내 변수 및 프로부의 신호를 포함하는 외부 신호를 직접 지정하는 수단이고, 검사 장치의 디버그 단계에서 이용된다. 신호/변수 지정 수단(303)은, 파형(301)으로서, 어느 외부 신호 또는 프로그램 내 변수를 표시시키는지의 지정 수단이다. 마찬가지로 신호/변수 지정 수단(304)은, 파형(302)으로서, 어느 외부 신호 또는 프로그램 내 변수를 표시시키는지의 지정 수단이다. 신호/변수 지정 수단(303, 304)의 예로서, 도 3에서는, 드롭 다운 리스트의 형식을 도시하고 있다. 이것은, 파형(301) 또는 파형(302)에 대해 디버그를 행하는 사람이, 예를 들면 더블 클릭 등의 조작을 행함으로써 표시된다. 그 밖에, 도 3의 표시 화면에 메뉴를 마련하고, 이 메뉴로부터 파형(303) 또는 파형(304)의 선택 리스트를 도 3의 화면상에 표시하여도 좋다.
도 4는, 도 2의 내부 변수/외부 신호 선택 수단(206)의 동작의 흐름을 도시한 것으로, 도 3의 신호/변수 지정 수단(303 또는 304)에 의해 지정된 프로그램 내 변수(Data0, Data1, …), 또는 외부 신호(PROB, In1, In2, …, Out1, Out2, …) 등의 선택치인 신호/변수 선택치(401)를 디코더(402)에 의해 어드레스(403)로 변환한다. 이 어드레스(403)에 의해 도 2의 공유 메모리(205)로부터 소정의 데이터를 취득하고, 파형 표시 태스크(207)에 데이터를 전송하여 파형을 표시한다.
이상과 같이 제 1의 실시예에 의하면, 검사 프로그램 내의 프로그램 변수 및 검사 장치로부터 입출력되는 외부 신호를 기억하는 기억 수단(공유 메모리(205))과, 프로그램 변수 및 외부 신호로부터 소정의 신호를 선택하여 파형 표시하는 파형 표시 수단(내부 변수/외부 신호 지정 수단(206)과 파형 표시 태스크(207))을 구 비하고, 프로그램 변수 및 외부 신호를, 검사 프로그램의 실행 수단(제어 태스크(203))과 독립하여 파형으로 표시 가능하게 하였기 때문에, 외부 신호를 관측하면서, 프로그램 변수에 올바르게 일치하고 있는지의 확인 작업을 효율화할 수 있다.
즉, 검사 장치(100)의 디버그 단계에서, 전자계산기(105)가 실행하는 프로그램 내의 변수가 올바르게 DA 변환되고, 이것이 하니스(110, 111)나 배선 변환 기판(108)을 통과하고, 지그의 핀(102)까지 올바르게 도착하고 있는지를, 디버그 대상의 가동 단계의 본래의 프로그램과는 분리하고, 또한, 별도로 오실로스코프나 테스터 등의 측정기를 준비하는 일 없이, 동시에 동일한 화면에, 프로그램 내 변수와 지그의 핀 등에서 검출되는 외부 신호를 파형 표시하고, 양자의 비교를 행함으로써 효율적으로 확인할 수 있다.
제 2의 실시예
본 발명의 제 2의 실시예에 의한 파형 표시 장치는, 별도로 마련된 검사 장치에 대한 디버그 작업을 효율화하는 것으로, 검사 장치와 통신 회선으로 접속되고, 검사 장치에 입출력하는 외부 신호와 검사 장치의 프로그램 변수를 통신 회선을 통하여 판독하고, 외부 신호와 프로그램 변수의 변화를 나타내는 파형을 동일한 화면에 표시하는 파형 표시 수단을 구비한 것이다. 이로써, 통신 회선으로 접속할 수 있다 또다른 검사 장치에 대한 디버그에도 활용이 가능하고, 검사 장치 개개에 파형 표시를 위한 각 수단을 마련할 필요를 없애고, 저비용으로 복수의 검사 장치의 디버그 작업을 효율화하는 것이다.
도 5는, 본 발명의 제 2의 실시예에 의한 파형 표시 장치의 기본 구성을 도시한 도면이다. 도 5에 있어서, 검사 장치(501)와는 별도로, 이 검사 장치(501)와 통신 회선(유선, 무선을 불문한다)(502)으로 접속되는 파형 표시 장치(500)를 마련한다. 이 파형 표시 장치(500)는, 파형 표시 수단(503), 상기 통신 회선(502)과의 통신 인터페이스(504), AD 변환 수단(505), 외부의 신호 검출을 위한 외부 신호 검출 수단(506), 이 파형 표시 장치(500)의 각 수단을 제어하는 중앙 연산 장치(CPU)(507)로 구성된다. 또한, AD 변환 수단(505) 및 외부 신호 검출 수단(506)은 신호 입력 수단을 구성한다.
도 6은, 도 5의 중앙 연산 장치(CPU)(507)에 의해 실행되는 소프트웨어 또는 처리의 구성을 도시한다. 도 6에 있어서, AD 변환 태스크(602)는, 지그의 핀 등에서 관측되는 신호를 외부 신호 검출 수단(506)으로 받아들이고 AD 변환한다. 내부 변수/외부 신호 선택 수단(603)은, 도 3 및 도 4와 같은 수단이고, 선택된 신호 또는 변수의 선택치를 어드레스로 변환한다. 통신 태스크(604)는, 통신 회선(607)을 통하여 상기 어드레스를 별도로 마련된 검사 장치의 전자계산기(605)에 알린다. 전자계산기(605)의 내부에 마련한 통신 태스크(606)는, 파형 표시 장치의 통신 태스크(604)로부터 보내오는 어드레스를 수취하고, 이 어드레스를 기초로 공유 메모리(205)에 액세스하여, 소정의 데이터를 취출한다. 소정의 데이터를 취출한 후, 이번에는 통신 회선(607)을 통하여, 파형 표시 장치의 통신 태스크(604)에 데이터를 되돌려 보낸다. 파형 표시 수단(601)은, AD 변환 태스크(602)에 의해 얻어진 값과, 통신 태스크(604)로부터 되돌려 보낸 값을 도 5의 표시 수단(503)에 파형 으로서 표시하는 파형 표시 태스크이다. 또한, 여기서, 내부 변수/외부 신호 선택 수단(603)에서는, 선택된 신호 또는 파형의 선택치만을 통신 회선(607)에 의해 전자계산기(605)에 보내고, 전자계산기(605)의 내부에서 이 선택치를 어드레스로 변환하여도 좋다.
이상과 같이, 본 실시예의 파형 표시 장치에 의하면, 검사 프로그램에 따라 검사를 행하는 검사 장치와 통신 회선으로 접속되고, 검사 장치로부터 검사 프로그램 내의 프로그램 변수 및 검사 장치로부터 입출력되는 외부 신호를 받아들이는 수단과, 프로그램 변수 및 외부 신호로부터 소정의 신호를 선택하여 파형 표시하는 파형 표시 수단을 구비하였기 때문에, 검사 장치(605) 자체로부터, 파형 표시 태스크(601)나 AD 변환 태스크(602), 내부 변수/외부 신호 판별 수단(603) 등의 파형 표시에 관한 수단을 생략하고, 검사 장치 자체의 구성을 단순하게 할 수 있고, 제 1의 실시예에서 나타낸 검사 장치에 의해 얻어지는 효과와 같은 효과를 저비용으로 얻을 수 있다.
제 3의 실시예
본 발명의 제 3의 실시예에 의한 검사 장치는, 파형의 높이 스케일과 시간축 스케일의 설정 및 표시 조정 수단을 구비하고, 외부 신호 및 프로그램 변수의 파형을 육안에 의해 확인하는 작업을 행하기 쉽게 하는 것이다.
도 7은 본 발명의 제 3의 실시예에 의한 검사 장치의 파형 표시 수단을 도시한 블록도이다. 본 실시예의 파형 표시 수단은, 도 2의 내부 변수/외부 신호 선택 수단(206)과 파형 표시 태스크(207)의 사이에 파형의 높이 스케일을 조정하는 수단 을 마련한 것이다. 이것은, 파형 표시 태스크에 의해 표시되는 파형의 수만, 내부 변수/외부 신호 선택 수단(206)으로부터 얻어지는 데이터에 어느 배율을 곱하는 증폭 압축 처리를 행하는 증폭 압축 수단(701, 702)과, 또한 도 8에 도시된 높이 스케일의 설정 수단인 높이 스케일 설정 수단(801, 802)으로 구성된다. 높이 스케일 설정 수단(801, 802)은, 도 3의 신호/변수 지정 수단(303, 304)과 같은 작용을 행하는 수단으로, 각각의 파형의 높이 스케일을 디버그를 행하는 사람에게 지정하게 하는 것이다.
또한, 도 7의 시간축 조정 수단(703)은, 파형 표시 태스크(207)에 의해 그려지는 파형의 시간축 스케일을 조정하는 것으로, 도 8의 시간축 스케일 설정 수단(803)에 의해 지정된 스케일 값을 파형 표시 태스크(207)에 전달하는 것이다. 도 7의 파형 표시 태스크(207)에서는, 이 값에 따라, 파형을 표시하기 위한 하나의 플롯과 다음 플롯의 간격을 결정할 수 있다. 또는, 이 플롯의 간격은 일정하게 하여 두고, 스케일 값에 응하여 파형 표시를 실행하는 시간 간격을 결정하여도 좋다.
이상과 같이 제 3의 실시예에 의하면, 파형의 높이 스케일과 시간축 스케일을 자유롭게 조정 가능하기 때문에, 외부 신호와 프로그램 변수를 육안에 의해 확인하는 작업을 행하기 쉽게 할 수 있고, 효율적인 파형의 비교가 가능해진다.
제 4의 실시예
본 발명의 제 4의 실시예는, 내부 변수/외부 신호 선택 수단에 의해 선택한 외부 신호와 프로그램 변수를 비교하는 비교 수단을 구비하고, 일치 또는 불일치의 비교 결과를 나타내고, 비교 작업을 신속, 정확하게 행함에 의해 디버그 작업을 효 율화한 것이다.
도 9는 본 발명의 제 4의 실시예에 의한 검사 장치의 파형 표시 수단을 도시한 블록도이다. 도 9에 있어서, 내부 변수/외부 신호 선택 수단(206)의 후단에, 선택한 외부 신호와 프로그램 변수를 비교하는 비교 수단(콤퍼레이터)(901)을 설치한다. 비교 수단(901)의 비교 결과는, 후단의 파형 표시 수단(207)에 전달하고, 파형 대신에, 양자가 일치하고 있는 경우는, OK 등의 표시, 불일치의 경우는 NG 등의 표시를 행한다. 이 경우, 비교 결과만을 판별할 수 있으면 좋기 때문에, 그래픽 표시 디바이스 등을 이용하지 않고, LED 등의 염가의 표시 소자로 대용이 가능해진다. 이 구성에 의해, 육안에 의한 비교에 비하여 보다 정확한 비교를, 저비용으로 실현할 수 있다.
이상과 같이 제 4의 실시예에 의하면, 외부 신호와 프로그램 변수를 비교하는 비교 수단을 구비하고, 일치 또는 불일치의 비교 결과를 나타냈기 때문에, 육안에 의한 비교에 의하지 않고, 파형의 비교 작업을 신속, 정확하게 행할 수 있고, 또한 실제의 파형 표시를 생략함에 의해 저비용으로 디버그 작업을 효율화할 수 있다.
제 5의 실시예
본 발명의 제 5의 실시예는, 내부 변수/외부 신호 선택 수단에 의해 선택한 외부 신호와 프로그램 변수를 표시 또는 비교하는 때에, 측정 오차 등 허용 오차를 제거하는 수단을 가지며, 비교 작업을 신속, 정확하게 행함에 의해 디버그 작업을 효율화하는 것이다.
도 10은 본 발명의 제 5의 실시예에 의한 검사 장치의 파형 표시 수단을 도시한 블록도이다. 도 10에 있어서, 내부 변수/외부 신호 선택 수단(206)의 후단에, 가감산기(1001)를 마련한 것으로, 이 구성에 의해, 측정 오차 등 소정의 허용 오차를 캔슬하고 나서의 비교가 가능해진다. 여기서, 가감산기 대신에, 필터링 처리 수단을 마련한 경우는, 노이즈 등 불필요한 주파수 성분을 캔슬하고 나서의 비교가 가능해진다.
이상과 같이 제 5의 실시예에 의하면, 허용 오차를 제거하는 오차 제거 수단을 구비함에 의해, 노이즈 성분을 제거할 수 있고, 파형의 비교 작업을 신속, 정확하게 행하고, 디버그 작업을 효율화할 수 있다.
제 6의 실시예
본 발명의 제 6의 실시예는, 내부 변수/외부 신호 선택 수단에 의해 선택한 외부 신호와 프로그램 변수를 표시 또는 비교할 때에, 신호 전송 경로상의 지연 시간이나, 프로그램 변수의 값을 파형 표시 수단까지 전달하기까지의 처리에 의한 시간축의 어긋남을 캔슬하는 수단을 구비하고, 비교 작업을 신속, 정확하게 행함에 의해 디버그 작업을 효율화하는 것이다.
본 제 6의 실시예에서는, 도 3의 신호/변수 지정 수단(303, 304)과 같은 수단에 의해, 시간축의 어긋남의 보정치를 설정하는 수단을 마련하고, 이 설정치를 도 2의 파형 표시 태스크(207)에 전달함에 의해, 시간축의 어긋남을 캔슬하여 파형의 비교가 가능해진다. 예를 들면, 도 3의 파형 신호(301)에 비하여, 파형 신호(302)가 지연되어 파형 표시 태스크에 전달되는 경우, 설정된 시간축 보정치만 큼 왼쪽으로 비켜서 표시함으로써, 파형 신호(301과 302)의 비교를 보정할 수 있다. 또는, 도 11에 도시한 바와 같이, 내부 변수/외부 신호 선택 수단(206)의 후단에 지연 수단(1101)을 마련함에 의해, 시간축의 어긋남의 보정을 행하여도 좋다.
이상과 같이 제 6의 실시예에 의하면, 내부 변수/외부 신호 선택 수단에 의해 선택한 외부 신호와 프로그램 변수의 시간축의 어긋남을 캔슬하는 수단을 구비함에 의해, 파형의 비교 작업을 신속, 정확하게 행하고, 디버그 작업을 효율화할 수 있다.
제 7의 실시예
본 발명의 제 7의 실시예는, 함수의 보존 수단과 이 함수를 연산하는 수단을 구비하고, 내부 변수/외부 신호 선택 수단에 의해 선택한 외부 신호와 프로그램 변수에 대해, 상기 함수 연산을 행하고, 외부 신호나 프로그램 내 변수에 비선형의 특성의 값이 부가 중첩되어 있는 경우에도, 별도로 요구되는 상기 값의 제거 작업을 생략하고, 비교 작업을 신속, 정확하게 행함에 의해 디버그 작업을 효율화한 것이다.
도 12는 본 발명의 제 7의 실시예에 의한 검사 장치의 파형 표시 수단을 도시한 블록도이다. 도 12에 있어서, 내부 변수/외부 신호 선택 수단(206)의 후단에, 함수 연산 태스크(1201, 1203)을 설치하고 있다. 함수 연산 태스크(1201, 1203)는, 함수 보존 수단(1202, 1204)에 보존하고 있는 소정의 함수로부터 판독한 함수에 따라, 내부 변수/외부 신호 선택 수단(206)으로부터 전달되는 데이터를 가공하고, 후단에 전달하는 것이다. 여기서, 함수의 변수는, 내부 변수/외부 신호 선택 수단(206)으로부터 전달되는 데이터, 또는 도 2의 공유 메모리(205) 내에 있는 다른 데이터라도 좋다. 또한, 여기서, 함수 보존 수단(1202, 1204)에 주어지는 함수는, 도 13과 같이 각 파형에 대해 설정되는 것이다. 또한, 도 13의 텍스트 입력 박스(1301, 1302)는, 각 파형에 대해 텍스트로 함수를 설정하도록 되어 있다.
이상과 같이 제 7의 실시예에 의하면, 예를 들면, 비선형의 성분이 신호나 데이터에 중첩되어 있는 경우, 비선형 성분을 고차원의 함수에 의해 근사(近似)하고, 이 성분을 제거하는 등의 처리가 가능해지고, 보다 일반성이 높은 보정을 행하고 나서의 비교가 가능해진다.
제 8의 실시예
본 발명의 제 8의 실시예는, 내부 변수/외부 신호 선택 수단에 의해 선택한 외부 신호와 프로그램 변수에 대해 별도로 할당된 이름을 보존하는 보존 수단과, 상기 이름과 외부 신호 및 프로그램 변수와의 사이에 링크를 형성하는 링크 수단을 구비하고, 파형 표시 수단에 파형을 표시할 때에 상기 이름을 표시함에 의해, 외부의 신호와 프로그램 내의 변수를 육안에 의해 확인하는 작업을 행하기 쉽게 하는 것이다.
도 14는 본 발명의 제 8의 실시예에 의한 프로그램 변수 및 외부 신호의 이름의 보존 수단과 링크 수단을 도시한 구성도이다. 도 14에 있어서, 이름의 보존 수단(1401)은, 도 2의 공유 메모리(205) 내의 각 데이터(프로그램 변수, 외부 신호, 외부 신호 검출 수단에 의한 외부 신호)에 대해 이름을 할당하고, 이것을 보존하는 수단으로서, 예를 들면 도 2의 공유 메모리(205) 내에 그 데이터를 배치함 으로써 실시된다. 그리고, 이 할당된 이름과 그것에 대응하는 외부 신호 또는 프로그램 변수와의 사이에는 링크가 형성되어 있다. 파형 표시 수단(1402)에 표시하여야 할 파형은, 도 3의 신호/변수 지정 수단(303, 304)에 의해 선택되지만, 이 선택치에 응하여 파형 표시 수단은, 공유 메모리(205)에 액세스하고, 이름의 보존 수단(1401)의 테이블로부터 이름을 판독하고, 이 이름을 대응하는 파형의 부근에 표시를 실시한다. 이 구성에 의해, 파형을 신호나 변수의 성격이나 종류를 용이하게 특정하면서 비교를 행하는 것이 가능해진다.
이상과 같이 제 8의 실시예에 의하면, 내부 변수/외부 신호 선택 수단에 의해 선택한 외부 신호와 프로그램 변수의 이름을 파형에 부가하여 표시함에 의해, 외부의 신호와 프로그램 내의 변수를 육안에 의해 확인하는 작업을 행하기 쉽게 할 수 있다.
본 발명의 검사 장치에 의하면, 검사 프로그램 내의 프로그램 변수 및 검사 장치로부터 입출력되는 외부 신호를 기억하는 기억 수단과, 프로그램 변수 및 외부 신호로부터 소정의 신호를 선택하여 파형 표시하는 파형 표시 수단을 구비하고, 프로그램 변수 및 외부 신호를, 검사 프로그램의 실행 수단과 독립하여 파형으로 표시 가능하게 하였기 때문에, 외부 신호를 관측하면서, 프로그램 내 변수에 올바르게 일치하고 있는지의 확인 작업을 효율화할 수 있다.
본 발명의 파형 표시 장치에 의하면, 검사 프로그램에 따라 검사를 행하는 검사 장치와 통신 회선으로 접속되고, 검사 장치로부터 검사 프로그램 내의 프로그 램 변수 및 검사 장치로부터 입출력되는 외부 신호를 받아들이는 수단과, 프로그램 변수 및 외부 신호로부터 소정의 신호를 선택하여 파형 표시하는 파형 표시 수단을 구비하였기 때문에, 검사 장치 자체의 구조에 전혀 개량을 가하는 일 없이, 이 파형 표시 장치에 의해, 외부 신호를 관측하면서, 프로그램 내 변수에 올바르게 일치하고 있는지의 확인 작업을 효율화할 수 있다.

Claims (2)

  1. 검사 프로그램에 따라 검사를 행하는 검사 장치에 있어서,
    검사 프로그램에 따라 검사를 행하는 실행 수단과,
    상기 검사 프로그램 내의 프로그램 변수 및 상기 검사 장치로부터 입출력되는 외부 신호를 기억하는 기억 수단과,
    상기 프로그램 변수 및 상기 외부 신호로부터 소정의 신호를 선택하여 동일한 화면에 파형 표시하는 파형 표시 수단을 구비하고,
    상기 프로그램 변수 및 상기 외부 신호를, 상기 검사 프로그램의 실행 수단과 독립하여 파형으로 표시 가능하게 한 것을 특징으로 하는 검사 장치.
  2. 검사 프로그램에 따라 검사를 행하는 검사 장치와 통신 회선으로 접속되는 파형 표시장치에 있어서,
    상기 검사 장치로부터 상기 검사 프로그램 내의 프로그램 변수 및 상기 검사 장치로부터 입출력되는 외부 신호를 받아들이는 수단과,
    상기 프로그램 변수 및 상기 외부 신호로부터 소정의 신호를 선택하여 동일한 화면에 파형 표시하는 파형 표시 수단을 구비한 것을 특징으로 하는 파형 표시장치.
KR1020040064975A 2003-08-25 2004-08-18 검사 장치 및 파형 표시 장치 KR100682183B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00299730 2003-08-25
JP2003299730A JP2005069859A (ja) 2003-08-25 2003-08-25 検査装置及び波形表示装置

Publications (2)

Publication Number Publication Date
KR20050022313A KR20050022313A (ko) 2005-03-07
KR100682183B1 true KR100682183B1 (ko) 2007-02-12

Family

ID=34404863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040064975A KR100682183B1 (ko) 2003-08-25 2004-08-18 검사 장치 및 파형 표시 장치

Country Status (3)

Country Link
JP (1) JP2005069859A (ko)
KR (1) KR100682183B1 (ko)
CN (1) CN100492029C (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4888148B2 (ja) * 2007-02-13 2012-02-29 横河電機株式会社 半導体試験装置
CN100504401C (zh) * 2007-09-14 2009-06-24 电子科技大学 一种三维波形实时显示方法和系统
JP5574192B2 (ja) * 2012-08-08 2014-08-20 横河電機株式会社 波形表示装置
US9541579B2 (en) * 2012-09-25 2017-01-10 Tektronix, Inc. Methods and systems for generating displays of waveforms
CN106233134B (zh) * 2014-04-16 2019-07-19 株式会社日立制作所 超声波检查装置以及超声波检查方法
CN105527558B (zh) * 2015-09-14 2019-01-11 杭州长川科技股份有限公司 测试系统的坐标图形显示单元及其显示方法
CN105589028B (zh) * 2015-09-14 2018-05-22 杭州长川科技股份有限公司 一种用于集成电路测试的系统及其扫描测试及显示方法

Also Published As

Publication number Publication date
KR20050022313A (ko) 2005-03-07
CN1591030A (zh) 2005-03-09
CN100492029C (zh) 2009-05-27
JP2005069859A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
Paunović et al. A methodology for testing complex professional electronic systems
JP3853060B2 (ja) バウンダリースキャン検査装置
CN111124877A (zh) 一种列车显示器软件测试方法、装置及系统
KR100682183B1 (ko) 검사 장치 및 파형 표시 장치
EP3767888A1 (en) A method, a diagnosing system and a computer program product for diagnosing a fieldbus type network
CN108319516B (zh) 一种测试系统及测试方法
CN111521924A (zh) 一种小型便携式可拆卸的芯片产品自动化测试方法
CN101750568A (zh) 通用的电缆线测试方法
CN113608089B (zh) 开关电源mos管的soa测试方法、系统、装置及可读存储介质
US5020010A (en) Method for preparing and evaluating measurement specificatons for an electronic circuit
US11635457B2 (en) Apparatus and method for performing time domain reflectormetry
CN111044823A (zh) 一种复杂电子装备的多参数集成测试系统及方法
CN113474631B (zh) 诊断机检验系统以及诊断机检验方法
CN113701811B (zh) 一种设计自动测试方法、平台、存储介质和电子设备
JPH06195216A (ja) 検証プログラム自動生成装置
KR20060108257A (ko) 검사 장치 디버그 시스템
CN113077735B (zh) 一种车载显示设备的测试方法、装置及系统
CN113640026B (zh) 一种工业设备测试方法和装置、测试系统
JP2012122894A (ja) ハーネス検査装置
JP5303968B2 (ja) エレベータのプログラム検証システム
JP2003222659A (ja) 解析シミュレータ、解析シミュレート方法及び解析シミュレートプログラム
JP2023162571A (ja) シミュレーションシステムとそのオープンループテスト処理方法
CN113253096A (zh) 一种印刷电路自动检测系统及检测方法
JP2023047634A (ja) 試験システム及び試験方法
CN116401158A (zh) 一种基于模型的电子设备联试方法及联试指标验证系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 12