JP3853060B2 - バウンダリースキャン検査装置 - Google Patents
バウンダリースキャン検査装置 Download PDFInfo
- Publication number
- JP3853060B2 JP3853060B2 JP04519298A JP4519298A JP3853060B2 JP 3853060 B2 JP3853060 B2 JP 3853060B2 JP 04519298 A JP04519298 A JP 04519298A JP 4519298 A JP4519298 A JP 4519298A JP 3853060 B2 JP3853060 B2 JP 3853060B2
- Authority
- JP
- Japan
- Prior art keywords
- boundary scan
- inspection
- test
- scan inspection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 title claims description 595
- 238000012360 testing method Methods 0.000 claims description 261
- 239000013598 vector Substances 0.000 claims description 105
- 238000012545 processing Methods 0.000 description 44
- 230000007547 defect Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 18
- 102000018700 F-Box Proteins Human genes 0.000 description 14
- 108010066805 F-Box Proteins Proteins 0.000 description 14
- 238000011960 computer-aided design Methods 0.000 description 14
- 230000002950 deficient Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 102100038460 CDK5 regulatory subunit-associated protein 3 Human genes 0.000 description 2
- 101000882982 Homo sapiens CDK5 regulatory subunit-associated protein 3 Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/318547—Data generators or compressors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318597—JTAG or boundary scan test of memory devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31932—Comparators
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バウンダリースキャンテストに対応した半導体素子を用いたバウンダリースキャン回路の検査に使用するバウンダリースキャン検査装置に関する。
【０００２】
【従来の技術】
近年、バウンダリースキャンテストは、これまでのインサーキットテストやファンクションテストでは対応しきれなくなっている高密度高機能基板の実装検査に対する検査手法として注目を浴びている。また、バウンダリースキャンテストに対応する検査装置も色々なメーカーにおいて開発されつつある。
【０００３】
以下に従来のバウンダリースキャン検査装置について説明する。
図５は従来のバウンダリースキャン検査装置のブロック図を示すものである。図５において、１１がバウンダリースキャン検査装置である。１２はバウンダリースキャン検査対応ＩＣのバウンダリースキャンセル構造やバウンダリースキャンの各モードへ移行する為の命令語などが記述されているＢＳＤＬ（Ｂｏｕｎｄａｒｙ Ｓｃａｎ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ）ファイル６と回路図情報を示すＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）データ７からバウンダリースキャンテストベクトルを生成するバウンダリースキャンテストベクトル生成部である。１３はバウンダリースキャンテストベクトル生成部１２からのバウンダリースキャンテストベクトルと、検査時の条件を設定する検査条件設定部４からのデータとからテスト実行データを生成するテスト実行データ生成部である。２はバウンダリースキャン検査装置１１の中にあるテスト実行部である。このテスト実行部２において、２１はテスト実行データ生成部１３からのテスト実行データを基にバウンダリースキャン検査の実行全体をコントロールするテストコントロール部、１２２はバウンダリースキャン検査を実行したときの不良原因、不良個所を解析する不良解析部、１２３はテストコントロール部２１からの制御により実際にバウンダリースキャン検査信号の入出力を行う検査信号処理部、２４はバウンダリースキャン検査の結果データの登録管理を行う結果データ登録部、２５は結果データ登録部２４で登録されるデータ登録ファイルである。
【０００４】
また、５はバウンダリースキャン検査対象回路である被バウンダリースキャン検査回路であり、５１、５２、５３は被バウンダリースキャン検査回路５の中にあるバウンダリースキャン検査対応ＩＣである。そして、バウンダリースキャン検査対応ＩＣ５１、５２、５３のバウンダリースキャン検査信号の端子であるＴＤＩ（Ｔｅｓｔ Ｄａｔａ Ｉｎｐｕｔ），ＴＤＯ（Ｔｅｓｔ Ｄａｔａ Ｏｕｔｐｕｔ），ＴＣＫ（Ｔｅｓｔ Ｃｌｏｃｋ），ＴＭＳ（Ｔｅｓｔ Ｍｏｄｅ Ｓｅｌｅｃｔ）については、検査信号処理部１２３のバウンダリースキャン検査信号を入出力する端子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとの間において、ＴＣＫ，ＴＭＳはすべてが各々接続されるが、ＴＤＩ，ＴＤＯは検査信号処理部１２３のＴＤＯからバウンダリースキャン検査対応ＩＣ５１のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５１のＴＤＯからバウンダリースキャン検査対応ＩＣ５２のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５２のＴＤＯからバウンダリースキャン検査対応ＩＣ５３のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５３のＴＤＯから検査信号処理部１２３のＴＤＩに接続されている。さらに、バウンダリースキャン検査対応ＩＣ５１のバウンダリースキャン検査対応出力端子であるＡ１，Ａ２はバウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２と接続されており、そして、このＩＣ５１のＡ１とＩＣ５２のＢ１はコネクタ５６の１番端子にも、ＩＣ５１のＡ２とＩＣ５２のＢ２はコネクタ５６の２番端子にもそれぞれ接続されている。また、バウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応出力端子Ｃ１，Ｃ２はバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｄ１，Ｄ２と接続されている。さらに、テスト実行部２の中の３１はバウンダリースキャン検査信号ＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳ以外に被バウンダリースキャン検査回路５を検査する為のデジタル信号を入出力するデジタル入出力部であり、被バウンダリースキャン検査回路５の中の５４はインバーターＩＣ、５５はバッファーＩＣであり、バッファーＩＣ５５の出力はインバーターＩＣ５４の入力に接続されており、インバーターＩＣ５４の出力はバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに接続されている。さらにバッファーＩＣ５５の出力とインバーターＩＣ５４の入力の両方がデジタル入出力部３１の出力端子に接続されている。
【０００５】
以上のように構成されたバウンダリースキャン検査装置１１において、以下その動作について説明する。
まず、バウンダリースキャン検査をするために被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトルを生成する上で必要となる、被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１、５２、５３のＢＳＤＬファイルが入ったＢＳＤＬファイル６と被バウンダリースキャン検査回路５の回路図情報であるＣＡＤデータ７をバウンダリースキャン検査装置１１のバウンダリースキャンテストベクトル生成部１２に供給する。そこで、バウンダリースキャンテストベクトル生成部１２でＣＡＤデータ７からバウンダリースキャン検査対象の回路を抜き出し、バウンダリースキャン検査対応ＩＣのバウンダリースキャンセル構造やバウンダリースキャンの各モードへ移行する為の命令語などが記述されているＢＳＤＬファイル６と照らし合わせて、被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトルを、検査装置メーカーの間では標準となりつつあるＶｅｃｔｏｒ ＣｏｎｔｒｏｌＬａｎｇｕａｇｅ（以下、ＶＣＬと呼ぶ）の記述書式に基づいて生成する。これにより生成されたバウンダリースキャンテストベクトルは、バウンダリースキャンテストベクトル生成部１２からテスト実行データ生成部１３に渡される。また、被バウンダリースキャン検査回路５への電源印加のタイミングや被バウンダリースキャン検査回路５を検査する時の被バウンダリースキャン検査回路５の回路設定条件などをバウンダリースキャン検査装置１１のオペレータが検査条件設定部４へ入力すると、この回路設定条件などが検査条件設定部４からテスト実行データ生成部１３に渡され、この検査条件に応じてテスト実行データ生成部１３が被バウンダリースキャン検査回路５のバウンダリースキャンテストベクトルを修正して、テスト実行データを生成する。この生成されたテスト実行データに基づきテスト実行部２でバウンダリースキャンテストが実行される。
【０００６】
実際にはテスト実行データを基に、バウンダリースキャン検査の実行全体をコントロールするテストコントロール部２１がテスト実行データに応じたバウンダリースキャン検査信号を出す様に検査信号処理部１２３に命令を与えると、検査信号処理部１２３はその命令に応じてテスト実行データを基にバウンダリースキャン検査信号であるＴＣＫ，ＴＭＳ信号を被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１，５２，５３の全てに出力するとともに、ＴＤＯ信号を被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１のＴＤＩを通してバウンダリースキャン検査対応ＩＣ５１，５２，５３の中をシフトした後、バウンダリースキャン検査信号がバウンダリースキャン検査対応出力端子Ａ１，Ａ２およびバウンダリースキャン検査対応出力端子Ｃ１，Ｃ２にラッチ出力され、その後にバウンダリースキャン検査結果信号がバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２およびＤ１，Ｄ２に取り込まれた後で、バウンダリースキャン検査対応入力端子、出力端子であるＡ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号はバウンダリースキャン検査対応ＩＣ５１，５２，５３の中をシフトされてバウンダリースキャン検査対応ＩＣ５３のＴＤＯを通して検査信号処理部１２３のＴＤＩに入力される。この一連の流れが一つのパケット（一つの検査パターンの単位の意味であり、以下パケットと呼ぶ）を検査する時の流れであり、これを示したのが図６である。図６において、４１はバウンダリースキャン検査信号シフト，４２はバウンダリースキャン検査信号ラッチ出力，４３はバウンダリースキャン検査結果信号取込み，４４はバウンダリースキャン検査結果信号シフトである。
【０００７】
このバウンダリースキャン検査を実行する時と同時に、デジタル入出力部３１は図６のバウンダリースキャン検査信号ラッチ出力４２からバウンダリースキャン検査結果信号取込み４３の間だけデジタル入出力部３１の出力端子からバッファーＩＣ５５の出力とインバーターＩＣ５４の入力端子の両方に１または０の信号が出力され続ける。そこで、この信号に応答したインバーターＩＣ５４の出力に対して、バウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに入力される信号が図６でのバウンダリースキャン検査結果信号取込み４３の時にバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに取り込まれ、バウンダリースキャン検査対応入力端子、出力端子である、Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号と一緒にバウンダリースキャン検査結果信号シフト４４のタイミングでシフトされて検査信号処理部１２３のＴＤＩに入力される。
【０００８】
この検査信号処理部１２３のＴＤＩにシフトされて帰ってきたバウンダリースキャン検査結果信号のデータと、テスト実行データに応じたバウンダリースキャン検査信号から予測される期待値データとを検査信号処理部１２３で比較して、両者が一致するか否かを調べる。
【０００９】
ここで、この期待値データはバウンダリースキャンテストベクトル生成部１２でもってＢＳＤＬファイル６とＣＡＤデータ７からバウンダリースキャンテストベクトルを生成すると同時に生成されるが、ＶＣＬ記述書式で表されたバウンダリースキャンテストベクトルの中には表現出来ないので、便宜上バウンダリースキャンテストベクトルを人間が見て理解する時の参考としてバウンダリースキャンテストベクトルの最終のコメント部分に、期待値データが被バウンダリースキャン検査回路５の中の検査対象回路部分の回路情報であるデバイスのバウンダリースキャンセル番号、接続ピン番号、接続ピン信号名と共に表現されてはいる。このバウンダリースキャンテストベクトルのコメント部分の一部を表したのが図７である。図７の上側はバウンダリースキャンテストベクトルのデータ部分であり、下側はバウンダリースキャンテストベクトルの最終部分にある期待値データ、回路情報を示したコメント部分である。この期待値データ、回路情報を示したコメント部分は左からパケット内のビット番号、デバイスのバウンダリースキャンセル番号、デバイス名とそのデバイスの接続ピンの番号、デバイスの接続ピン信号名、期待値データである。期待値データの横方向９ビット分のデータは９パケット分のデータを示している。また、期待値データの中の０,１のデータはデバイスのバウンダリースキャンセルからの出力データであり、Ｌ，Ｈのデータはデバイスのバウンダリースキャンセルへの入力データである。そして、デバイスの接続ピン信号名が同じ名前、例えばＵ１＿Ｕ３＿１０は３個所が同じであれば、これらのデバイスの接続ピンはつながっていることになる。そこで、この３個所の期待値データの９パケット分の各データを入力と出力で比較してみると、同じ値になっている。
【００１０】
しかし、このバウンダリースキャンテストベクトルのコメント部分に表されたデータは検査装置メーカーでは標準になりつつあるＶＣＬ記述書式では意味のあるデータとして表現出来ないために、テスト実行データ生成部１３で解釈する事が出来ず、結果として検査信号処理部１２３はバウンダリースキャンテストベクトル生成部１２でもってＢＳＤＬファイル６とＣＡＤデータ７からバウンダリースキャンテストベクトルを生成すると同時に生成される図８に示す期待値データファイルをバウンダリースキャンテストベクトル生成部１２から読み込んでいる。この図８については、冒頭にバウンダリースキャン検査対応ＩＣのつながりがＵ１，Ｕ２，Ｕ３，〜，Ｕ８ へとつながっていることと、Ｕ１，Ｕ２，〜，Ｕ８ までのトータルのバウンダリースキャンセルの数が１８８であることが示されている。次に、各パケットでのバウンダリースキャンセル１から１８８までに対応したビット番号での期待値について、バウンダリースキャンセルが出力の時は０または１として、バウンダリースキャンセルが入力の時はＨ，Ｌとして、不定値の時は＊として表現されている。
【００１１】
そこで、被バウンダリースキャン検査回路５が正常ならばバウンダリースキャン検査結果信号のデータと期待値データが一致するのであるが、被バウンダリースキャン検査回路５に異常があればバウンダリースキャン検査結果信号のデータと期待値データは異なることになる。そこで、被バウンダリースキャン検査回路５のＯＫ／ＮＧの結果を検査信号処理部１２３からテストコントロール部２１に返される。そこで結果がＯＫであれば、テストコントロール部２１はその結果を結果データ登録部２４に登録する指示を与え、結果データ登録部２４はＯＫの結果をデータ登録ファイル２５に登録する。また結果がＮＧの場合には、テストコントロール部２１が不良解析部１２２に指示を出して、検査信号処理部１２３に帰ってきたバウンダリースキャン検査結果信号のデータとテスト実行データに応じた検査信号から予測される期待値データを検査信号処理部１２３からテストコントロール部２１を介して不良解析部１２２が取り込み、また、不良内容、不良個所を特定するために必要となる被バウンダリースキャン検査回路５の検査対象回路部分の回路情報を不良解析部１２２が取り込む事で、不良解析部１２２が被バウンダリースキャン検査回路５の不良内容、不良個所の解析を行う。
【００１２】
ここでも、被バウンダリースキャン検査回路５の検査対象回路部分の回路情報はＶＣＬ記述書式で表されたバウンダリースキャンテストベクトルの中には表現出来ないので、便宜上バウンダリースキャンテストベクトルを人間が見て理解する時の参考として、コメント部分に期待値データと共に被バウンダリースキャン検査回路５の検査対象回路部分の回路情報であるデバイスのバウンダリースキャンセル番号、接続ピン番号、接続ピン信号名が図７の様に表現されてはいるが、テスト実行データ生成部１３で解釈することが出来ずに活用出来るデータとはなり得ない為に、不良解析部１２２は、バウンダリースキャンテストベクトル生成部１２の中でバウンダリースキャンテストベクトルを生成するときに作られた被バウンダリースキャン検査回路５の検査対象回路部分の回路情報をバウンダリースキャンテストベクトル生成部１２から図９に示す様なボードファイルとして取り込んでいる。
【００１３】
この図９については、各信号名Ｕ１＿Ｕ３＿１０，Ｕ１＿Ｕ３＿９等について、その信号名の配線につながる全てのデバイスの接続ピン名が表示されている。このボードファイルの内容はついては、図７に示されるバウンダリースキャンテストベクトルのコメント部分に表された回路情報ではその信号名でつながるバウンダリースキャン検査対応ＩＣのデバイスの接続ピンしか表現されていないが、図９のボードファイルではその信号名につながる全てのデバイスの接続ピンが表現されているため、バウンダリースキャンテストベクトルのコメント部分に表されたデータよりも詳しい回路情報である。
【００１４】
そこで、不良解析について具体的に、図５のバウンダリースキャン検査対応ＩＣ５１、５２の配線Ａ１−Ｂ１間とＡ２−Ｂ２間がショートしていた場合には、その不良要因としてバウンダリースキャン対応ＩＣ５１、５２のＡ１，Ａ２，Ｂ１，Ｂ２、コネクタ５６の１番端子，２番端子の間でショートが発生しているとして不良解析する。
【００１５】
このようにして解析された不良内容、不良個所の結果を不良解析部１２２がテストコントロール部２１に返し、テストコントロール部２１は不良内容、不良個所の結果を結果データ登録部２４に登録する指示を出し、結果データ登録部２４は不良内容、不良個所の結果をデータ登録ファイル２５に登録する。
【００１６】
【発明が解決しようとする課題】
しかしながら上記の従来の構成では、バウンダリースキャンテストベクトルを生成するバウンダリースキャンテストベクトル生成部１２がバウンダリースキャン検査装置１１の中で価格的に高価な構成要素となっている。そして、このバウンダリースキャンテストベクトル生成部１２にテスト実行部２とテスト実行データ生成部１３および検査条件設定部４が価格的に付随する構成となっている。そこで、結果としてバウンダリースキャン検査装置１１が高価な装置となってしまっている。一方、実際にバウンダリースキャン検査を行っているバウンダリースキャン基板製造現場では何台ものバウンダリースキャン検査装置１１が動作しているが、実際に動作している部分はテスト実行部２がほとんどであり、たまにその検査条件を変更する為にテスト実行データ生成部１３および検査条件設定部４が動作するだけであって、バウンダリースキャンテストベクトル生成部１２は検査信号処理部１２３及び不良解析部１２２からの要求に答えて期待値データや被バウンダリースキャン検査回路５の検査対象回路部分の回路情報を供給しているだけである。そして、バウンダリースキャンテストベクトル生成部１２が本来持つバウンダリースキャンテストベクトル生成機能は被バウンダリースキャン検査回路５の回路構成が変わらない限り発揮されることはない。
【００１７】
その為に、実際のバウンダリースキャン検査を実行しているバウンダリースキャン基板製造現場において、ほとんど機能を発揮する事のないバウンダリースキャンテストベクトル生成部１２をも持つ高価なバウンダリースキャン検査装置１１を使用している事が製造コストを大きくする要因となっており、また、バウンダリースキャン検査装置１１が高価であるが故になかなかバウンダリースキャン検査が普及していかないという問題点を有していた。
【００１８】
本発明は、上記従来の問題点を解決するものであって、バウンダリースキャンテストベクトルの生成機能を持つことなく、安価な構成でバウンダリースキャン検査を行うことができ、検査結果を解析するのに必要な回路情報および期待値データを生成することができるバウンダリースキャン検査装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
この目的を達成するために本発明に係る第１のバウンダリースキャン検査装置は、
被バウンダリースキャン検査回路に応じたバウンダリースキャンテストベクトルであって外部に別途設けられたバウンダリースキャンテストベクトル発生装置（すなわち当該バウンダリースキャン検査装置から分離されたバウンダリースキャンテストベクトル発生装置）で生成されたバウンダリースキャンテストベクトルを用いて、該バウンダリースキャンテストベクトルを基に検査条件に応じた実行データを生成するテスト実行データ生成手段と、
バウンダリースキャン検査時の上記検査条件を設定する検査条件設定手段と、
上記実行データに基づいてバウンダリースキャン検査を実行するテスト実行手段と、
検査結果解析時に必要となる上記被バウンダリースキャン検査回路の回路情報および期待値データを、上記バウンダリースキャンテストベクトルに付加されておりながら上記実行データの生成には使用されることのない上記バウンダリースキャンテストベクトルのコメント部分から生成する解析データ生成手段と、
を備え、上記被バウンダリースキャン検査回路に応じたバウンダリースキャンテストベクトルの生成機能を持つことなく検査結果の解析を可能にしたことを特徴としている。
【００２０】
本発明に係る第２のバウンダリースキャン検査装置では、上記第１のバウンダリースキャン検査装置において、
上記テスト実行手段は、バウンダリースキャン検査信号であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとは別のデジタル入出力信号の制御を上記バウンダリースキャン検査信号の一連の流れであるバウンダリースキャン検査信号シフト，バウンダリースキャン検査信号ラッチ出力，バウンダリースキャン検査結果信号取込み，バウンダリースキャン検査結果信号シフトの間で行うのではなくて、上記デジタル入出力信号の制御を行った後で上記バウンダリースキャン検査信号の上記一連の流れを行う様にしたことを特徴としている。
【００２１】
本発明に係る第３のバウンダリースキャン検査装置では、上記第１のバウンダリースキャン検査装置において、
上記被バウンダリースキャン検査回路は、バウンダリースキャン検査信号の入力および出力を行うためのバウンダリースキャン検査信号端子を有し、
上記テスト実行手段は、上記被バウンダリースキャン検査回路に対する入力および出力の信号であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳを含むバウンダリースキャン検査信号を制御し、
上記バウンダリースキャン検査信号の入力および出力を行うためのバウンダリスキャン検査信号端子を有する検査装置用バウンダリースキャン回路を含むインターフェースボックスを更に備え、上記検査装置用バウンダリースキャン回路のバウンダリスキャン検査信号端子が上記被バウンダリースキャン検査回路のバウンダリースキャン検査信号端子に接続されると、上記被バウンダリースキャン検査回路と上記検査装置用バウンダリースキャン回路とが単一のバウンダリースキャン回路を形成することを特徴としている。
【００２２】
本発明に係る第４のバウンダリースキャン検査装置は、被バウンダリースキャン検査回路にバウンダリースキャン検査信号を入力し該被バウンダリースキャン検査回路から出力されるバウンダリースキャン検査信号を受け取ることでバウンダリースキャン検査を行うバウンダリースキャン検査装置において、
上記バウンダリースキャン検査信号の入力および出力を行うためのバウンダリスキャン検査信号端子を有する検査装置用バウンダリースキャン回路を含むインターフェースボックスを備え、
上記被バウンダリースキャン検査回路は上記バウンダリースキャン検査信号の入力および出力を行うためのバウンダリースキャン検査信号端子を有し、
上記検査装置用バウンダリースキャン回路のバウンダリースキャン検査信号端子が上記被バウンダリースキャン検査回路のバウンダリースキャン検査信号端子に接続されると、上記被バウンダリースキャン検査回路と上記検査装置用バウンダリースキャン回路とが単一のバウンダリースキャン回路を形成することを特徴としている。
【００２３】
【発明の実施の形態】
＜実施形態１＞
以下に本発明の一実施形態（以下「実施形態１」という）であるバウンダリースキャン検査装置について、図面を参照しながら説明する。
【００２４】
図１は、本実施形態のバウンダリースキャン検査装置のブロック図を示すものである。
図１において、１はバウンダリースキャン検査装置である。８はバウンダリースキャン検査対応ＩＣのＢＳＤＬファイル６と回路図情報を示すＣＡＤデータ７からバウンダリースキャンテストベクトルを生成するバウンダリースキャンテストベクトル生成装置である。９はバウンダリースキャンテストベクトル生成装置８で生成されたテストベクトルファイル（以下「ＴＶファイル」という）である。３はバウンダリースキャンテストベクトル生成装置８から出力されたＴＶファイル９と、検査時の条件を設定する検査条件設定部４からのデータとからテスト実行データを生成するテスト実行データ生成部である。６１はテスト実行データ生成部３に入力されたＴＶファイル９の内容を受け取り、そのコメント部分からバウンダリースキャンテストを実行したときに不良内容、不良個所を特定するのに必要となる解析用データを生成する解析データ生成部である。２はバウンダリースキャン検査装置１の中にあるテスト実行部である。このテスト実行部２において、２１はテスト実行データ生成部３からのテスト実行データを基にバウンダリースキャン検査の実行全体をコントロールするテストコントロール部、２２はバウンダリースキャン検査を実行したときの不良原因、不良個所を解析する不良解析部、２３はテストコントロール部２１からの制御により実際にバウンダリースキャン検査信号の入出力を行う検査信号処理部、２４はバウンダリースキャン検査の結果データの登録管理を行う結果データ登録部、２５は結果データ登録部２４で登録されるデータ登録ファイルである。
【００２５】
また、５はバウンダリースキャン検査対象回路である被バウンダリースキャン検査回路であり、５１、５２、５３は被バウンダリースキャン検査回路５の中にあるバウンダリースキャン検査対応ＩＣである。そして、バウンダリースキャン検査対応ＩＣ５１、５２、５３のバウンダリースキャン検査信号の端子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳについては、検査信号処理部２３のバウンダリースキャン検査信号を入出力する端子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとの間において、ＴＣＫ，ＴＭＳはすべてが各々接続されるが、ＴＤＩ，ＴＤＯは検査信号処理部２３のＴＤＯからバウンダリースキャン検査対応ＩＣ５１のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５１のＴＤＯからバウンダリースキャン検査対応ＩＣ５２のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５２のＴＤＯからバウンダリースキャン検査対応ＩＣ５３のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５３のＴＤＯから検査信号処理部２３のＴＤＩに接続されている。さらに、バウンダリースキャン検査対応ＩＣ５１のバウンダリースキャン検査対応出力端子であるＡ１，Ａ２はバウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２と接続されており、そして、このＩＣ５１のＡ１，ＩＣ５２のＢ１はコネクタ５６の１番端子にも、ＩＣ５１のＡ２，ＩＣ５２のＢ２はコネクタ５６の２番端子にもそれぞれ接続されている。また、バウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応出力端子Ｃ１，Ｃ２はバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｄ１，Ｄ２と接続されている。
【００２６】
さらに、テスト実行部２の中の３１はバウンダリースキャン検査信号ＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳ以外に被バウンダリースキャン検査回路５を検査する為のデジタル信号を入出力するデジタル入出力部であり、被バウンダリースキャン検査回路５の中の５４はインバーターＩＣ、５５はバッファーＩＣであり、バッファーＩＣ５５の出力はインバーターＩＣ５４の入力に接続されており、インバーターＩＣ５４の出力はバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに接続されている。さらにバッファーＩＣ５５の出力とインバーターＩＣ５４の入力の両方がデジタル入出力部３１の出力端子に接続されている。
【００２７】
以上のように構成されたバウンダリースキャン検査装置について、その動作を設明する。
まず、バウンダリースキャン検査をするために被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトルを生成する上で必要となる、被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１、５２、５３のＢＳＤＬファイルが入ったＢＳＤＬファイル６と被バウンダリースキャン検査回路５の回路図情報であるＣＡＤデータ７をバウンダリースキャン検査装置１の外にあるバウンダリースキャンテストベクトル生成装置８に供給する。そこで、バウンダリースキャンテストベクトル生成装置８でＣＡＤデータ７からバウンダリースキャン検査対象の回路を抜き出し、バウンダリースキャン検査対応ＩＣ５１、５２、５３のバウンダリースキャンセル構造やバウンダリースキャンの各モードへ移行する為の命令語などが記述されているＢＳＤＬファイル６と照らし合わせて、被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトルをＶＣＬ記述書式で生成し、これをＴＶファイル９として出力する。
【００２８】
このＴＶファイル９をバウンダリースキャン検査装置１のテスト実行データ生成部３に供給すると、テスト実行データ生成部３ではＴＶファイル９のデータを基に、バウンダリースキャン検査装置１のオペレータが、被バウンダリースキャン検査回路５への電源印加のタイミングや被バウンダリースキャン検査回路５を検査する時の被バウンダリースキャン検査回路５の回路設定条件などを、バウンダリースキャン検査時の検査条件を生成する検査条件設定部４へ入力すると、この検査条件に応じてテスト実行データ生成部３がＴＶファイル９を修正して、テスト実行データを生成する。
【００２９】
一方、解析データ生成部６１が、テスト実行データ生成部３からテスト実行データ生成部３に入力されたＴＶファイル９の内容を受け取る。このＴＶファイル９は、図７に示す様に、ＶＣＬ記述書式で表されていて、そのＴＶファイル９の最終に配置されたコメント部分に、便宜上、ＴＶファイル９の内容を人間が見て理解する時の参考として、期待値データと、被バウンダリースキャン検査回路５の中の検査対象回路部分の回路情報が表されている。解析データ生成部６１は、この期待値データと、この回路情報であるデバイスのバウンダリースキャンセル番号、接続ピン番号、接続ピン信号名をコメントとして扱うのではなく、バウンダリースキャン検査したときの不良内容、不良個所を特定するためのデータとして活用出来る様にする。すなわち、解析データ生成部６１は、図７の中で同一の接続ピン信号名は接続されているという条件で、図２の様に各々の接続ピン信号名ごとにデータを並べ替えた接続対応テーブルを被バウンダリースキャン検査回路５のバウンダリースキャン検査対応回路部分の回路情報として作成し、保存しておく。ただし、この図２に示される回路情報では各接続ピン信号名につながるデバイスの接続ピンはバウンダリースキャン検査対応ＩＣの接続ピン信号名しか表現されていない為に、従来例での図９に示されるボードファイルでの回路情報ほど詳しくはない。
【００３０】
また、解析データ生成部６１は、図７の中で各パケット内のビット番号に対応してパケットごとのデータとしてコメント部分に表現されている期待値データを、図３の様に各パケットごとに一つのデータとしてパケットの中でのバウンダリースキャンセルの順番に相当するビット番号順にデータを並べ替え、連続すべきパケット内のビット番号に欠落があるところの期待値データは不定値として、バウンダリースキャンテスト実施時にバウンダリースキャン検査結果信号シフトで得られるデータと同じ様に図３に示すごとくデータ配列を置き換えて、期待値データとして作成し、保存しておく。
【００３１】
ここで、この図２および図３の見方について少し説明を加える。まず図２は、図７で接続ピン信号名が同じものを集めて同じ信号名ＩＤとし、それぞれのデバイス接続ピン、デバイスＢＳセル、パケット内ビット番号を整理し直した接続対応テーブルである。また、図３ついては、図７において期待値データは一番左の列からパケット１、パケット２、パケット３という様にデータが並んでおり、パケット内ビット番号に応じた期待値データの一番左の列のデータがパケット１に対応する期待値データに相当する為、各パケットごとに一つのデータとしてまとめ直すと、図３の様になる。だから、図７のパケット内ビット番号８に対応する期待値データの一番左のデータはＨであるが、このデータが図３のパケット１での期待値データの左から８ビット目と同じになる。そして、この図３の内容は、図８の期待値データファイルに示されている期待値データの内容と同じである。
【００３２】
以上の様にして、ＶＣＬ記述書式で表されたバウンダリースキャンテストベクトルの中では意味のあるデータとして表現出来ないが便宜上バウンダリースキャンテストベクトルを人間が見て理解する時の参考として、ＴＶファイル９の中にあるバウンダリースキャンテストベクトルの最終のコメント部分に表現されている、被バウンダリースキャン検査回路５の中の検査対象回路部分の回路情報であるデバイスのバウンダリースキャンセル番号、接続ピン番号、接続ピン信号名、および期待値データを用いて、解析データ生成部６１がバウンダリースキャン検査での結果判定や不良解析に活用出来る意味のあるデータとして、回路情報、期待値データを生成し直している。
【００３３】
そこで、先ほど図１のバウンダリースキャンテストベクトル生成部３で生成されたテスト実行データに基づきテスト実行部２でバウンダリースキャンテストが実行される。
【００３４】
実際にはテスト実行データを基に、バウンダリースキャン検査の実行全体をコントロールするテストコントロール部２１がテスト実行データに応じたバウンダリースキャン検査信号を出す様に検査信号処理部２３に命令を与えると、検査信号処理部２３はその命令に応じてテスト実行データを基にバウンダリースキャン検査信号であるＴＣＫ，ＴＭＳ信号を被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１，５２，５３の全てに出力するとともに、ＴＤＯ信号を被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１のＴＤＩを通してバウンダリースキャン検査対応ＩＣ５１，５２，５３の中をシフトした後、バウンダリースキャン検査信号がバウンダリースキャン検査対応出力端子Ａ１，Ａ２，Ｃ１，Ｃ２にラッチ出力され、その後にバウンダリースキャン検査結果信号がバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２，Ｄ１，Ｄ２に取り込まれた後で、バウンダリースキャン検査対応入力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号はバウンダリースキャン検査対応ＩＣ５１，５２，５３の中をシフトされてバウンダリースキャン検査対応ＩＣ５３のＴＤＯを通して検査信号処理部２３のＴＤＩに入力される。この一連の流れが一つの検査パターンを検査する時の流れであり、これを示したのが図６である。この図６において、４１はバウンダリースキャン検査信号シフト、４２はバウンダリースキャン検査信号ラッチ出力、４３はバウンダリースキャン検査結果信号取込み、４４はバウンダリースキャン検査結果信号シフトである。
【００３５】
このバウンダリースキャン検査を実行する時と同時に、デジタル入出力部３１は図６のバウンダリースキャン検査信号ラッチ出力４２からバウンダリースキャン検査結果信号取込み４３の間だけデジタル入出力部３１の出力端子からバッファーＩＣ５５の出力とインバーターＩＣ５４の入力端子の両方に１または０の信号が出力され続ける。そこで、この信号に応答したインバーターＩＣ５４の出力に対して、バウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに入力される信号が図６でのバウンダリースキャン検査結果信号取込み４３の時にバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに取り込まれ、バウンダリースキャン検査対応入力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号と一緒にバウンダリースキャン検査結果信号シフト４４のタイミングでシフトされて検査信号処理部２３のＴＤＩに入力される。
【００３６】
この検査信号処理部２３のＴＤＩにシフトされて帰ってきたバウンダリースキャン検査結果信号のデータと、解析データ生成部６１から検査信号処理部２３が取り込んだ期待値データを用いて、バウンダリースキャン検査結果信号のデータと期待値データとが一致するか否かを調べるために検査信号処理部２３で両者を比較する。ここで、被バウンダリースキャン検査回路５が正常ならばバウンダリースキャン検査結果信号のデータと期待値データが一致するのであるが、被バウンダリースキャン検査回路５に異常があればバウンダリースキャン検査結果信号のデータと期待値データは異なることになる。そこで、被バウンダリースキャン検査回路５のＯＫ／ＮＧの結果を検査信号処理部２３からテストコントロール部２１に返される。そこで結果がＯＫであれば、テストコントロール部２１はその結果を結果データ登録部２４に登録する指示を与え、結果データ登録部２４はＯＫの結果をデータ登録ファイル２５に登録する。また結果がＮＧの場合には、テストコントロール部２１が不良解析部２２に指示を出して、検査信号処理部２３に帰ってきたバウンダリースキャン検査結果信号のデータと期待値データを検査信号処理部２３からテストコントロール部２１を介して不良解析部２２が取り込み、被バウンダリースキャン検査回路５のバウンダリースキャン検査対応回路部分の回路情報は解析データ生成部６１から不良解析部２２が取り込んだ上で、不良解析部２２が被バウンダリースキャン検査回路５の不良内容、不良個所の解析を行う。
【００３７】
そこで、不良解析について具体的に、図１のバウンダリースキャン検査対応ＩＣ５１，５２の配線Ａ１−Ｂ１間とＡ２−Ｂ２間がショートしていた場合には、その不良要因としてバウンダリースキャン検査対応ＩＣの５１、５２のＡ１，Ａ２，Ｂ１，Ｂ２の間でショートが発生しているとして不良解析する。ただし実際には、バウンダリースキャン検査対応ＩＣ５１，５２のＡ１，Ｂ１とＡ２，Ｂ２にはそれぞれコネクタ５６の１番端子、２番端子が接続されており、このコネクタ５６の１番端子，２番端子との間でのショートについては解析データ生成部６１での回路情報にはバウンダリースキャン検査対応ＩＣ間での接続情報しかないために解析することが出来ないので、バウンダリースキャン検査装置１のオペレータがバウンダリースキャン検査対応ＩＣ５１，５２のＡ１，Ａ２，Ｂ１，Ｂ２間でのショートという表現からコネクタ５６の１番端子，２番端子とのショートも不良要因として類推するようにしている。
【００３８】
このようにして解析された結果を不良解析部２２がテストコントロール部２１に返し、テストコントロール部２１は不良内容、不良個所の結果を結果データ登録部２４に登録する指示を出し、結果データ登録部２４は不良内容、不良個所の結果をデータ登録ファイル２５に登録する。
【００３９】
以上のように本実施形態によれば、被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトル生成装置８を外部に持つバウンダリースキャン検査装置１とし、外部のバウンダリースキャンテストベクトル生成装置８で生成されたＴＶファイル９を用いて、バウンダリースキャン検査装置１は実際のテスト実行データを作成してテストを実行し、また、ＶＣＬ記述書式では意味のあるデータとして表現出来ない為に今まではバウンダリースキャンテストベクトル生成装置８から入手していた、検査結果解析の為に必要となる被バウンダリースキャン検査回路５のバウンダリースキャン検査対象回路の回路情報と期待値データを、バウンダリースキャンテストベクトルを表記したＴＶファイル９のコメント部分から生成する解析データ生成部６１をも持つ構成とした。
【００４０】
これにより、従来のバウンダリースキャン検査装置の様なバウンダリースキャンテストベクトル生成部を持つが為に高価な検査装置となってしまう事がなく、安価にしてバウンダリースキャン検査装置を確立出来る。
【００４１】
また、上記本実施形態１によれば、バウンダリースキャン検査を実行する時と同時に、デジタル入出力部３１は図６のバウンダリースキャン検査信号ラッチ出力４２からバウンダリースキャン検査結果信号取込み４３の間だけデジタル入出力部３１の出力端子からバッファーＩＣ５５の出力とインバーターＩＣ５４の入力端子の両方に１または０の信号が出力され続ける構成となっていたが、これを、デジタル入出力部３１は図６のバウンダリースキャン検査信号シフト４１を行う前にデジタル入出力部３１の出力端子からバッファーＩＣ５５の出力とインバーターＩＣ５４の入力端子の両方に１または０の信号を出力し、その後、図６に示す一つのパケットを検査する時の一連の流れであるバウンダリースキャン検査信号シフト４１，バウンダリースキャン検査信号ラッチ出力４２，バウンダリースキャン検査結果信号取込み４３，バウンダリースキャン検査結果信号シフト４４を実行した後で、再度、必要ならばデジタル入出力部３１の出力端子を設定する構成とする。そこで、このデジタル入出力部３１の出力端子の信号に応答したインバーターＩＣ５４の出力に対して、バウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに入力される信号が図６でのバウンダリースキャン検査結果信号取込み４３の時にバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに取り込まれ、バウンダリースキャン検査対応入力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号と一緒にバウンダリースキャン検査結果信号シフト４４のタイミングでシフトされて検査信号処理部２３のＴＤＩに入力される様にすれば、デジタル入出力部３１の出力タイミングを制御するテストコントロール部２１が簡略化された構成とすることができ、さらに安価なバウンダリースキャン検査装置を構成することが出来る。
【００４２】
＜実施形態２＞
以下に本発明の他の実施形態（以下「実施形態２」という）であるバウンダリースキャン検査装置について図面を参照しながら説明する。
【００４３】
図４は、本実施形態のバウンダリースキャン検査装置のブロック図を示すものである。
図４において、１はバウンダリースキャン検査装置である。８はバウンダリースキャン検査対応ＩＣのＢＳＤＬファイル６と回路図情報を示すＣＡＤデータ７からバウンダリースキャンテストベクトルを生成するバウンダリースキャンテストベクトル生成装置である。９はバウンダリースキャンテストベクトル生成装置８で生成されたテストベクトルファイル（ＴＶファイル）である。３はバウンダリースキャンテストベクトル生成装置８から出力されたＴＶファイル９と、検査時の条件を設定する検査条件設定部４からのデータとからテスト実行データを生成するテスト実行データ生成部である。６１はテスト実行データ生成部３に入力されたＴＶファイル９の内容を受け取り、そのコメント部分からバウンダリースキャンテストを実行したときに不良内容、不良個所を特定するのに必要となる解析用データを生成する解析データ生成部である。２はバウンダリースキャン検査装置１の中にあるテスト実行部である。このテスト実行部２において、２１はテスト実行データ生成部３からのテスト実行データを基にバウンダリースキャン検査の実行全体をコントロールするテストコントロール部、２２はバウンダリースキャン検査を実行したときの不良原因、不良個所を解析する不良解析部、２３はテストコントロール部２１からの制御により実際にバウンダリースキャン検査信号の入出力を行う検査信号処理部、２４はバウンダリースキャン検査の結果データの登録管理を行う結果データ登録部、２５は結果データ登録部２４で登録されるデータ登録ファイルである。
【００４４】
また、１０は検査装置用バウンダリースキャン回路を持つインターフェースボックス（Ｉｎｔｅｒｆａｃｅ Ｂｏｘ）（以下Ｉ／Ｆ−Ｂｏｘと呼ぶ）であり、１０１、１０２はＩ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン検査対応ＩＣである。５はバウンダリースキャン検査対象回路である被バウンダリースキャン検査回路であり、５１、５２、５３は被バウンダリースキャン検査回路５の中にあるバウンダリースキャン検査対応ＩＣである。そして、Ｉ／Ｆ−Ｂｏｘ１０のバウンダリースキャン検査対応ＩＣ１０１、１０２のバウンダリースキャン検査信号の端子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳおよび、被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１、５２、５３のバウンダリースキャン検査信号の端子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳについては、検査信号処理部２３のバウンダリースキャン検査信号を入出力する端子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとの間において、ＴＣＫ，ＴＭＳはすべてが各々接続されるが、ＴＤＩ，ＴＤＯは検査信号処理部２３のＴＤＯからバウンダリースキャン検査対応ＩＣ１０１のＴＤＩへ、バウンダリースキャン検査対応ＩＣ１０１のＴＤＯからバウンダリースキャン検査対応ＩＣ１０２のＴＤＩへ、バウンダリースキャン検査対応ＩＣ１０２のＴＤＯからバウンダリースキャン検査対応ＩＣ５１のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５１のＴＤＯからバウンダリースキャン検査対応ＩＣ５２のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５２のＴＤＯからバウンダリースキャン検査対応ＩＣ５３のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５３のＴＤＯから検査信号処理部２３のＴＤＩに接続されている。さらに、バウンダリースキャン検査対応ＩＣ１０１の信号端子Ｆ１，Ｆ２はバウンダリースキャン検査対応ＩＣ５１の信号端子Ｆ１，Ｆ２にそれぞれ接続される。また、バウンダリースキャン検査対応ＩＣ１０２の信号端子Ｅ１，Ｅ２はバウンダリースキャン検査対応ＩＣ５３の信号端子Ｅ１，Ｅ２にそれぞれ接続される。そして、バウンダリースキャン検査対応ＩＣ５１のバウンダリースキャン検査対応出力端子であるＡ１，Ａ２はバウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２と接続されており、そして、このＩＣ５１のＡ１，ＩＣ５２のＢ１はコネクタ５６の１番端子にも、ＩＣ５１のＡ２，ＩＣ５２のＢ２はコネクタ５６の２番端子にもそれぞれ接続されている。また、バウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応出力端子Ｃ１，Ｃ２はバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｄ１，Ｄ２と接続されている。
【００４５】
さらに、テスト実行部２の中の３１はバウンダリースキャン検査信号ＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳ以外に被バウンダリースキャン検査回路５を検査する為のデジタル信号を入出力するデジタル入出力部であり、被バウンダリースキャン検査回路５の中の５４はインバーターＩＣ、５５はバッファーＩＣであり、バッファーＩＣ５５の出力はインバーターＩＣ５４の入力に接続されており、インバーターＩＣ５４の出力はバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに接続されている。さらにバッファーＩＣ５５の出力とインバーターＩＣ５４の入力の両方がデジタル入出力部３１の出力端子に接続されている。
【００４６】
以上のように構成されたバウンダリースキャン検査装置について、その動作を設明する。
まず、バウンダリースキャン検査をするために被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトルを生成する上で必要となる、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン検査対応ＩＣ１０１、１０２のＢＳＤＬファイルおよび、被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１、５２、５３のＢＳＤＬファイルが入ったＢＳＤＬファイル６と、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン回路と被バウンダリースキャン検査回路５とが接続された状態での回路図情報であるＣＡＤデータ７をバウンダリースキャン検査装置１の外にあるバウンダリースキャンテストベクトル生成装置８に供給する。そこで、バウンダリースキャンテストベクトル生成装置８でＣＡＤデータ７からバウンダリースキャン検査対象の回路を抜き出し、バウンダリースキャン検査対応ＩＣ１０１、１０２、５１、５２、５３のバウンダリースキャンセル構造やバウンダリースキャンの各モードへ移行する為の命令語などが記述されているＢＳＤＬファイル６と照らし合わせて、被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトルを生成し、これをＴＶファイル９として出力する。
【００４７】
このＴＶファイル９をバウンダリースキャン検査装置１のテスト実行データ生成部３に供給すると、テスト実行データ生成部３ではＴＶファイル９のデータを基に、バウンダリースキャン検査装置１のオペレータが、被バウンダリースキャン検査回路５への電源印加のタイミングや被バウンダリースキャン検査回路５を検査する時の被バウンダリースキャン検査回路５の回路設定条件などを、バウンダリースキャン検査時の検査条件を生成するバウンダリースキャン検査時の検査条件を設定する検査条件設定部４へ入力すると、この検査条件に応じてテスト実行データ生成部３がＴＶファイル９を修正して、テスト実行データを生成する。
【００４８】
一方、解析データ生成部６１が、テスト実行データ生成部３からテスト実行データ生成部３に入力されたＴＶファイル９の内容を受け取る。このＴＶファイル９は、図７に示す様に、ＶＣＬ記述書式で表されていて、そのＴＶファイル９の最終に配置されたコメント部分に、便宜上、ＴＶファイルの内容を人間が見て理解する時の参考として、期待値データと、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン回路と被バウンダリースキャン検査回路５とが接続された状態でのバウンダリースキャン検査対象回路部分の回路情報が表されている。解析データ生成部６１は、この期待値データと、この回路情報であるデバイスのバウンダリースキャンセル番号、接続ピン番号、接続ピン信号名をコメントとして扱うのではなく、バウンダリースキャン検査したときの不良内容、不良個所を特定するためのデータとして活用出来る様にする。
【００４９】
すなわち、解析データ生成部６１は、図７の中で同一の接続ピン信号名ごとにデータを並べ替えた接続対応テーブルを図２の様にしてＩ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン回路と被バウンダリースキャン検査回路５とのバウンダリースキャン検査対応回路部分の回路情報として作成し、保存しておく。ただし、この図２に示される回路情報では各接続ピン信号名につながるデバイスの接続ピンはバウンダリースキャン検査対応ＩＣの接続ピン信号名しか表現されていない為に、従来例での図９に示されるボードファイルでの回路情報ほど詳しくはない。
【００５０】
また、解析データ生成部６１は、図７の中で各パケット内のビット番号に対応してパケットごとのデータとしてコメント部分に表現されている期待値データを、図３の様に各パケットごとに一つのデータとしてパケットの中でのバウンダリースキャンセルの順番に相当するビット番号順にデータを並べ替え、連続すべきパケット内のビット番号に欠落があるところの期待値データは不定値として、バウンダリースキャンテスト実施時にバウンダリースキャン検査結果信号シフトで得られるデータと同じ様に図３に示すごとくにデータ配列を置き換えて、期待値データとして作成し、保存しておく。
【００５１】
以上の様にして、ＶＣＬ記述書式で表されたバウンダリースキャンテストベクトルの中では意味のあるデータとして表現出来ないが便宜上バウンダリースキャンテストベクトルを人間が見て理解する時の参考として、ＴＶファイル９の中にあるバウンダリースキャンテストベクトルの最終のコメント部分に表現されている、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン回路と被バウンダリースキャン検査回路５とが接続された状態でのバウンダリースキャン検査対象回路部分の回路情報であるデバイスのバウンダリースキャンセル番号、接続ピン番号、接続ピン信号名、および期待値データを用いて、解析データ生成部６１がバウンダリースキャン検査での結果判定や不良解析に活用出来る意味のあるデータとして、回路情報、期待値データを生成し直している。
【００５２】
その上で、先ほど図２のバウンダリースキャンテストベクトル生成部３で生成されたテスト実行データに基づきテスト実行部２でバウンダリースキャンテストが実行される。
【００５３】
実際にはテスト実行データを基に、バウンダリースキャン検査の実行全体をコントロールするテストコントロール部２１がテスト実行データに応じたバウンダリースキャン検査信号を出す様に検査信号処理部２３に命令を与えると、検査信号処理部２３はその命令に応じてテスト実行データを基にバウンダリースキャン検査信号であるＴＣＫ，ＴＭＳ信号を被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１，５２，５３の全てに出力するとともに、ＴＤＯ信号を被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１のＴＤＩを通してバウンダリースキャン検査対応ＩＣ５１，５２，５３の中をシフトした後、バウンダリースキャン検査信号がバウンダリースキャン検査対応出力端子Ａ１，Ａ２，Ｃ１，Ｃ２にラッチ出力され、その後にバウンダリースキャン検査結果信号がバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２，Ｄ１，Ｄ２に取り込まれた後で、バウンダリースキャン検査対応入力端子、出力端子、Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号は、バウンダリースキャン検査対応ＩＣ５１，５２，５３の中をシフトされてバウンダリースキャン検査対応ＩＣ５３のＴＤＯを通して検査信号処理部２３のＴＤＩに入力される。この一連の流れが一つの検査パターンを検査する時の流れであり、これを示したのが図６である。この図６において、４１はバウンダリースキャン検査信号シフト，４２はバウンダリースキャン検査信号ラッチ出力，４３はバウンダリースキャン検査結果信号取込み，４４はバウンダリースキャン検査結果信号シフトである。
【００５４】
このバウンダリースキャン検査を実行する時と同時に、デジタル入出力部３１は図６のバウンダリースキャン検査信号ラッチ出力４２からバウンダリースキャン検査結果信号取込み４３の間だけデジタル入出力部３１の出力端子からバッファーＩＣ５５の出力とインバーターＩＣ５４の入力端子の両方に１または０の信号が出力され続ける。そこで、この信号に応答したインバーターＩＣ５４の出力に対して、バウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに入力される信号が図６でのバウンダリースキャン検査結果信号取込み４３の時にバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに取り込まれ、バウンダリースキャン検査対応入力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２および、バウンダリースキャン検査対応ＩＣ５１、ＩＣ５３、ＩＣ１０１、ＩＣ１０２の信号端子Ｅ１，Ｅ２，Ｆ１，Ｆ２での信号と一緒にバウンダリースキャン検査結果信号シフト４４のタイミングでシフトされて検査信号処理部２３のＴＤＩに入力される。
【００５５】
この検査信号処理部２３のＴＤＩに帰ってきたバウンダリースキャン検査結果信号のデータと、解析データ生成部６１から検査信号処理部２３が取り込んだ期待値データを用いて、バウンダリースキャン検査結果信号のデータと期待値データとが一致するか否かを調べるために検査信号処理部２３で両者を比較する。ここで、被バウンダリースキャン検査回路５が正常ならばバウンダリースキャン検査結果信号のデータと期待値データが一致するのであるが、被バウンダリースキャン検査回路５に異常があればバウンダリースキャン検査結果信号のデータと期待値データは異なることになる。そこで、被バウンダリースキャン検査回路５のＯＫ／ＮＧの結果を検査信号処理部２３からテストコントロール部２１に返される。そこで結果がＯＫであれば、テストコントロール部２１はその結果を結果データ登録部２４に登録する指示を与え、結果データ登録部２４はＯＫの結果をデータ登録ファイル２５に登録する。また結果がＮＧの場合には、テストコントロール部２１が不良解析部２２に指示を出して、検査信号処理部２３に帰ってきたバウンダリースキャン検査結果信号のデータと期待値データを検査結果信号処理部２３からテストコントロール部２１を介して不良解析部２２が取り込み、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン回路と被バウンダリースキャン検査回路５とのバウンダリースキャン検査対応回路部分の回路情報は解析データ生成部６１から不良解析部２２が取り込んだ上で、不良解析部２２が被バウンダリースキャン検査回路５の不良内容、不良個所の解析を行う。
【００５６】
そこで、不良解析について具体的に、図４のバウンダリースキャン検査対応ＩＣ５１，５２の配線Ａ１−Ｂ１間とＡ２−Ｂ２間がショートしていた場合には、その不良要因としてバウンダリースキャン検査対応ＩＣの５１、５２のＡ１，Ａ２，Ｂ１，Ｂ２の間でショートが発生しているとして不良解析する。ただし実際には、バウンダリースキャン検査対応ＩＣ５１，５２のＡ１，Ｂ１とＡ２，Ｂ２にはそれぞれコネクタ５６の１番端子、２番端子が接続されており、このコネクタ５６の１番端子，２番端子との間でのショートについては解析データ生成部６１での回路情報にはバウンダリースキャン検査対応ＩＣ間での接続情報しかないために解析することが出来ないので、バウンダリースキャン検査装置１のオペレータがバウンダリースキャン検査対応ＩＣ５１，５２のＡ１，Ａ２，Ｂ１，Ｂ２間でのショートという表現からコネクタ５６の１番端子，２番端子とのショートも不良要因として類推するようにしている。
【００５７】
このようにして解析された結果を不良解析部２２がテストコントロール部２１に返し、テストコントロール部２１は不良内容、不良個所の結果を結果データ登録部２４に登録する指示を出し、結果データ登録部２４は不良内容、不良個所の結果をデータ登録ファイル２５に登録する。
【００５８】
ここで本実施形態ではＩ／Ｆ−Ｂｏｘ１０を設けているために、バウンダリースキャン検査対応の範囲が増えている。Ｉ／Ｆ−Ｂｏｘ１０を設けなければ、被バウンダリースキャン検査回路５のバウンダリースキャン検査対象範囲はバウンダリースキャン検査対応ＩＣ５１、５２、５３のそれぞれのＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳへの配線および、バウンダリースキャン検査対応ＩＣ５１のバウンダリースキャン検査対応出力端子Ａ１，Ａ２とバウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２，バウンダリースキャン検査対応出力端子Ｃ１，Ｃ２、そしてバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｄ１，Ｄ２への配線と、デジタル入出力部３１の出力端子とバッファーＩＣ５５の入力端子、インバーターＩＣ５４の入力端子との配線、さらにはインバーターＩＣ５４の出力端子とバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇの配線にまつわる所だけである。しかし、Ｉ／Ｆ−Ｂｏｘ１０を設けることにより、さらに、被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１の信号端子Ｆ１，Ｆ２とバウンダリースキャン検査対応ＩＣ５３の信号端子Ｅ１，Ｅ２もＩ／Ｆ−Ｂｏｘ１０のバウンダリースキャン検査対応ＩＣ１０１の信号端子Ｆ１，Ｆ２と、バウンダリースキャン検査対応ＩＣ１０２の信号端子Ｅ１，Ｅ２にそれぞれ接続されているために、バウンダリースキャン検査対応ＩＣ５１及び５２の信号端子Ｆ１，Ｆ２，Ｅ１，Ｅ２もバウンダリースキャン検査対応範囲となる。
【００５９】
結果として被バウンダリースキャン検査回路５のバウンダリースキャン検査の出来る範囲は、バウンダリースキャン検査対応ＩＣ５１、５２、５３のそれぞれのＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳへの配線および、バウンダリースキャン検査対応ＩＣ５１のバウンダリースキャン検査対応出力端子Ａ１，Ａ２とバウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２，バウンダリースキャン検査対応出力端子Ｃ１，Ｃ２、そしてバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｄ１，Ｄ２への配線と、デジタル入出力部３１の出力端子とバッファーＩＣ５５の入力端子、インバーターＩＣ５４の入力端子との配線、さらにはインバーターＩＣ５４の出力端子とバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇの配線にまつわる所以外に、バウンダリースキャン検査対応ＩＣ５１及び５２の信号端子Ｆ１，Ｆ２，Ｅ１，Ｅ２もバウンダリースキャン検査対応範囲として追加されたことになる。
【００６０】
以上の様に、バウンダリースキャン検査装置１と被バウンダリースキャン検査回路５の間に、バウンダリースキャン対応ＩＣを持つＩ／Ｆ−Ｂｏｘ１０を設けて被バウンダリースキャン検査回路５の中にあるバウンダリースキャン回路と接続することでバウンダリースキャン検査対象回路を増やすことにより、被バウンダリースキャン検査回路５のバウンダリースキャン検査率をアップする事が出来る。
【００６１】
【発明の効果】
本発明に係る第１のバウンダリースキャン検査装置では、当該バウンダリースキャン検査装置から分離されたバウンダリースキャンテストベクトル発生装置で生成されたバウンダリースキャンテストベクトルを用いて、バウンダリースキャン検査条件が設定されると共に、その検査条件に応じた実行データが生成される。そして、この実行データに基づいてバウンダリースキャン検査が実行され、検査結果解析時に必要となる被バウンダリースキャン検査回路の回路情報および期待値データは、上記バウンダリースキャンテストベクトルに付加されておりながら上記実行データの生成には使用されることのない上記バウンダリースキャンテストベクトルのコメント部分から生成される。したがって、本バウンダリースキャン検査装置によれば、バウンダリースキャンテストベクトル生成部を持つことなく、バウンダリースキャンテストベクトルに付加されたコメント部分から検査結果を解析するのに必要な回路情報および期待値データが生成されるため、安価な構成でバウンダリースキャン検査を実行する事ができる。
【００６２】
本発明に係る第２のバウンダリースキャン検査装置では、上記第１のバウンダリースキャン検査装置と同様にしてバウンダリースキャンテストベクトル生成部を持つことなく、バウンダリースキャンテストベクトルに付加されたコメント部分から検査結果を解析するのに必要な回路情報および期待値データが生成されると共に、バウンダリースキャン検査信号であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとは別のデジタル入出力信号の制御が、上記バウンダリースキャン検査信号の一連の流れであるバウンダリースキャン検査信号シフト，バウンダリースキャン検査信号ラッチ出力，バウンダリースキャン検査結果信号取込み，バウンダリースキャン検査結果信号シフトの間で行われるのではなくて、上記デジタル入出力信号の制御が行われた後で上記バウンダリースキャン検査信号の上記一連の流れが行われる。したがって、本バウンダリースキャン検査装置によれば、上記デジタル入出力信号の出力タイミングの制御が簡略化された構成で可能となるため、さらに安価な構成でバウンダリースキャン検査を実行する事ができる。
【００６３】
本発明に係る第３のバウンダリースキャン検査装置では、上記第１のバウンダリースキャン検査装置と同様にしてバウンダリースキャンテストベクトル生成部を持つことなく、バウンダリースキャンテストベクトルに付加されたコメント部分から検査結果を解析するのに必要な回路情報および期待値データが生成されると共に、インターフェースボックス内の検査装置用バウンダリースキャン回路のバウンダリスキャン検査信号端子が被バウンダリースキャン検査回路のバウンダリースキャン検査信号端子に接続されると、被バウンダリースキャン検査回路と検査装置用バウンダリースキャン回路とが単一のバウンダリースキャン回路を形成する。したがって、本バウンダリースキャン検査装置によれば、上記第１のバウンダリースキャン検査装置と同様に安価な構成でバウンダリースキャン検査を実行できるという効果に加えて、バウンダリースキャン検査対象回路が増えることにより被バウンダリースキャン検査回路の検査率が向上するという効果が得られる。
【００６４】
本発明に係る第４のバウンダリースキャン検査装置によれば、インターフェースボックス内の検査装置用バウンダリースキャン回路のバウンダリスキャン検査信号端子が被バウンダリースキャン検査回路のバウンダリースキャン検査信号端子に接続されると、被バウンダリースキャン検査回路と検査装置用バウンダリースキャン回路とが単一のバウンダリースキャン回路を形成する。これにより、バウンダリースキャン検査対象回路が増えるため、被バウンダリースキャン検査回路の検査率が向上する。
【図面の簡単な説明】
【図１】 本発明の一実施形態（実施形態１）であるバウンダリースキャン検査装置を示すブロック図。
【図２】 コメント部分から作成された接続対応テーブルを示す図。
【図３】 コメント部分から作成された期待値データを示す図。
【図４】 本発明の他の実施形態（実施形態２）であるバウンダリースキャン検査装置を示すブロック図。
【図５】 従来のバウンダリースキャン検査装置を示すブロック図。
【図６】 バウンダリースキャン検査信号の一連の流れを示す図。
【図７】 バウンダリースキャンテストベクトルのコメント部分の一部を示す図。
【図８】 従来使用していた期待値データファイルを示す図。
【図９】 従来使用していたボードファイルを示す図。
【符号の説明】
１ 本発明のバウンダリースキャン検査装置
２ テスト実行部
３ テスト実行データ生成部
４ 検査条件設定部
５ 被バウンダリースキャン検査回路
６ ＢＳＤＬ（Ｂｏｕｎｄａｒｙ Ｓｃａｎ ＤｅｓｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ）ファイル
７ ＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）データ
８ バウンダリースキャンテストベクトル生成装置
９ テストベクトルファイル（ＴＶファイル）
１０ インターフェースボックス
１１ 従来のバウンダリースキャン検査装置
１２ バウンダリースキャンテストベクトル生成部
２１ テストコントロール部
２２ 不良解析部
２３ 検査信号処理部
２４ 結果データ登録部
２５ データ登録ファイル
３１ デジタル入出力部
４１ バウンダリースキャン検査信号シフト
４２ バウンダリースキャン検査信号ラッチ出力
４３ バウンダリースキャン検査結果信号取込み
４４ バウンダリースキャン検査結果信号シフト
５１ バウンダリースキャン検査対応ＩＣ
５２ バウンダリースキャン検査対応ＩＣ
５３ バウンダリースキャン検査対応ＩＣ
５４ インバーターＩＣ
５５ バッファーＩＣ
５６ コネクタ
６１ 解析データ生成部
１０１ バウンダリースキャン検査対応ＩＣ
１０２ バウンダリースキャン検査対応ＩＣ
１２２ 従来の不良解析部
１２３ 従来の検査信号処理部
【発明の属する技術分野】
本発明は、バウンダリースキャンテストに対応した半導体素子を用いたバウンダリースキャン回路の検査に使用するバウンダリースキャン検査装置に関する。
【０００２】
【従来の技術】
近年、バウンダリースキャンテストは、これまでのインサーキットテストやファンクションテストでは対応しきれなくなっている高密度高機能基板の実装検査に対する検査手法として注目を浴びている。また、バウンダリースキャンテストに対応する検査装置も色々なメーカーにおいて開発されつつある。
【０００３】
以下に従来のバウンダリースキャン検査装置について説明する。
図５は従来のバウンダリースキャン検査装置のブロック図を示すものである。図５において、１１がバウンダリースキャン検査装置である。１２はバウンダリースキャン検査対応ＩＣのバウンダリースキャンセル構造やバウンダリースキャンの各モードへ移行する為の命令語などが記述されているＢＳＤＬ（Ｂｏｕｎｄａｒｙ Ｓｃａｎ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ）ファイル６と回路図情報を示すＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）データ７からバウンダリースキャンテストベクトルを生成するバウンダリースキャンテストベクトル生成部である。１３はバウンダリースキャンテストベクトル生成部１２からのバウンダリースキャンテストベクトルと、検査時の条件を設定する検査条件設定部４からのデータとからテスト実行データを生成するテスト実行データ生成部である。２はバウンダリースキャン検査装置１１の中にあるテスト実行部である。このテスト実行部２において、２１はテスト実行データ生成部１３からのテスト実行データを基にバウンダリースキャン検査の実行全体をコントロールするテストコントロール部、１２２はバウンダリースキャン検査を実行したときの不良原因、不良個所を解析する不良解析部、１２３はテストコントロール部２１からの制御により実際にバウンダリースキャン検査信号の入出力を行う検査信号処理部、２４はバウンダリースキャン検査の結果データの登録管理を行う結果データ登録部、２５は結果データ登録部２４で登録されるデータ登録ファイルである。
【０００４】
また、５はバウンダリースキャン検査対象回路である被バウンダリースキャン検査回路であり、５１、５２、５３は被バウンダリースキャン検査回路５の中にあるバウンダリースキャン検査対応ＩＣである。そして、バウンダリースキャン検査対応ＩＣ５１、５２、５３のバウンダリースキャン検査信号の端子であるＴＤＩ（Ｔｅｓｔ Ｄａｔａ Ｉｎｐｕｔ），ＴＤＯ（Ｔｅｓｔ Ｄａｔａ Ｏｕｔｐｕｔ），ＴＣＫ（Ｔｅｓｔ Ｃｌｏｃｋ），ＴＭＳ（Ｔｅｓｔ Ｍｏｄｅ Ｓｅｌｅｃｔ）については、検査信号処理部１２３のバウンダリースキャン検査信号を入出力する端子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとの間において、ＴＣＫ，ＴＭＳはすべてが各々接続されるが、ＴＤＩ，ＴＤＯは検査信号処理部１２３のＴＤＯからバウンダリースキャン検査対応ＩＣ５１のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５１のＴＤＯからバウンダリースキャン検査対応ＩＣ５２のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５２のＴＤＯからバウンダリースキャン検査対応ＩＣ５３のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５３のＴＤＯから検査信号処理部１２３のＴＤＩに接続されている。さらに、バウンダリースキャン検査対応ＩＣ５１のバウンダリースキャン検査対応出力端子であるＡ１，Ａ２はバウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２と接続されており、そして、このＩＣ５１のＡ１とＩＣ５２のＢ１はコネクタ５６の１番端子にも、ＩＣ５１のＡ２とＩＣ５２のＢ２はコネクタ５６の２番端子にもそれぞれ接続されている。また、バウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応出力端子Ｃ１，Ｃ２はバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｄ１，Ｄ２と接続されている。さらに、テスト実行部２の中の３１はバウンダリースキャン検査信号ＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳ以外に被バウンダリースキャン検査回路５を検査する為のデジタル信号を入出力するデジタル入出力部であり、被バウンダリースキャン検査回路５の中の５４はインバーターＩＣ、５５はバッファーＩＣであり、バッファーＩＣ５５の出力はインバーターＩＣ５４の入力に接続されており、インバーターＩＣ５４の出力はバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに接続されている。さらにバッファーＩＣ５５の出力とインバーターＩＣ５４の入力の両方がデジタル入出力部３１の出力端子に接続されている。
【０００５】
以上のように構成されたバウンダリースキャン検査装置１１において、以下その動作について説明する。
まず、バウンダリースキャン検査をするために被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトルを生成する上で必要となる、被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１、５２、５３のＢＳＤＬファイルが入ったＢＳＤＬファイル６と被バウンダリースキャン検査回路５の回路図情報であるＣＡＤデータ７をバウンダリースキャン検査装置１１のバウンダリースキャンテストベクトル生成部１２に供給する。そこで、バウンダリースキャンテストベクトル生成部１２でＣＡＤデータ７からバウンダリースキャン検査対象の回路を抜き出し、バウンダリースキャン検査対応ＩＣのバウンダリースキャンセル構造やバウンダリースキャンの各モードへ移行する為の命令語などが記述されているＢＳＤＬファイル６と照らし合わせて、被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトルを、検査装置メーカーの間では標準となりつつあるＶｅｃｔｏｒ ＣｏｎｔｒｏｌＬａｎｇｕａｇｅ（以下、ＶＣＬと呼ぶ）の記述書式に基づいて生成する。これにより生成されたバウンダリースキャンテストベクトルは、バウンダリースキャンテストベクトル生成部１２からテスト実行データ生成部１３に渡される。また、被バウンダリースキャン検査回路５への電源印加のタイミングや被バウンダリースキャン検査回路５を検査する時の被バウンダリースキャン検査回路５の回路設定条件などをバウンダリースキャン検査装置１１のオペレータが検査条件設定部４へ入力すると、この回路設定条件などが検査条件設定部４からテスト実行データ生成部１３に渡され、この検査条件に応じてテスト実行データ生成部１３が被バウンダリースキャン検査回路５のバウンダリースキャンテストベクトルを修正して、テスト実行データを生成する。この生成されたテスト実行データに基づきテスト実行部２でバウンダリースキャンテストが実行される。
【０００６】
実際にはテスト実行データを基に、バウンダリースキャン検査の実行全体をコントロールするテストコントロール部２１がテスト実行データに応じたバウンダリースキャン検査信号を出す様に検査信号処理部１２３に命令を与えると、検査信号処理部１２３はその命令に応じてテスト実行データを基にバウンダリースキャン検査信号であるＴＣＫ，ＴＭＳ信号を被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１，５２，５３の全てに出力するとともに、ＴＤＯ信号を被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１のＴＤＩを通してバウンダリースキャン検査対応ＩＣ５１，５２，５３の中をシフトした後、バウンダリースキャン検査信号がバウンダリースキャン検査対応出力端子Ａ１，Ａ２およびバウンダリースキャン検査対応出力端子Ｃ１，Ｃ２にラッチ出力され、その後にバウンダリースキャン検査結果信号がバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２およびＤ１，Ｄ２に取り込まれた後で、バウンダリースキャン検査対応入力端子、出力端子であるＡ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号はバウンダリースキャン検査対応ＩＣ５１，５２，５３の中をシフトされてバウンダリースキャン検査対応ＩＣ５３のＴＤＯを通して検査信号処理部１２３のＴＤＩに入力される。この一連の流れが一つのパケット（一つの検査パターンの単位の意味であり、以下パケットと呼ぶ）を検査する時の流れであり、これを示したのが図６である。図６において、４１はバウンダリースキャン検査信号シフト，４２はバウンダリースキャン検査信号ラッチ出力，４３はバウンダリースキャン検査結果信号取込み，４４はバウンダリースキャン検査結果信号シフトである。
【０００７】
このバウンダリースキャン検査を実行する時と同時に、デジタル入出力部３１は図６のバウンダリースキャン検査信号ラッチ出力４２からバウンダリースキャン検査結果信号取込み４３の間だけデジタル入出力部３１の出力端子からバッファーＩＣ５５の出力とインバーターＩＣ５４の入力端子の両方に１または０の信号が出力され続ける。そこで、この信号に応答したインバーターＩＣ５４の出力に対して、バウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに入力される信号が図６でのバウンダリースキャン検査結果信号取込み４３の時にバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに取り込まれ、バウンダリースキャン検査対応入力端子、出力端子である、Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号と一緒にバウンダリースキャン検査結果信号シフト４４のタイミングでシフトされて検査信号処理部１２３のＴＤＩに入力される。
【０００８】
この検査信号処理部１２３のＴＤＩにシフトされて帰ってきたバウンダリースキャン検査結果信号のデータと、テスト実行データに応じたバウンダリースキャン検査信号から予測される期待値データとを検査信号処理部１２３で比較して、両者が一致するか否かを調べる。
【０００９】
ここで、この期待値データはバウンダリースキャンテストベクトル生成部１２でもってＢＳＤＬファイル６とＣＡＤデータ７からバウンダリースキャンテストベクトルを生成すると同時に生成されるが、ＶＣＬ記述書式で表されたバウンダリースキャンテストベクトルの中には表現出来ないので、便宜上バウンダリースキャンテストベクトルを人間が見て理解する時の参考としてバウンダリースキャンテストベクトルの最終のコメント部分に、期待値データが被バウンダリースキャン検査回路５の中の検査対象回路部分の回路情報であるデバイスのバウンダリースキャンセル番号、接続ピン番号、接続ピン信号名と共に表現されてはいる。このバウンダリースキャンテストベクトルのコメント部分の一部を表したのが図７である。図７の上側はバウンダリースキャンテストベクトルのデータ部分であり、下側はバウンダリースキャンテストベクトルの最終部分にある期待値データ、回路情報を示したコメント部分である。この期待値データ、回路情報を示したコメント部分は左からパケット内のビット番号、デバイスのバウンダリースキャンセル番号、デバイス名とそのデバイスの接続ピンの番号、デバイスの接続ピン信号名、期待値データである。期待値データの横方向９ビット分のデータは９パケット分のデータを示している。また、期待値データの中の０,１のデータはデバイスのバウンダリースキャンセルからの出力データであり、Ｌ，Ｈのデータはデバイスのバウンダリースキャンセルへの入力データである。そして、デバイスの接続ピン信号名が同じ名前、例えばＵ１＿Ｕ３＿１０は３個所が同じであれば、これらのデバイスの接続ピンはつながっていることになる。そこで、この３個所の期待値データの９パケット分の各データを入力と出力で比較してみると、同じ値になっている。
【００１０】
しかし、このバウンダリースキャンテストベクトルのコメント部分に表されたデータは検査装置メーカーでは標準になりつつあるＶＣＬ記述書式では意味のあるデータとして表現出来ないために、テスト実行データ生成部１３で解釈する事が出来ず、結果として検査信号処理部１２３はバウンダリースキャンテストベクトル生成部１２でもってＢＳＤＬファイル６とＣＡＤデータ７からバウンダリースキャンテストベクトルを生成すると同時に生成される図８に示す期待値データファイルをバウンダリースキャンテストベクトル生成部１２から読み込んでいる。この図８については、冒頭にバウンダリースキャン検査対応ＩＣのつながりがＵ１，Ｕ２，Ｕ３，〜，Ｕ８ へとつながっていることと、Ｕ１，Ｕ２，〜，Ｕ８ までのトータルのバウンダリースキャンセルの数が１８８であることが示されている。次に、各パケットでのバウンダリースキャンセル１から１８８までに対応したビット番号での期待値について、バウンダリースキャンセルが出力の時は０または１として、バウンダリースキャンセルが入力の時はＨ，Ｌとして、不定値の時は＊として表現されている。
【００１１】
そこで、被バウンダリースキャン検査回路５が正常ならばバウンダリースキャン検査結果信号のデータと期待値データが一致するのであるが、被バウンダリースキャン検査回路５に異常があればバウンダリースキャン検査結果信号のデータと期待値データは異なることになる。そこで、被バウンダリースキャン検査回路５のＯＫ／ＮＧの結果を検査信号処理部１２３からテストコントロール部２１に返される。そこで結果がＯＫであれば、テストコントロール部２１はその結果を結果データ登録部２４に登録する指示を与え、結果データ登録部２４はＯＫの結果をデータ登録ファイル２５に登録する。また結果がＮＧの場合には、テストコントロール部２１が不良解析部１２２に指示を出して、検査信号処理部１２３に帰ってきたバウンダリースキャン検査結果信号のデータとテスト実行データに応じた検査信号から予測される期待値データを検査信号処理部１２３からテストコントロール部２１を介して不良解析部１２２が取り込み、また、不良内容、不良個所を特定するために必要となる被バウンダリースキャン検査回路５の検査対象回路部分の回路情報を不良解析部１２２が取り込む事で、不良解析部１２２が被バウンダリースキャン検査回路５の不良内容、不良個所の解析を行う。
【００１２】
ここでも、被バウンダリースキャン検査回路５の検査対象回路部分の回路情報はＶＣＬ記述書式で表されたバウンダリースキャンテストベクトルの中には表現出来ないので、便宜上バウンダリースキャンテストベクトルを人間が見て理解する時の参考として、コメント部分に期待値データと共に被バウンダリースキャン検査回路５の検査対象回路部分の回路情報であるデバイスのバウンダリースキャンセル番号、接続ピン番号、接続ピン信号名が図７の様に表現されてはいるが、テスト実行データ生成部１３で解釈することが出来ずに活用出来るデータとはなり得ない為に、不良解析部１２２は、バウンダリースキャンテストベクトル生成部１２の中でバウンダリースキャンテストベクトルを生成するときに作られた被バウンダリースキャン検査回路５の検査対象回路部分の回路情報をバウンダリースキャンテストベクトル生成部１２から図９に示す様なボードファイルとして取り込んでいる。
【００１３】
この図９については、各信号名Ｕ１＿Ｕ３＿１０，Ｕ１＿Ｕ３＿９等について、その信号名の配線につながる全てのデバイスの接続ピン名が表示されている。このボードファイルの内容はついては、図７に示されるバウンダリースキャンテストベクトルのコメント部分に表された回路情報ではその信号名でつながるバウンダリースキャン検査対応ＩＣのデバイスの接続ピンしか表現されていないが、図９のボードファイルではその信号名につながる全てのデバイスの接続ピンが表現されているため、バウンダリースキャンテストベクトルのコメント部分に表されたデータよりも詳しい回路情報である。
【００１４】
そこで、不良解析について具体的に、図５のバウンダリースキャン検査対応ＩＣ５１、５２の配線Ａ１−Ｂ１間とＡ２−Ｂ２間がショートしていた場合には、その不良要因としてバウンダリースキャン対応ＩＣ５１、５２のＡ１，Ａ２，Ｂ１，Ｂ２、コネクタ５６の１番端子，２番端子の間でショートが発生しているとして不良解析する。
【００１５】
このようにして解析された不良内容、不良個所の結果を不良解析部１２２がテストコントロール部２１に返し、テストコントロール部２１は不良内容、不良個所の結果を結果データ登録部２４に登録する指示を出し、結果データ登録部２４は不良内容、不良個所の結果をデータ登録ファイル２５に登録する。
【００１６】
【発明が解決しようとする課題】
しかしながら上記の従来の構成では、バウンダリースキャンテストベクトルを生成するバウンダリースキャンテストベクトル生成部１２がバウンダリースキャン検査装置１１の中で価格的に高価な構成要素となっている。そして、このバウンダリースキャンテストベクトル生成部１２にテスト実行部２とテスト実行データ生成部１３および検査条件設定部４が価格的に付随する構成となっている。そこで、結果としてバウンダリースキャン検査装置１１が高価な装置となってしまっている。一方、実際にバウンダリースキャン検査を行っているバウンダリースキャン基板製造現場では何台ものバウンダリースキャン検査装置１１が動作しているが、実際に動作している部分はテスト実行部２がほとんどであり、たまにその検査条件を変更する為にテスト実行データ生成部１３および検査条件設定部４が動作するだけであって、バウンダリースキャンテストベクトル生成部１２は検査信号処理部１２３及び不良解析部１２２からの要求に答えて期待値データや被バウンダリースキャン検査回路５の検査対象回路部分の回路情報を供給しているだけである。そして、バウンダリースキャンテストベクトル生成部１２が本来持つバウンダリースキャンテストベクトル生成機能は被バウンダリースキャン検査回路５の回路構成が変わらない限り発揮されることはない。
【００１７】
その為に、実際のバウンダリースキャン検査を実行しているバウンダリースキャン基板製造現場において、ほとんど機能を発揮する事のないバウンダリースキャンテストベクトル生成部１２をも持つ高価なバウンダリースキャン検査装置１１を使用している事が製造コストを大きくする要因となっており、また、バウンダリースキャン検査装置１１が高価であるが故になかなかバウンダリースキャン検査が普及していかないという問題点を有していた。
【００１８】
本発明は、上記従来の問題点を解決するものであって、バウンダリースキャンテストベクトルの生成機能を持つことなく、安価な構成でバウンダリースキャン検査を行うことができ、検査結果を解析するのに必要な回路情報および期待値データを生成することができるバウンダリースキャン検査装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
この目的を達成するために本発明に係る第１のバウンダリースキャン検査装置は、
被バウンダリースキャン検査回路に応じたバウンダリースキャンテストベクトルであって外部に別途設けられたバウンダリースキャンテストベクトル発生装置（すなわち当該バウンダリースキャン検査装置から分離されたバウンダリースキャンテストベクトル発生装置）で生成されたバウンダリースキャンテストベクトルを用いて、該バウンダリースキャンテストベクトルを基に検査条件に応じた実行データを生成するテスト実行データ生成手段と、
バウンダリースキャン検査時の上記検査条件を設定する検査条件設定手段と、
上記実行データに基づいてバウンダリースキャン検査を実行するテスト実行手段と、
検査結果解析時に必要となる上記被バウンダリースキャン検査回路の回路情報および期待値データを、上記バウンダリースキャンテストベクトルに付加されておりながら上記実行データの生成には使用されることのない上記バウンダリースキャンテストベクトルのコメント部分から生成する解析データ生成手段と、
を備え、上記被バウンダリースキャン検査回路に応じたバウンダリースキャンテストベクトルの生成機能を持つことなく検査結果の解析を可能にしたことを特徴としている。
【００２０】
本発明に係る第２のバウンダリースキャン検査装置では、上記第１のバウンダリースキャン検査装置において、
上記テスト実行手段は、バウンダリースキャン検査信号であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとは別のデジタル入出力信号の制御を上記バウンダリースキャン検査信号の一連の流れであるバウンダリースキャン検査信号シフト，バウンダリースキャン検査信号ラッチ出力，バウンダリースキャン検査結果信号取込み，バウンダリースキャン検査結果信号シフトの間で行うのではなくて、上記デジタル入出力信号の制御を行った後で上記バウンダリースキャン検査信号の上記一連の流れを行う様にしたことを特徴としている。
【００２１】
本発明に係る第３のバウンダリースキャン検査装置では、上記第１のバウンダリースキャン検査装置において、
上記被バウンダリースキャン検査回路は、バウンダリースキャン検査信号の入力および出力を行うためのバウンダリースキャン検査信号端子を有し、
上記テスト実行手段は、上記被バウンダリースキャン検査回路に対する入力および出力の信号であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳを含むバウンダリースキャン検査信号を制御し、
上記バウンダリースキャン検査信号の入力および出力を行うためのバウンダリスキャン検査信号端子を有する検査装置用バウンダリースキャン回路を含むインターフェースボックスを更に備え、上記検査装置用バウンダリースキャン回路のバウンダリスキャン検査信号端子が上記被バウンダリースキャン検査回路のバウンダリースキャン検査信号端子に接続されると、上記被バウンダリースキャン検査回路と上記検査装置用バウンダリースキャン回路とが単一のバウンダリースキャン回路を形成することを特徴としている。
【００２２】
本発明に係る第４のバウンダリースキャン検査装置は、被バウンダリースキャン検査回路にバウンダリースキャン検査信号を入力し該被バウンダリースキャン検査回路から出力されるバウンダリースキャン検査信号を受け取ることでバウンダリースキャン検査を行うバウンダリースキャン検査装置において、
上記バウンダリースキャン検査信号の入力および出力を行うためのバウンダリスキャン検査信号端子を有する検査装置用バウンダリースキャン回路を含むインターフェースボックスを備え、
上記被バウンダリースキャン検査回路は上記バウンダリースキャン検査信号の入力および出力を行うためのバウンダリースキャン検査信号端子を有し、
上記検査装置用バウンダリースキャン回路のバウンダリースキャン検査信号端子が上記被バウンダリースキャン検査回路のバウンダリースキャン検査信号端子に接続されると、上記被バウンダリースキャン検査回路と上記検査装置用バウンダリースキャン回路とが単一のバウンダリースキャン回路を形成することを特徴としている。
【００２３】
【発明の実施の形態】
＜実施形態１＞
以下に本発明の一実施形態（以下「実施形態１」という）であるバウンダリースキャン検査装置について、図面を参照しながら説明する。
【００２４】
図１は、本実施形態のバウンダリースキャン検査装置のブロック図を示すものである。
図１において、１はバウンダリースキャン検査装置である。８はバウンダリースキャン検査対応ＩＣのＢＳＤＬファイル６と回路図情報を示すＣＡＤデータ７からバウンダリースキャンテストベクトルを生成するバウンダリースキャンテストベクトル生成装置である。９はバウンダリースキャンテストベクトル生成装置８で生成されたテストベクトルファイル（以下「ＴＶファイル」という）である。３はバウンダリースキャンテストベクトル生成装置８から出力されたＴＶファイル９と、検査時の条件を設定する検査条件設定部４からのデータとからテスト実行データを生成するテスト実行データ生成部である。６１はテスト実行データ生成部３に入力されたＴＶファイル９の内容を受け取り、そのコメント部分からバウンダリースキャンテストを実行したときに不良内容、不良個所を特定するのに必要となる解析用データを生成する解析データ生成部である。２はバウンダリースキャン検査装置１の中にあるテスト実行部である。このテスト実行部２において、２１はテスト実行データ生成部３からのテスト実行データを基にバウンダリースキャン検査の実行全体をコントロールするテストコントロール部、２２はバウンダリースキャン検査を実行したときの不良原因、不良個所を解析する不良解析部、２３はテストコントロール部２１からの制御により実際にバウンダリースキャン検査信号の入出力を行う検査信号処理部、２４はバウンダリースキャン検査の結果データの登録管理を行う結果データ登録部、２５は結果データ登録部２４で登録されるデータ登録ファイルである。
【００２５】
また、５はバウンダリースキャン検査対象回路である被バウンダリースキャン検査回路であり、５１、５２、５３は被バウンダリースキャン検査回路５の中にあるバウンダリースキャン検査対応ＩＣである。そして、バウンダリースキャン検査対応ＩＣ５１、５２、５３のバウンダリースキャン検査信号の端子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳについては、検査信号処理部２３のバウンダリースキャン検査信号を入出力する端子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとの間において、ＴＣＫ，ＴＭＳはすべてが各々接続されるが、ＴＤＩ，ＴＤＯは検査信号処理部２３のＴＤＯからバウンダリースキャン検査対応ＩＣ５１のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５１のＴＤＯからバウンダリースキャン検査対応ＩＣ５２のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５２のＴＤＯからバウンダリースキャン検査対応ＩＣ５３のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５３のＴＤＯから検査信号処理部２３のＴＤＩに接続されている。さらに、バウンダリースキャン検査対応ＩＣ５１のバウンダリースキャン検査対応出力端子であるＡ１，Ａ２はバウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２と接続されており、そして、このＩＣ５１のＡ１，ＩＣ５２のＢ１はコネクタ５６の１番端子にも、ＩＣ５１のＡ２，ＩＣ５２のＢ２はコネクタ５６の２番端子にもそれぞれ接続されている。また、バウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応出力端子Ｃ１，Ｃ２はバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｄ１，Ｄ２と接続されている。
【００２６】
さらに、テスト実行部２の中の３１はバウンダリースキャン検査信号ＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳ以外に被バウンダリースキャン検査回路５を検査する為のデジタル信号を入出力するデジタル入出力部であり、被バウンダリースキャン検査回路５の中の５４はインバーターＩＣ、５５はバッファーＩＣであり、バッファーＩＣ５５の出力はインバーターＩＣ５４の入力に接続されており、インバーターＩＣ５４の出力はバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに接続されている。さらにバッファーＩＣ５５の出力とインバーターＩＣ５４の入力の両方がデジタル入出力部３１の出力端子に接続されている。
【００２７】
以上のように構成されたバウンダリースキャン検査装置について、その動作を設明する。
まず、バウンダリースキャン検査をするために被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトルを生成する上で必要となる、被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１、５２、５３のＢＳＤＬファイルが入ったＢＳＤＬファイル６と被バウンダリースキャン検査回路５の回路図情報であるＣＡＤデータ７をバウンダリースキャン検査装置１の外にあるバウンダリースキャンテストベクトル生成装置８に供給する。そこで、バウンダリースキャンテストベクトル生成装置８でＣＡＤデータ７からバウンダリースキャン検査対象の回路を抜き出し、バウンダリースキャン検査対応ＩＣ５１、５２、５３のバウンダリースキャンセル構造やバウンダリースキャンの各モードへ移行する為の命令語などが記述されているＢＳＤＬファイル６と照らし合わせて、被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトルをＶＣＬ記述書式で生成し、これをＴＶファイル９として出力する。
【００２８】
このＴＶファイル９をバウンダリースキャン検査装置１のテスト実行データ生成部３に供給すると、テスト実行データ生成部３ではＴＶファイル９のデータを基に、バウンダリースキャン検査装置１のオペレータが、被バウンダリースキャン検査回路５への電源印加のタイミングや被バウンダリースキャン検査回路５を検査する時の被バウンダリースキャン検査回路５の回路設定条件などを、バウンダリースキャン検査時の検査条件を生成する検査条件設定部４へ入力すると、この検査条件に応じてテスト実行データ生成部３がＴＶファイル９を修正して、テスト実行データを生成する。
【００２９】
一方、解析データ生成部６１が、テスト実行データ生成部３からテスト実行データ生成部３に入力されたＴＶファイル９の内容を受け取る。このＴＶファイル９は、図７に示す様に、ＶＣＬ記述書式で表されていて、そのＴＶファイル９の最終に配置されたコメント部分に、便宜上、ＴＶファイル９の内容を人間が見て理解する時の参考として、期待値データと、被バウンダリースキャン検査回路５の中の検査対象回路部分の回路情報が表されている。解析データ生成部６１は、この期待値データと、この回路情報であるデバイスのバウンダリースキャンセル番号、接続ピン番号、接続ピン信号名をコメントとして扱うのではなく、バウンダリースキャン検査したときの不良内容、不良個所を特定するためのデータとして活用出来る様にする。すなわち、解析データ生成部６１は、図７の中で同一の接続ピン信号名は接続されているという条件で、図２の様に各々の接続ピン信号名ごとにデータを並べ替えた接続対応テーブルを被バウンダリースキャン検査回路５のバウンダリースキャン検査対応回路部分の回路情報として作成し、保存しておく。ただし、この図２に示される回路情報では各接続ピン信号名につながるデバイスの接続ピンはバウンダリースキャン検査対応ＩＣの接続ピン信号名しか表現されていない為に、従来例での図９に示されるボードファイルでの回路情報ほど詳しくはない。
【００３０】
また、解析データ生成部６１は、図７の中で各パケット内のビット番号に対応してパケットごとのデータとしてコメント部分に表現されている期待値データを、図３の様に各パケットごとに一つのデータとしてパケットの中でのバウンダリースキャンセルの順番に相当するビット番号順にデータを並べ替え、連続すべきパケット内のビット番号に欠落があるところの期待値データは不定値として、バウンダリースキャンテスト実施時にバウンダリースキャン検査結果信号シフトで得られるデータと同じ様に図３に示すごとくデータ配列を置き換えて、期待値データとして作成し、保存しておく。
【００３１】
ここで、この図２および図３の見方について少し説明を加える。まず図２は、図７で接続ピン信号名が同じものを集めて同じ信号名ＩＤとし、それぞれのデバイス接続ピン、デバイスＢＳセル、パケット内ビット番号を整理し直した接続対応テーブルである。また、図３ついては、図７において期待値データは一番左の列からパケット１、パケット２、パケット３という様にデータが並んでおり、パケット内ビット番号に応じた期待値データの一番左の列のデータがパケット１に対応する期待値データに相当する為、各パケットごとに一つのデータとしてまとめ直すと、図３の様になる。だから、図７のパケット内ビット番号８に対応する期待値データの一番左のデータはＨであるが、このデータが図３のパケット１での期待値データの左から８ビット目と同じになる。そして、この図３の内容は、図８の期待値データファイルに示されている期待値データの内容と同じである。
【００３２】
以上の様にして、ＶＣＬ記述書式で表されたバウンダリースキャンテストベクトルの中では意味のあるデータとして表現出来ないが便宜上バウンダリースキャンテストベクトルを人間が見て理解する時の参考として、ＴＶファイル９の中にあるバウンダリースキャンテストベクトルの最終のコメント部分に表現されている、被バウンダリースキャン検査回路５の中の検査対象回路部分の回路情報であるデバイスのバウンダリースキャンセル番号、接続ピン番号、接続ピン信号名、および期待値データを用いて、解析データ生成部６１がバウンダリースキャン検査での結果判定や不良解析に活用出来る意味のあるデータとして、回路情報、期待値データを生成し直している。
【００３３】
そこで、先ほど図１のバウンダリースキャンテストベクトル生成部３で生成されたテスト実行データに基づきテスト実行部２でバウンダリースキャンテストが実行される。
【００３４】
実際にはテスト実行データを基に、バウンダリースキャン検査の実行全体をコントロールするテストコントロール部２１がテスト実行データに応じたバウンダリースキャン検査信号を出す様に検査信号処理部２３に命令を与えると、検査信号処理部２３はその命令に応じてテスト実行データを基にバウンダリースキャン検査信号であるＴＣＫ，ＴＭＳ信号を被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１，５２，５３の全てに出力するとともに、ＴＤＯ信号を被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１のＴＤＩを通してバウンダリースキャン検査対応ＩＣ５１，５２，５３の中をシフトした後、バウンダリースキャン検査信号がバウンダリースキャン検査対応出力端子Ａ１，Ａ２，Ｃ１，Ｃ２にラッチ出力され、その後にバウンダリースキャン検査結果信号がバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２，Ｄ１，Ｄ２に取り込まれた後で、バウンダリースキャン検査対応入力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号はバウンダリースキャン検査対応ＩＣ５１，５２，５３の中をシフトされてバウンダリースキャン検査対応ＩＣ５３のＴＤＯを通して検査信号処理部２３のＴＤＩに入力される。この一連の流れが一つの検査パターンを検査する時の流れであり、これを示したのが図６である。この図６において、４１はバウンダリースキャン検査信号シフト、４２はバウンダリースキャン検査信号ラッチ出力、４３はバウンダリースキャン検査結果信号取込み、４４はバウンダリースキャン検査結果信号シフトである。
【００３５】
このバウンダリースキャン検査を実行する時と同時に、デジタル入出力部３１は図６のバウンダリースキャン検査信号ラッチ出力４２からバウンダリースキャン検査結果信号取込み４３の間だけデジタル入出力部３１の出力端子からバッファーＩＣ５５の出力とインバーターＩＣ５４の入力端子の両方に１または０の信号が出力され続ける。そこで、この信号に応答したインバーターＩＣ５４の出力に対して、バウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに入力される信号が図６でのバウンダリースキャン検査結果信号取込み４３の時にバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに取り込まれ、バウンダリースキャン検査対応入力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号と一緒にバウンダリースキャン検査結果信号シフト４４のタイミングでシフトされて検査信号処理部２３のＴＤＩに入力される。
【００３６】
この検査信号処理部２３のＴＤＩにシフトされて帰ってきたバウンダリースキャン検査結果信号のデータと、解析データ生成部６１から検査信号処理部２３が取り込んだ期待値データを用いて、バウンダリースキャン検査結果信号のデータと期待値データとが一致するか否かを調べるために検査信号処理部２３で両者を比較する。ここで、被バウンダリースキャン検査回路５が正常ならばバウンダリースキャン検査結果信号のデータと期待値データが一致するのであるが、被バウンダリースキャン検査回路５に異常があればバウンダリースキャン検査結果信号のデータと期待値データは異なることになる。そこで、被バウンダリースキャン検査回路５のＯＫ／ＮＧの結果を検査信号処理部２３からテストコントロール部２１に返される。そこで結果がＯＫであれば、テストコントロール部２１はその結果を結果データ登録部２４に登録する指示を与え、結果データ登録部２４はＯＫの結果をデータ登録ファイル２５に登録する。また結果がＮＧの場合には、テストコントロール部２１が不良解析部２２に指示を出して、検査信号処理部２３に帰ってきたバウンダリースキャン検査結果信号のデータと期待値データを検査信号処理部２３からテストコントロール部２１を介して不良解析部２２が取り込み、被バウンダリースキャン検査回路５のバウンダリースキャン検査対応回路部分の回路情報は解析データ生成部６１から不良解析部２２が取り込んだ上で、不良解析部２２が被バウンダリースキャン検査回路５の不良内容、不良個所の解析を行う。
【００３７】
そこで、不良解析について具体的に、図１のバウンダリースキャン検査対応ＩＣ５１，５２の配線Ａ１−Ｂ１間とＡ２−Ｂ２間がショートしていた場合には、その不良要因としてバウンダリースキャン検査対応ＩＣの５１、５２のＡ１，Ａ２，Ｂ１，Ｂ２の間でショートが発生しているとして不良解析する。ただし実際には、バウンダリースキャン検査対応ＩＣ５１，５２のＡ１，Ｂ１とＡ２，Ｂ２にはそれぞれコネクタ５６の１番端子、２番端子が接続されており、このコネクタ５６の１番端子，２番端子との間でのショートについては解析データ生成部６１での回路情報にはバウンダリースキャン検査対応ＩＣ間での接続情報しかないために解析することが出来ないので、バウンダリースキャン検査装置１のオペレータがバウンダリースキャン検査対応ＩＣ５１，５２のＡ１，Ａ２，Ｂ１，Ｂ２間でのショートという表現からコネクタ５６の１番端子，２番端子とのショートも不良要因として類推するようにしている。
【００３８】
このようにして解析された結果を不良解析部２２がテストコントロール部２１に返し、テストコントロール部２１は不良内容、不良個所の結果を結果データ登録部２４に登録する指示を出し、結果データ登録部２４は不良内容、不良個所の結果をデータ登録ファイル２５に登録する。
【００３９】
以上のように本実施形態によれば、被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトル生成装置８を外部に持つバウンダリースキャン検査装置１とし、外部のバウンダリースキャンテストベクトル生成装置８で生成されたＴＶファイル９を用いて、バウンダリースキャン検査装置１は実際のテスト実行データを作成してテストを実行し、また、ＶＣＬ記述書式では意味のあるデータとして表現出来ない為に今まではバウンダリースキャンテストベクトル生成装置８から入手していた、検査結果解析の為に必要となる被バウンダリースキャン検査回路５のバウンダリースキャン検査対象回路の回路情報と期待値データを、バウンダリースキャンテストベクトルを表記したＴＶファイル９のコメント部分から生成する解析データ生成部６１をも持つ構成とした。
【００４０】
これにより、従来のバウンダリースキャン検査装置の様なバウンダリースキャンテストベクトル生成部を持つが為に高価な検査装置となってしまう事がなく、安価にしてバウンダリースキャン検査装置を確立出来る。
【００４１】
また、上記本実施形態１によれば、バウンダリースキャン検査を実行する時と同時に、デジタル入出力部３１は図６のバウンダリースキャン検査信号ラッチ出力４２からバウンダリースキャン検査結果信号取込み４３の間だけデジタル入出力部３１の出力端子からバッファーＩＣ５５の出力とインバーターＩＣ５４の入力端子の両方に１または０の信号が出力され続ける構成となっていたが、これを、デジタル入出力部３１は図６のバウンダリースキャン検査信号シフト４１を行う前にデジタル入出力部３１の出力端子からバッファーＩＣ５５の出力とインバーターＩＣ５４の入力端子の両方に１または０の信号を出力し、その後、図６に示す一つのパケットを検査する時の一連の流れであるバウンダリースキャン検査信号シフト４１，バウンダリースキャン検査信号ラッチ出力４２，バウンダリースキャン検査結果信号取込み４３，バウンダリースキャン検査結果信号シフト４４を実行した後で、再度、必要ならばデジタル入出力部３１の出力端子を設定する構成とする。そこで、このデジタル入出力部３１の出力端子の信号に応答したインバーターＩＣ５４の出力に対して、バウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに入力される信号が図６でのバウンダリースキャン検査結果信号取込み４３の時にバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに取り込まれ、バウンダリースキャン検査対応入力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号と一緒にバウンダリースキャン検査結果信号シフト４４のタイミングでシフトされて検査信号処理部２３のＴＤＩに入力される様にすれば、デジタル入出力部３１の出力タイミングを制御するテストコントロール部２１が簡略化された構成とすることができ、さらに安価なバウンダリースキャン検査装置を構成することが出来る。
【００４２】
＜実施形態２＞
以下に本発明の他の実施形態（以下「実施形態２」という）であるバウンダリースキャン検査装置について図面を参照しながら説明する。
【００４３】
図４は、本実施形態のバウンダリースキャン検査装置のブロック図を示すものである。
図４において、１はバウンダリースキャン検査装置である。８はバウンダリースキャン検査対応ＩＣのＢＳＤＬファイル６と回路図情報を示すＣＡＤデータ７からバウンダリースキャンテストベクトルを生成するバウンダリースキャンテストベクトル生成装置である。９はバウンダリースキャンテストベクトル生成装置８で生成されたテストベクトルファイル（ＴＶファイル）である。３はバウンダリースキャンテストベクトル生成装置８から出力されたＴＶファイル９と、検査時の条件を設定する検査条件設定部４からのデータとからテスト実行データを生成するテスト実行データ生成部である。６１はテスト実行データ生成部３に入力されたＴＶファイル９の内容を受け取り、そのコメント部分からバウンダリースキャンテストを実行したときに不良内容、不良個所を特定するのに必要となる解析用データを生成する解析データ生成部である。２はバウンダリースキャン検査装置１の中にあるテスト実行部である。このテスト実行部２において、２１はテスト実行データ生成部３からのテスト実行データを基にバウンダリースキャン検査の実行全体をコントロールするテストコントロール部、２２はバウンダリースキャン検査を実行したときの不良原因、不良個所を解析する不良解析部、２３はテストコントロール部２１からの制御により実際にバウンダリースキャン検査信号の入出力を行う検査信号処理部、２４はバウンダリースキャン検査の結果データの登録管理を行う結果データ登録部、２５は結果データ登録部２４で登録されるデータ登録ファイルである。
【００４４】
また、１０は検査装置用バウンダリースキャン回路を持つインターフェースボックス（Ｉｎｔｅｒｆａｃｅ Ｂｏｘ）（以下Ｉ／Ｆ−Ｂｏｘと呼ぶ）であり、１０１、１０２はＩ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン検査対応ＩＣである。５はバウンダリースキャン検査対象回路である被バウンダリースキャン検査回路であり、５１、５２、５３は被バウンダリースキャン検査回路５の中にあるバウンダリースキャン検査対応ＩＣである。そして、Ｉ／Ｆ−Ｂｏｘ１０のバウンダリースキャン検査対応ＩＣ１０１、１０２のバウンダリースキャン検査信号の端子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳおよび、被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１、５２、５３のバウンダリースキャン検査信号の端子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳについては、検査信号処理部２３のバウンダリースキャン検査信号を入出力する端子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとの間において、ＴＣＫ，ＴＭＳはすべてが各々接続されるが、ＴＤＩ，ＴＤＯは検査信号処理部２３のＴＤＯからバウンダリースキャン検査対応ＩＣ１０１のＴＤＩへ、バウンダリースキャン検査対応ＩＣ１０１のＴＤＯからバウンダリースキャン検査対応ＩＣ１０２のＴＤＩへ、バウンダリースキャン検査対応ＩＣ１０２のＴＤＯからバウンダリースキャン検査対応ＩＣ５１のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５１のＴＤＯからバウンダリースキャン検査対応ＩＣ５２のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５２のＴＤＯからバウンダリースキャン検査対応ＩＣ５３のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５３のＴＤＯから検査信号処理部２３のＴＤＩに接続されている。さらに、バウンダリースキャン検査対応ＩＣ１０１の信号端子Ｆ１，Ｆ２はバウンダリースキャン検査対応ＩＣ５１の信号端子Ｆ１，Ｆ２にそれぞれ接続される。また、バウンダリースキャン検査対応ＩＣ１０２の信号端子Ｅ１，Ｅ２はバウンダリースキャン検査対応ＩＣ５３の信号端子Ｅ１，Ｅ２にそれぞれ接続される。そして、バウンダリースキャン検査対応ＩＣ５１のバウンダリースキャン検査対応出力端子であるＡ１，Ａ２はバウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２と接続されており、そして、このＩＣ５１のＡ１，ＩＣ５２のＢ１はコネクタ５６の１番端子にも、ＩＣ５１のＡ２，ＩＣ５２のＢ２はコネクタ５６の２番端子にもそれぞれ接続されている。また、バウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応出力端子Ｃ１，Ｃ２はバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｄ１，Ｄ２と接続されている。
【００４５】
さらに、テスト実行部２の中の３１はバウンダリースキャン検査信号ＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳ以外に被バウンダリースキャン検査回路５を検査する為のデジタル信号を入出力するデジタル入出力部であり、被バウンダリースキャン検査回路５の中の５４はインバーターＩＣ、５５はバッファーＩＣであり、バッファーＩＣ５５の出力はインバーターＩＣ５４の入力に接続されており、インバーターＩＣ５４の出力はバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに接続されている。さらにバッファーＩＣ５５の出力とインバーターＩＣ５４の入力の両方がデジタル入出力部３１の出力端子に接続されている。
【００４６】
以上のように構成されたバウンダリースキャン検査装置について、その動作を設明する。
まず、バウンダリースキャン検査をするために被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトルを生成する上で必要となる、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン検査対応ＩＣ１０１、１０２のＢＳＤＬファイルおよび、被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１、５２、５３のＢＳＤＬファイルが入ったＢＳＤＬファイル６と、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン回路と被バウンダリースキャン検査回路５とが接続された状態での回路図情報であるＣＡＤデータ７をバウンダリースキャン検査装置１の外にあるバウンダリースキャンテストベクトル生成装置８に供給する。そこで、バウンダリースキャンテストベクトル生成装置８でＣＡＤデータ７からバウンダリースキャン検査対象の回路を抜き出し、バウンダリースキャン検査対応ＩＣ１０１、１０２、５１、５２、５３のバウンダリースキャンセル構造やバウンダリースキャンの各モードへ移行する為の命令語などが記述されているＢＳＤＬファイル６と照らし合わせて、被バウンダリースキャン検査回路５に応じたバウンダリースキャンテストベクトルを生成し、これをＴＶファイル９として出力する。
【００４７】
このＴＶファイル９をバウンダリースキャン検査装置１のテスト実行データ生成部３に供給すると、テスト実行データ生成部３ではＴＶファイル９のデータを基に、バウンダリースキャン検査装置１のオペレータが、被バウンダリースキャン検査回路５への電源印加のタイミングや被バウンダリースキャン検査回路５を検査する時の被バウンダリースキャン検査回路５の回路設定条件などを、バウンダリースキャン検査時の検査条件を生成するバウンダリースキャン検査時の検査条件を設定する検査条件設定部４へ入力すると、この検査条件に応じてテスト実行データ生成部３がＴＶファイル９を修正して、テスト実行データを生成する。
【００４８】
一方、解析データ生成部６１が、テスト実行データ生成部３からテスト実行データ生成部３に入力されたＴＶファイル９の内容を受け取る。このＴＶファイル９は、図７に示す様に、ＶＣＬ記述書式で表されていて、そのＴＶファイル９の最終に配置されたコメント部分に、便宜上、ＴＶファイルの内容を人間が見て理解する時の参考として、期待値データと、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン回路と被バウンダリースキャン検査回路５とが接続された状態でのバウンダリースキャン検査対象回路部分の回路情報が表されている。解析データ生成部６１は、この期待値データと、この回路情報であるデバイスのバウンダリースキャンセル番号、接続ピン番号、接続ピン信号名をコメントとして扱うのではなく、バウンダリースキャン検査したときの不良内容、不良個所を特定するためのデータとして活用出来る様にする。
【００４９】
すなわち、解析データ生成部６１は、図７の中で同一の接続ピン信号名ごとにデータを並べ替えた接続対応テーブルを図２の様にしてＩ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン回路と被バウンダリースキャン検査回路５とのバウンダリースキャン検査対応回路部分の回路情報として作成し、保存しておく。ただし、この図２に示される回路情報では各接続ピン信号名につながるデバイスの接続ピンはバウンダリースキャン検査対応ＩＣの接続ピン信号名しか表現されていない為に、従来例での図９に示されるボードファイルでの回路情報ほど詳しくはない。
【００５０】
また、解析データ生成部６１は、図７の中で各パケット内のビット番号に対応してパケットごとのデータとしてコメント部分に表現されている期待値データを、図３の様に各パケットごとに一つのデータとしてパケットの中でのバウンダリースキャンセルの順番に相当するビット番号順にデータを並べ替え、連続すべきパケット内のビット番号に欠落があるところの期待値データは不定値として、バウンダリースキャンテスト実施時にバウンダリースキャン検査結果信号シフトで得られるデータと同じ様に図３に示すごとくにデータ配列を置き換えて、期待値データとして作成し、保存しておく。
【００５１】
以上の様にして、ＶＣＬ記述書式で表されたバウンダリースキャンテストベクトルの中では意味のあるデータとして表現出来ないが便宜上バウンダリースキャンテストベクトルを人間が見て理解する時の参考として、ＴＶファイル９の中にあるバウンダリースキャンテストベクトルの最終のコメント部分に表現されている、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン回路と被バウンダリースキャン検査回路５とが接続された状態でのバウンダリースキャン検査対象回路部分の回路情報であるデバイスのバウンダリースキャンセル番号、接続ピン番号、接続ピン信号名、および期待値データを用いて、解析データ生成部６１がバウンダリースキャン検査での結果判定や不良解析に活用出来る意味のあるデータとして、回路情報、期待値データを生成し直している。
【００５２】
その上で、先ほど図２のバウンダリースキャンテストベクトル生成部３で生成されたテスト実行データに基づきテスト実行部２でバウンダリースキャンテストが実行される。
【００５３】
実際にはテスト実行データを基に、バウンダリースキャン検査の実行全体をコントロールするテストコントロール部２１がテスト実行データに応じたバウンダリースキャン検査信号を出す様に検査信号処理部２３に命令を与えると、検査信号処理部２３はその命令に応じてテスト実行データを基にバウンダリースキャン検査信号であるＴＣＫ，ＴＭＳ信号を被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１，５２，５３の全てに出力するとともに、ＴＤＯ信号を被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１のＴＤＩを通してバウンダリースキャン検査対応ＩＣ５１，５２，５３の中をシフトした後、バウンダリースキャン検査信号がバウンダリースキャン検査対応出力端子Ａ１，Ａ２，Ｃ１，Ｃ２にラッチ出力され、その後にバウンダリースキャン検査結果信号がバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２，Ｄ１，Ｄ２に取り込まれた後で、バウンダリースキャン検査対応入力端子、出力端子、Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号は、バウンダリースキャン検査対応ＩＣ５１，５２，５３の中をシフトされてバウンダリースキャン検査対応ＩＣ５３のＴＤＯを通して検査信号処理部２３のＴＤＩに入力される。この一連の流れが一つの検査パターンを検査する時の流れであり、これを示したのが図６である。この図６において、４１はバウンダリースキャン検査信号シフト，４２はバウンダリースキャン検査信号ラッチ出力，４３はバウンダリースキャン検査結果信号取込み，４４はバウンダリースキャン検査結果信号シフトである。
【００５４】
このバウンダリースキャン検査を実行する時と同時に、デジタル入出力部３１は図６のバウンダリースキャン検査信号ラッチ出力４２からバウンダリースキャン検査結果信号取込み４３の間だけデジタル入出力部３１の出力端子からバッファーＩＣ５５の出力とインバーターＩＣ５４の入力端子の両方に１または０の信号が出力され続ける。そこで、この信号に応答したインバーターＩＣ５４の出力に対して、バウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに入力される信号が図６でのバウンダリースキャン検査結果信号取込み４３の時にバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇに取り込まれ、バウンダリースキャン検査対応入力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２および、バウンダリースキャン検査対応ＩＣ５１、ＩＣ５３、ＩＣ１０１、ＩＣ１０２の信号端子Ｅ１，Ｅ２，Ｆ１，Ｆ２での信号と一緒にバウンダリースキャン検査結果信号シフト４４のタイミングでシフトされて検査信号処理部２３のＴＤＩに入力される。
【００５５】
この検査信号処理部２３のＴＤＩに帰ってきたバウンダリースキャン検査結果信号のデータと、解析データ生成部６１から検査信号処理部２３が取り込んだ期待値データを用いて、バウンダリースキャン検査結果信号のデータと期待値データとが一致するか否かを調べるために検査信号処理部２３で両者を比較する。ここで、被バウンダリースキャン検査回路５が正常ならばバウンダリースキャン検査結果信号のデータと期待値データが一致するのであるが、被バウンダリースキャン検査回路５に異常があればバウンダリースキャン検査結果信号のデータと期待値データは異なることになる。そこで、被バウンダリースキャン検査回路５のＯＫ／ＮＧの結果を検査信号処理部２３からテストコントロール部２１に返される。そこで結果がＯＫであれば、テストコントロール部２１はその結果を結果データ登録部２４に登録する指示を与え、結果データ登録部２４はＯＫの結果をデータ登録ファイル２５に登録する。また結果がＮＧの場合には、テストコントロール部２１が不良解析部２２に指示を出して、検査信号処理部２３に帰ってきたバウンダリースキャン検査結果信号のデータと期待値データを検査結果信号処理部２３からテストコントロール部２１を介して不良解析部２２が取り込み、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャン回路と被バウンダリースキャン検査回路５とのバウンダリースキャン検査対応回路部分の回路情報は解析データ生成部６１から不良解析部２２が取り込んだ上で、不良解析部２２が被バウンダリースキャン検査回路５の不良内容、不良個所の解析を行う。
【００５６】
そこで、不良解析について具体的に、図４のバウンダリースキャン検査対応ＩＣ５１，５２の配線Ａ１−Ｂ１間とＡ２−Ｂ２間がショートしていた場合には、その不良要因としてバウンダリースキャン検査対応ＩＣの５１、５２のＡ１，Ａ２，Ｂ１，Ｂ２の間でショートが発生しているとして不良解析する。ただし実際には、バウンダリースキャン検査対応ＩＣ５１，５２のＡ１，Ｂ１とＡ２，Ｂ２にはそれぞれコネクタ５６の１番端子、２番端子が接続されており、このコネクタ５６の１番端子，２番端子との間でのショートについては解析データ生成部６１での回路情報にはバウンダリースキャン検査対応ＩＣ間での接続情報しかないために解析することが出来ないので、バウンダリースキャン検査装置１のオペレータがバウンダリースキャン検査対応ＩＣ５１，５２のＡ１，Ａ２，Ｂ１，Ｂ２間でのショートという表現からコネクタ５６の１番端子，２番端子とのショートも不良要因として類推するようにしている。
【００５７】
このようにして解析された結果を不良解析部２２がテストコントロール部２１に返し、テストコントロール部２１は不良内容、不良個所の結果を結果データ登録部２４に登録する指示を出し、結果データ登録部２４は不良内容、不良個所の結果をデータ登録ファイル２５に登録する。
【００５８】
ここで本実施形態ではＩ／Ｆ−Ｂｏｘ１０を設けているために、バウンダリースキャン検査対応の範囲が増えている。Ｉ／Ｆ−Ｂｏｘ１０を設けなければ、被バウンダリースキャン検査回路５のバウンダリースキャン検査対象範囲はバウンダリースキャン検査対応ＩＣ５１、５２、５３のそれぞれのＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳへの配線および、バウンダリースキャン検査対応ＩＣ５１のバウンダリースキャン検査対応出力端子Ａ１，Ａ２とバウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２，バウンダリースキャン検査対応出力端子Ｃ１，Ｃ２、そしてバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｄ１，Ｄ２への配線と、デジタル入出力部３１の出力端子とバッファーＩＣ５５の入力端子、インバーターＩＣ５４の入力端子との配線、さらにはインバーターＩＣ５４の出力端子とバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇの配線にまつわる所だけである。しかし、Ｉ／Ｆ−Ｂｏｘ１０を設けることにより、さらに、被バウンダリースキャン検査回路５のバウンダリースキャン検査対応ＩＣ５１の信号端子Ｆ１，Ｆ２とバウンダリースキャン検査対応ＩＣ５３の信号端子Ｅ１，Ｅ２もＩ／Ｆ−Ｂｏｘ１０のバウンダリースキャン検査対応ＩＣ１０１の信号端子Ｆ１，Ｆ２と、バウンダリースキャン検査対応ＩＣ１０２の信号端子Ｅ１，Ｅ２にそれぞれ接続されているために、バウンダリースキャン検査対応ＩＣ５１及び５２の信号端子Ｆ１，Ｆ２，Ｅ１，Ｅ２もバウンダリースキャン検査対応範囲となる。
【００５９】
結果として被バウンダリースキャン検査回路５のバウンダリースキャン検査の出来る範囲は、バウンダリースキャン検査対応ＩＣ５１、５２、５３のそれぞれのＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳへの配線および、バウンダリースキャン検査対応ＩＣ５１のバウンダリースキャン検査対応出力端子Ａ１，Ａ２とバウンダリースキャン検査対応ＩＣ５２のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２，バウンダリースキャン検査対応出力端子Ｃ１，Ｃ２、そしてバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｄ１，Ｄ２への配線と、デジタル入出力部３１の出力端子とバッファーＩＣ５５の入力端子、インバーターＩＣ５４の入力端子との配線、さらにはインバーターＩＣ５４の出力端子とバウンダリースキャン検査対応ＩＣ５３のバウンダリースキャン検査対応入力端子Ｇの配線にまつわる所以外に、バウンダリースキャン検査対応ＩＣ５１及び５２の信号端子Ｆ１，Ｆ２，Ｅ１，Ｅ２もバウンダリースキャン検査対応範囲として追加されたことになる。
【００６０】
以上の様に、バウンダリースキャン検査装置１と被バウンダリースキャン検査回路５の間に、バウンダリースキャン対応ＩＣを持つＩ／Ｆ−Ｂｏｘ１０を設けて被バウンダリースキャン検査回路５の中にあるバウンダリースキャン回路と接続することでバウンダリースキャン検査対象回路を増やすことにより、被バウンダリースキャン検査回路５のバウンダリースキャン検査率をアップする事が出来る。
【００６１】
【発明の効果】
本発明に係る第１のバウンダリースキャン検査装置では、当該バウンダリースキャン検査装置から分離されたバウンダリースキャンテストベクトル発生装置で生成されたバウンダリースキャンテストベクトルを用いて、バウンダリースキャン検査条件が設定されると共に、その検査条件に応じた実行データが生成される。そして、この実行データに基づいてバウンダリースキャン検査が実行され、検査結果解析時に必要となる被バウンダリースキャン検査回路の回路情報および期待値データは、上記バウンダリースキャンテストベクトルに付加されておりながら上記実行データの生成には使用されることのない上記バウンダリースキャンテストベクトルのコメント部分から生成される。したがって、本バウンダリースキャン検査装置によれば、バウンダリースキャンテストベクトル生成部を持つことなく、バウンダリースキャンテストベクトルに付加されたコメント部分から検査結果を解析するのに必要な回路情報および期待値データが生成されるため、安価な構成でバウンダリースキャン検査を実行する事ができる。
【００６２】
本発明に係る第２のバウンダリースキャン検査装置では、上記第１のバウンダリースキャン検査装置と同様にしてバウンダリースキャンテストベクトル生成部を持つことなく、バウンダリースキャンテストベクトルに付加されたコメント部分から検査結果を解析するのに必要な回路情報および期待値データが生成されると共に、バウンダリースキャン検査信号であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとは別のデジタル入出力信号の制御が、上記バウンダリースキャン検査信号の一連の流れであるバウンダリースキャン検査信号シフト，バウンダリースキャン検査信号ラッチ出力，バウンダリースキャン検査結果信号取込み，バウンダリースキャン検査結果信号シフトの間で行われるのではなくて、上記デジタル入出力信号の制御が行われた後で上記バウンダリースキャン検査信号の上記一連の流れが行われる。したがって、本バウンダリースキャン検査装置によれば、上記デジタル入出力信号の出力タイミングの制御が簡略化された構成で可能となるため、さらに安価な構成でバウンダリースキャン検査を実行する事ができる。
【００６３】
本発明に係る第３のバウンダリースキャン検査装置では、上記第１のバウンダリースキャン検査装置と同様にしてバウンダリースキャンテストベクトル生成部を持つことなく、バウンダリースキャンテストベクトルに付加されたコメント部分から検査結果を解析するのに必要な回路情報および期待値データが生成されると共に、インターフェースボックス内の検査装置用バウンダリースキャン回路のバウンダリスキャン検査信号端子が被バウンダリースキャン検査回路のバウンダリースキャン検査信号端子に接続されると、被バウンダリースキャン検査回路と検査装置用バウンダリースキャン回路とが単一のバウンダリースキャン回路を形成する。したがって、本バウンダリースキャン検査装置によれば、上記第１のバウンダリースキャン検査装置と同様に安価な構成でバウンダリースキャン検査を実行できるという効果に加えて、バウンダリースキャン検査対象回路が増えることにより被バウンダリースキャン検査回路の検査率が向上するという効果が得られる。
【００６４】
本発明に係る第４のバウンダリースキャン検査装置によれば、インターフェースボックス内の検査装置用バウンダリースキャン回路のバウンダリスキャン検査信号端子が被バウンダリースキャン検査回路のバウンダリースキャン検査信号端子に接続されると、被バウンダリースキャン検査回路と検査装置用バウンダリースキャン回路とが単一のバウンダリースキャン回路を形成する。これにより、バウンダリースキャン検査対象回路が増えるため、被バウンダリースキャン検査回路の検査率が向上する。
【図面の簡単な説明】
【図１】 本発明の一実施形態（実施形態１）であるバウンダリースキャン検査装置を示すブロック図。
【図２】 コメント部分から作成された接続対応テーブルを示す図。
【図３】 コメント部分から作成された期待値データを示す図。
【図４】 本発明の他の実施形態（実施形態２）であるバウンダリースキャン検査装置を示すブロック図。
【図５】 従来のバウンダリースキャン検査装置を示すブロック図。
【図６】 バウンダリースキャン検査信号の一連の流れを示す図。
【図７】 バウンダリースキャンテストベクトルのコメント部分の一部を示す図。
【図８】 従来使用していた期待値データファイルを示す図。
【図９】 従来使用していたボードファイルを示す図。
【符号の説明】
１ 本発明のバウンダリースキャン検査装置
２ テスト実行部
３ テスト実行データ生成部
４ 検査条件設定部
５ 被バウンダリースキャン検査回路
６ ＢＳＤＬ（Ｂｏｕｎｄａｒｙ Ｓｃａｎ ＤｅｓｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ）ファイル
７ ＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）データ
８ バウンダリースキャンテストベクトル生成装置
９ テストベクトルファイル（ＴＶファイル）
１０ インターフェースボックス
１１ 従来のバウンダリースキャン検査装置
１２ バウンダリースキャンテストベクトル生成部
２１ テストコントロール部
２２ 不良解析部
２３ 検査信号処理部
２４ 結果データ登録部
２５ データ登録ファイル
３１ デジタル入出力部
４１ バウンダリースキャン検査信号シフト
４２ バウンダリースキャン検査信号ラッチ出力
４３ バウンダリースキャン検査結果信号取込み
４４ バウンダリースキャン検査結果信号シフト
５１ バウンダリースキャン検査対応ＩＣ
５２ バウンダリースキャン検査対応ＩＣ
５３ バウンダリースキャン検査対応ＩＣ
５４ インバーターＩＣ
５５ バッファーＩＣ
５６ コネクタ
６１ 解析データ生成部
１０１ バウンダリースキャン検査対応ＩＣ
１０２ バウンダリースキャン検査対応ＩＣ
１２２ 従来の不良解析部
１２３ 従来の検査信号処理部
Claims (3)
- バウンダリースキャン検査装置において、
被バウンダリースキャン検査回路に応じたバウンダリースキャンテストベクトルであって、上記バウンダリースキャン検査装置とは別個に設けられたバウンダリースキャンテストベクトル発生装置で生成されたバウンダリースキャンテストベクトルを用いて、該バウンダリースキャンテストベクトルを基に検査条件に応じた実行データを生成するテスト実行データ生成手段と、
上記検査条件を設定する検査条件設定手段と、
上記実行データに基づいてバウンダリースキャン検査を実行するテスト実行手段と、
上記被バウンダリースキャン検査回路の回路情報と期待値データとを含む解析データを、上記バウンダリースキャンテストベクトルに付加されるが、上記実行データの生成には使用されない上記バウンダリースキャンテストベクトルのコメント部分から生成する解析データ生成手段とを備え、
上記解析データは、上記バウンダリースキャン検査装置が上記バウンダリースキャンの検査結果を解析することを可能にすることを特徴とするバウンダリースキャン検査装置。 - 上記テスト実行手段は、上記被バウンダリースキャン検査回路のバウンダリースキャン検査信号端子に対する入力および出力の信号であるテストデータ入力信号（ＴＤＩ）と、テストデータ出力信号（ＴＤＯ）と、テストクロック信号（ＴＣＫ）と、テストモード選択信号（ＴＭＳ）とを含むバウンダリースキャン検査信号を、バウンダリースキャン検査信号シフトと、バウンダリースキャン検査信号ラッチ出力と、バウンダリースキャン検査信号取込みと、バウンダリースキャン検査結果信号シフトとを含む一連の信号の流れの間にのみ制御し、
上記テスト実行手段は、上記バウンダリースキャン検査信号とは別のデジタル入出力信号を上記一連の信号の流れの前でのみ制御することを特徴とする請求項１記載のバウンダリースキャン検査装置。 - バウンダリースキャン検査装置において、
バウンダリースキャン検査信号の入力および出力を行うためのバウンダリースキャン検査信号端子を有する被バウンダリースキャン検査回路に応じたバウンダリースキャンテストベクトルであって、上記バウンダリースキャン検査装置とは別個に設けられたバウンダリースキャンテストベクトル発生装置で生成されたバウンダリースキャンテストベクトルを使用するテスト実行データ発生手段を備え、上記テスト実行データ発生手段は、上記被バウンダリースキャン検査回路に対する入力および出力の信号であるテストデータ入力信号（ＴＤＩ）と、テストデータ出力信号（ＴＤＯ）と、テストクロック信号（ＴＣＫ）と、テストモード選択信号（ＴＭＳ）とを含むバウンダリースキャン検査信号を制御し、かつ上記テスト実行データ発生手段は、該バウンダリースキャンテストベクトルを基に検査条件に応じた実行データを生成し、
上記検査条件を設定する検査条件設定手段と、
上記実行データに基づいてバウンダリースキャン検査を実行するテスト実行手段と、
上記被バウンダリースキャン検査回路の回路情報と期待値データとを含む解析データを、上記バウンダリースキャンテストベクトルに付加されるが、上記実行データの生成には使用されない上記バウンダリースキャンテストベクトルのコメント部分から生成する解析データ生成手段とを備え、
上記解析データは、上記バウンダリースキャン検査装置が上記バウンダリースキャンの検査結果を解析することを可能にし、
上記バウンダリースキャン検査信号の入力および出力を行うためのバウンダリースキャン検査信号端子を有する検査装置用バウンダリースキャン回路を含むインターフェースボックスを更に備え、
上記検査装置用バウンダリースキャン回路のバウンダリースキャン検査信号端子が上記被バウンダリースキャン検査回路のバウンダリースキャン検査信号端子に接続されるとき、上記被バウンダリースキャン検査回路と上記検査装置用バウンダリースキャン回路とが単一のバウンダリースキャン回路を形成することを特徴とするバウンダリースキャン検査装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/805553 | 1997-02-26 | ||
| US08/805,553 US5751737A (en) | 1997-02-26 | 1997-02-26 | Boundary scan testing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10311869A JPH10311869A (ja) | 1998-11-24 |
| JP3853060B2 true JP3853060B2 (ja) | 2006-12-06 |
Family
ID=25191900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04519298A Expired - Fee Related JP3853060B2 (ja) | 1997-02-26 | 1998-02-26 | バウンダリースキャン検査装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5751737A (ja) |
| JP (1) | JP3853060B2 (ja) |
| KR (1) | KR100537664B1 (ja) |
| TW (1) | TW388823B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100301015B1 (ko) * | 1998-10-15 | 2001-09-06 | 윤종용 | 지시자 위치 제어 방법 |
| US7149001B1 (en) | 1999-11-19 | 2006-12-12 | Sharp Laboratories Of America, Inc. | System for supporting a multiplicity of copy features |
| US6813739B1 (en) * | 2000-04-04 | 2004-11-02 | Silicon Graphics, Inc. | Scan interface chip (SIC) system and method for scan testing electronic systems |
| TW538250B (en) | 2000-04-21 | 2003-06-21 | Ind Tech Res Inst | Built-in self-verification circuit applied in system chip design |
| KR100379721B1 (ko) * | 2001-05-23 | 2003-04-10 | 송동섭 | 경계주사 테스트용 테스트벡터의 생성방법 |
| US7428661B2 (en) * | 2001-09-21 | 2008-09-23 | Sam Michael | Test and debug processor and method |
| US6988229B1 (en) | 2002-02-11 | 2006-01-17 | Folea Jr Richard Victor | Method and apparatus for monitoring and controlling boundary scan enabled devices |
| JP4355525B2 (ja) * | 2002-10-09 | 2009-11-04 | 富士通マイクロエレクトロニクス株式会社 | 検証支援方法、検証支援プログラムおよび検証支援装置 |
| CN100351638C (zh) * | 2003-05-01 | 2007-11-28 | 中兴通讯股份有限公司 | 一种集成电路边界扫描测试装置 |
| CN100427964C (zh) * | 2003-08-04 | 2008-10-22 | 华为技术有限公司 | 一种电路板的边界扫描测试方法 |
| CN100348992C (zh) * | 2003-11-19 | 2007-11-14 | 华为技术有限公司 | 一种外围互连线的测试方法 |
| US7949915B2 (en) * | 2007-12-04 | 2011-05-24 | Alcatel-Lucent Usa Inc. | Method and apparatus for describing parallel access to a system-on-chip |
| US20100180104A1 (en) * | 2009-01-15 | 2010-07-15 | Via Technologies, Inc. | Apparatus and method for patching microcode in a microprocessor using private ram of the microprocessor |
| NL1037457C2 (en) * | 2009-11-10 | 2011-05-12 | Jtag Technologies Bv | A method of and an arrangement for testing connections on a printed circuit board. |
| US9152520B2 (en) * | 2013-09-26 | 2015-10-06 | Texas Instruments Incorporated | Programmable interface-based validation and debug |
| JP6386434B2 (ja) * | 2015-10-08 | 2018-09-05 | 株式会社アドバンテスト | 試験装置、試験信号供給装置、試験方法、およびプログラム |
| US10976367B2 (en) * | 2018-12-13 | 2021-04-13 | Micron Technology, Inc. | Controller structural testing with automated test vectors |
| TWI773402B (zh) * | 2021-06-24 | 2022-08-01 | 英業達股份有限公司 | 提高邊界掃描測試的腳位測試涵蓋率系統及其方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627842A (en) * | 1993-01-21 | 1997-05-06 | Digital Equipment Corporation | Architecture for system-wide standardized intra-module and inter-module fault testing |
| US5668817A (en) * | 1996-07-11 | 1997-09-16 | Northern Telecom Limited | Self-testable digital signal processor and method for self-testing of integrating circuits including DSP data paths |
-
1997
- 1997-02-26 US US08/805,553 patent/US5751737A/en not_active Expired - Fee Related
-
1998
- 1998-02-25 TW TW087102705A patent/TW388823B/zh not_active IP Right Cessation
- 1998-02-26 JP JP04519298A patent/JP3853060B2/ja not_active Expired - Fee Related
- 1998-02-26 KR KR1019980006254A patent/KR100537664B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5751737A (en) | 1998-05-12 |
| KR19980071767A (ko) | 1998-10-26 |
| TW388823B (en) | 2000-05-01 |
| KR100537664B1 (ko) | 2006-03-27 |
| JPH10311869A (ja) | 1998-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3853060B2 (ja) | バウンダリースキャン検査装置 | |
| US6961871B2 (en) | Method, system and program product for testing and/or diagnosing circuits using embedded test controller access data | |
| CN102156255B (zh) | 用于测试印刷电路板上的连接的方法及装置 | |
| US7237161B2 (en) | Remote integrated circuit testing method and apparatus | |
| US7146584B2 (en) | Scan diagnosis system and method | |
| JP6297091B2 (ja) | 電子システムならびにシステム診断回路およびその動作方法 | |
| CN114994509A (zh) | 一种芯片可测性设计的方法 | |
| JPH06249919A (ja) | 半導体集積回路装置の端子間接続試験方法 | |
| US7149943B2 (en) | System for flexible embedded Boundary Scan testing | |
| US20130060502A1 (en) | Thermal scan system | |
| JP2018170418A5 (ja) | ||
| Matos et al. | A boundary scan test controller for hierarchical BIST | |
| US6378094B1 (en) | Method and system for testing cluster circuits in a boundary scan environment | |
| US6484275B1 (en) | System and method for interfacing data with a test access port of a processor | |
| US8667346B2 (en) | Semiconductor integrated circuit device, method of controlling the semiconductor integrated circuit device and information processing system | |
| US7111212B2 (en) | Debugging system for semiconductor integrated circuit | |
| US7051254B2 (en) | Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device | |
| JPH05264656A (ja) | 回路機能検査処理方式 | |
| Dettmer | JTAG-setting the standard for boundary-scan testing | |
| Van Treuren et al. | Embedded boundary scan | |
| JPH07198784A (ja) | 演算論理診断装置 | |
| JP2008139137A (ja) | 試験装置及びそのデバッグシステム | |
| JPH103488A (ja) | テスト容易性分析装置 | |
| CN112527710A (zh) | 一种jtag数据捕获分析系统 | |
| CN117573457A (zh) | 基于jtag验证数字电路的方法、fpga、设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| LAPS | Cancellation because of no payment of annual fees |