KR100537664B1 - 경계스캔테스팅장치 - Google Patents

경계스캔테스팅장치 Download PDF

Info

Publication number
KR100537664B1
KR100537664B1 KR1019980006254A KR19980006254A KR100537664B1 KR 100537664 B1 KR100537664 B1 KR 100537664B1 KR 1019980006254 A KR1019980006254 A KR 1019980006254A KR 19980006254 A KR19980006254 A KR 19980006254A KR 100537664 B1 KR100537664 B1 KR 100537664B1
Authority
KR
South Korea
Prior art keywords
boundary scan
test
data
signal
boundary
Prior art date
Application number
KR1019980006254A
Other languages
English (en)
Other versions
KR19980071767A (ko
Inventor
엠. 라그롯타 조셉
엘. 헛친손 제임스
지. 비힌 다니엘
피. 파-카 켄네드
제이. 러스티씨 데빗트
게이스케 다카우라
무네오 가와바타
히로유키 오키
다카노리 우에마쓰
Original Assignee
애질런트 테크놀로지스, 인크.
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애질런트 테크놀로지스, 인크., 마쯔시다덴기산교 가부시키가이샤 filed Critical 애질런트 테크놀로지스, 인크.
Publication of KR19980071767A publication Critical patent/KR19980071767A/ko
Application granted granted Critical
Publication of KR100537664B1 publication Critical patent/KR100537664B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318597—JTAG or boundary scan test of memory devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

테스트 하에 있는 경계 스캔 장치에 대응하는 경계 스캔 테스트 벡터를 생성시키기 위한 경계 스캔 테스트 벡터 발생 기능을 제공하지 않는 경계 스캔 테스팅장치가 제공된다. 대신에, 경계 스캔 테스팅 장치는 다른 곳에서 생성된 테스트 벡터를 기초로 작동한다.

Description

경계 스캔 테스팅 장치
본 발명은 집적회로의 경계 스캔 테스팅(boundary scan testing) 분야에 관한 것으로서, 특히 독립적인 경계 스캔 테스트 벡터 발생기에 의해 발생된 경계 스캔 테스트 벡터를 기초로 경계 스캔 장치에서 경계 스캔 테스트를 실행할 수 있는 경계 스캔 테스팅 장치에 관한 것이다.
보다 높은 성능과 보다 작은 크기가 요구됨에 따라 VLSI 회로의 복잡성이 증가되기 때문에 VLSI 회로 기술은 급속히 변하고 있다. 새로운 기술, 보다 높은 생산성의 강요 및 보다 엄격한 제품 출시 시간으로 인해 모든 레벨의 VLSI에서 제조 테스팅 기술을 개선하는 것이 중요해지고 있다. 경계 스캔 테스팅 방법론은 본 기술분야에서 공지되어 있다. 일반적으로 경계 스캔 테스팅은 순차적 회로 테스트 생성 문제점(sequential circuit test generation problem)을 조합적 회로 테스트 생성 문제점(combinational circuit test generation problem)으로 표시하는데 사용되는 기술이다. 회로는 독립적인 또는 통합된 스캔 또는 섀도 레지스터(shadow register)를 포함할 수 있는 스캔패스(scanpath) 하드웨어를 포함하도록 선-설계(pre-design)되어야만 한다.
도 1은 통상적인 경계 스캔 테스팅 장치(10)의 블록도이다. 도 1에 도시된 바와 같이, 경계 스캔 테스팅 장치(10)는 경계 스캔 테스트 벡터 발생기(12)를 포함한다. 경계 스캔 테스트 벡터 발생기(12)는 경계 스캔 기술언어(boundary scan description language: BSDL) 파일(2)과 컴퓨터 보조설계(CAD) 데이터(4)를 입력으로서 수신한다. BSDL 파일(2)은 30에 도시된 경계 스캔 장치의 경계 스캔 셀 구조의 기술(description)을 포함하고, 다양한 경계 스캔 모드로 시프트하도록 명령한다. CAD 데이터(4)는 장치 경계 스캔 셀 번호(device boundary scan cell number), 접속 핀 번호 및 접속 핀 신호명을 포함하는 회로도 정보(circuit diagram information)를 포함한다. 경계 스캔 테스트 벡터 발생기(12)는 BSDL 파일(2)과 CAD 데이터(4)를 기초로 경계 스캔 테스트 벡터를 생성한다. 경계 스캔 테스팅 장치(10)는 다양한 테스트 조건 하에서 테스트 조건 제어기(14)를 통해 경계 스캔 장치(30)를 테스트하도록 설정될 수 있다. 경계 스캔 테스팅 장치(10)는 경계 스캔 테스트 벡터 발생기(12)로부터 경계 스캔 테스트 벡터를 수신하고, 테스트 조건 제어기(14)로부터 테스트 조건 데이터를 수신하여, 테스트 실행 데이터를 생성하는 테스트 실행 데이터 발생기(16)를 포함한다.
도 1의 통상적인 경계 스캔 테스팅 장치(10)는 또한 테스트 실행기(20)를 포함한다. 테스트 실행기(20)는 테스트 실행 데이터 발생기(16)로부터 수신된 테스트실행 데이터를 기초로 경계 스캔 테스트의 전체적인 실행을 제어하는 테스트 제어기(21)를 포함한다. 또한, 테스트 실행기(20)는 경계 스캔 테스트가 실행될 때 발생하는 고장의 위치와 고장의 원인을 분석하는 고장 분석기(22)를 포함할 수 있다. 또한, 테스트 신호 프로세서(26)는 테스트 제어기(21)로 또는 테스트 제어기(21)로부터 경계 스캔 테스트 신호를 입력 및 출력시키기 위하여 테스트 실행기(20)에 제공될 수 있다. 또한, 테스트 실행기(20)는 경계 스캔 테스트로부터의 결과 데이터를 데이터 기록파일(25)에 기록하는 결과 데이터 기록 장치(24)를 포함할 수 있다.
경계 스캔 테스팅 장치(10)는 경계 스캔 장치 내의 조합적 논리를 테스트하는데 사용될 수 있다. 도 1에 도시된 경계 스캔 장치(30)는, 설명을 위해, 3개의 경계 스캔 셀(31-33)을 포함한다. 본 기술분야에서 공지된 바와 같이, 경계 스캔 장치는 임의 수의 경계 스캔 셀을 포함한다. 도 1에 도시된 바와 같이, 각 경계 스캔 셀(31-33)은 단자 테스트 데이터 인(TDI: test data in), 테스트 데이터 아우트(TDO: test data out), 테스트 클럭(TCK: test clock), 및 테스트 모드 선택(TMS: test mode select)을 포함하는 경계 스캔 테스트 신호 단자를 포함한다. 또한, 테스트 신호 프로세서(26)는 경계 스캔 테스트 신호 단자(TDI, TDO, TCK 및 TMS)를 포함한다. 도 1에 도시된 실시예에서, 경계 스캔 셀(31-33)과 테스트 신호 프로세서(26)의 TCK 및 TMS 단자는 각 경계 스캔 셀(31-33)들이 동시에 동일한 테스트 클럭과 테스트 모드 선택 신호를 수신하도록 함께 연결된다. 또한, 도 1의 실시예에 도시된 바와 같이, 테스트 신호 프로세서(26)의 TDO 단자는 경계 스캔 셀(31)의 TDI 단자에 전기적으로 연결되고, 경계 스캔 셀(31)의 TDO 단자는 경계 스캔 셀(32)의 TDI에 전기적으로 연결되고, 경계 스캔 셀(32)의 TDO 단자는 경계 스캔 셀(33)의 TDI 단자에 연결되고, 그리고 경계 스캔 셀(33)의 TDO 단자는 테스트 신호 프로세서(26)의 TDI 단자에 전기적으로 연결된다. 이외에도, 경계 스캔 셀(31)의 경계 스캔 테스트 출력단자(A1 및 A2)들은 경계 스캔 셀(32)의 경계 스캔 테스트 입력단자(B1 및 B2)에 전기적으로 연결된다. 경계 스캔 셀(31)의 단자(A1)와 경계 스캔 셀(32)의 단자(B1)는 또한 접속기(36)의 제1 단자에 전기적으로 연결되고, 경계 스캔 셀(31)의 단자(A2)와 경계 스캔 셀(32)의 단자(B2)들은 접속기(36)의 제2단자에 전기적으로 연결된다. 그 외에, 경계 스캔 셀(32)의 경계 스캔 테스트 출력단자(C1 및 C2)들은 경계 스캔 셀(33)의 경계 스캔 테스트 입력단자(D1 및 D2)에 전기적으로 연결된다. 경계 스캔 테스팅 장치(10)의 테스트 실행기(20) 내의 디지털 입-출력(I/O) 제어기(23)는 경계 스캔 장치(30)의 테스팅을 위해 사용되는 경계 스캔 테스트 신호(TDI, TDO, TCK, TMS) 외에 부가적인 디지털 신호를 입력 및 출력한다. 또한, 도 1에 도시된 경계 스캔 장치(30)는 인버터(inverter)(34)와 버퍼(35)를 포함한다. 버퍼(35)의 출력은 인버터(34)의 입력에 전기적으로 연결된다. 인버터(34)의 출력은 경계 스캔 장치(33)의 경계 스캔 테스트 입력단자(G)에 전기적으로 연결된다. 버퍼(35)의 출력과 인버터(34)의 출력 모두가 디지털 I/O 제어기(23)의 출력단자에 연결된다.
경계 스캔 테스팅 장치(10)는 다음과 같이 작동한다. 먼저, 경계 스캔 장치(30)의 경계 스캔 셀(31-33)에 대한 BSDL 파일을 포함하는 BSDL 파일(12)과 경계 스캔 장치(30)에 대한 회로도 정보를 포함하는 CAD 데이터(4)들이 경계 스캔 테스팅 장치(10)의 경계 스캔 테스트 벡터 발생기(12)에 공급된다. 따라서 경계 스캔테스트 벡터 발생기(12)는 CAD 데이터(4)에서부터 경계 스캔 테스팅을 받게 되는 회로를 추출하고, 경계 스캔 셀(31-33)의 경계 스캔 셀 구조와 다양한 경계 스캔 모드로의 시프트에 대한 명령이 기술되어 있는 BSDL 파일(12)을 참조하여, 벡터 제어언어(vector control language: VCL)로 공지된 기술적 포맷(descriptive format)을 기초로 경계 스캔 장치(30)에 대응하는 경계 스캔 테스트 벡터를 생성한다. 테스트조건 제어기(14)에서 테스트 실행 데이터 발생기(16)로 전달되게 되는, 테스트를 위한 테스트 조건은 테스트 조건 제어기(14)를 통해 설정될 수 있다. 그런 다음, 테스트 실행 데이터 발생기(16)는 이들 테스트 조건에 따라 경계 스캔 장치(30)가 경계 스캔 테스트 벡터를 정정하여 테스트 실행 데이터를 생성한다. 그런 다음, 이렇게 생성된 테스트 실행 데이터를 기초로 테스트 실행기(20)에 의해 경계 스캔 테스트가 실행된다.
테스트 제어기(21)는 테스트 실행 데이터에 따라 경계 스캔 테스트의 전체적인 실행을 제어한다. 테스트 제어기(12)는 경계 스캔 테스트 신호들이 테스트 실행데이터에 따라 전송되어야 한다는 것을 나타내는 명령을 테스트 신호 프로세서(26)로 전송한다. 상기 명령에 따라 작동하는 테스트 신호 프로세서(26)는 테스트 실행데이터를 기초로 경계 스캔 장치(30)의 모든 경계 스캔 셀(31-33)로 테스트 클럭(TCK) 및 테스트 모드 선택(TMS) 경계 스캔 테스트 신호를 출력하고, 경계 스캔 장치(30)의 경계 스캔 셀(31)의 TDI 단자를 경유하여 경계 스캔 셀(31-33)을 통해 TDO 경계 스캔 테스트 신호를 리프트시킨다. 그 후에, 경계 스캔 테스트 신호들이 래치출력으로서 경계 스캔 테스트 출력단자(A1 및 A2)와 경계 스캔 테스트 출력단자(C1 및 C2)로 출력된다. 그런 다음, 경계 스캔 테스트 결과 신호들은 경계 스캔테스트 입력단자(B1, B2, D1 및 D2)로 입력된다. 그런 다음, 경계 스캔 테스트 입력단자와 출력단자(A1, A2, B1, B2, C1, C2, D1 및 D2)에서의 신호들은 경계 스캔 셀(31-33)을 통해 시프트하여, 경계 스캔 셀(33)의 TDO 단자를 통해 테스트 신호 프로세서(26)의 TDI 단자에 입력된다. 기술된 일련의 신호 흐름은 하나의 경계 스캔 테스트 패턴 벡터(이후부터 "패킷"으로 부름)가 테스트될 때 발생하는 일련의 신호 흐름이다. 도 2는 일련의 신호 흐름을 설명한다. 도 2에 도시된 바와 같이, 신호 패킷이 경계 스캔 테스트 장치에서 테스트될 때 발생하는 일련의 신호 흐름은, 경계 스캔 테스트 신호 래치출력(202), 경계 스캔테스트 결과 신호 판독 입력(203) 및 경계 스캔 테스트 결과 신호 시프트(204)에 차례로 이어진 경계 스캔 테스트 신호 시프트(201)를 포함한다.
이 경계 스캔 테스트가 실행되는 것과 동시에, 디지털 I/O 제어기(23)가 동작하여, 도 2에서 경계 스캔 테스트 신호 래치 출력(202)에서 경계 스캔 테스트 판독 입력(203)까지에 걸친 주기동안만 "1" 또는 "0"의 논리신호들이 디지털 I/O 제어기(23)의 출력단자에서 경계 스캔 장치(30) 내의 버퍼(35)의 출력과 인버터(34)의 출력단자 양쪽으로 계속하여 출력되게 되도록 한다. 따라서 이들 신호에 대응하는 인버터(34)로부터의 출력의 경우에, 경계 스캔 셀(33)의 경계 스캔 테스트 입력단자(G)로 입력되는 신호들은, 도 2에 도시된 경계 스캔 테스트 결과 신호 판독입력동안 경계 스캔 셀(33)의 경계 스캔 테스트 입력단자(G)에 입력되고, 경계 스캔테스트 결과 신호 시프트(204)의 타이밍에 따라 시프트되고 경계 스캔 테스트 입력단자와 출력단자(A1, A2, B1, B2, C1, C2, D1 및 D2)에서의 신호들과 함께 테스트신호 프로세서(26)의 TDI 단자에 입력된다.
테스트 신호 프로세서(26)는 테스트 신호 프로세서(26)의 TDI 단자로 역 시프트된 경계 스캔 테스트 결과 신호들의 데이터가 테스트 실행 데이터에 따라 경계 스캔 테스트 신호에서부터 예측된 기대값 데이터와 일치하는지 여부를 판단하기 위해 비교한다. 기대값 데이터는 경계 스캔 테스트 벡터들이 경계 스캔 테스트 벡터 발생기(12)에 의해 BSDL 파일(2)과 CAD 데이터 파일(4)에서부터 생성되는 것과 동시에 생성된다. 그러나 기대값 데이터는 경계 스캔 테스트 벡터 내에서 표시될 수 없고, 상기한 VCL 기술포맷으로 표시된다. 따라서 편의를 위해, 기대값 데이터는 장치 경계 스캔 셀 번호, 접속 핀 번호 및 접속 핀 신호명을 포함하는 회로정보와 함께, 사람이 경계 스캔 테스트 벡터를 보고 해석할 때에 사용될 수 있는 참조사항(reference)으로서 경계 스캔 테스트 벡터 데이터의 종단에 위치된 주해부(comment portion)에 표시된다.
도 3은 일례로서 경계 스캔 테스트 벡터 주해부의 일부를 보여준다. 도 3의 상부는 경계 스캔 테스트 벡터 테이터부에 대응하는 반면, 도 3의 하부는 경계 스캔 벡터 데이터부의 종단에 위치하고, 또한 기대값 데이터와 회로정보를 나타내는 주해부이다. 기대값 데이터와 회로정보를 나타내는 도 3의 주해부는 패킷 내 비트번호(좌측에서 우측으로), 장치들의 경계 스캔 셀 번호, 장치명과 상기 장치들의 접속 핀 번호, 장치 접속 핀 신호명, 및 기대값 데이터를 보여준다. 기대값 데이터의 각 라인에서 수평방향으로 9비트의 데이터는 9패킷에 상응하는 데이터를 나타낸다. 기대값 데이터 중에서, 0 또는 1의 항으로 표시된 데이터는 경계 스캔 셀들로부터의 출력 데이터이고, 반면에 L 또는 H의 항으로 표시된 데이터는 경계 스캔 셀들에 대한 입력 데이터이다. 장치들의 접속 핀 신호명이 동일한(예컨대, 도 3에서 U1_U3_10이 3장소에서 동일한) 경우에, 이는 이들 장치들의 접속 핀들이 함께 연결되어 있다는 것을 나타낸다. 따라서, 이들 3장소에 있는 기대값의 9-패킷부들 각각이 입력과 출력에 대하여 비교되면, 그 값들은 동일하다.
그러나 도 3에 도시된 경계 스캔 테스트 벡터 주해부에 표시된 데이터가 VCL기술 포맷 내에서 의미 있는 데이터로서 표시될 수 없기 때문에, 이는 테스트 실행데이터 발생기(16)에 의해 해석될 수 없다. 따라서 테스트 신호 프로세서(26)는 경계 스캔 테스트 벡터들이 경계 스캔 벡터 생성부(12)에 의해 BSDL 파일(12)과 CAD 데이터(4)로부터 생성되는 것과 동시에 생성되는, 도 4에 도시된 예를 기대값 데이터 파일에서 판독한다. 도 4를 참조하여 보면, 헤드부는 경계 스캔 셀의 연결이 U1, U2, U3, ..., U8의 연결이고 그리고 U1, U2, U3, ...., U8의 경계 스캔 셀의 총 수가 188이라는 것을 나타낸다. 경계 스캔 셀이 출력될 때 각 패킷 내 경계 스캔 셀(1에서 188)에 대응하는 비트 번호에서의 기대값은 0 또는 1로 표시되고, 경계 스캔 셀이 입력될 때는 H 또는 L로 표시되고, 그리고 불확정 값(indeterminate value)의 경우에는 *로서 표시된다.
만일 경계 스캔 장치(30)가 정상이면, 경계 스캔 테스트 결과 신호의 데이터는 기대값과의 일치되는 것을 보여준다. 그러나 만일 경계 스캔 장치(30)에 고장이 있다면, 경계 스캔 테스트 결과 신호의 데이터는 기대값과 다르게 된다. 테스트 신호 프로세서(26)가 경계 스캔 테스트 결과 신호와 기대값과의 비교를 실행하면, 프로세서는 일치 신호 OK를 통해 일치를, 또는 불일치신호 NG를 통해 불일치를 발신한다. 경계 스캔 장치(30)에 대한 OK/NG 결과는 테스트 신호 프로세서(26)에서 테스트 제어기(21)로 복귀된다. 만일 결과가 OK라면, 테스트 제어기(21)는 결과가 기록되어야만 한다는 것을 나타내는 지시를 결과 데이터 기록기(24)에 전송하고, 결과 데이터 기록기(24)는 데이터 기록 파일(25)에 OK 결과를 기록한다. 반대로, 결과가 NG인 경우에, 테스트 제어기(21)는 고장 분석기(fault analyzer)(22)에 지시를 전송하여, 테스트 신호 프로세서(26)로 복귀된 경계 스캔 테스트 결과 신호 데이터와 테스트 실행 데이터에 따라 테스트 신호에서부터 예측된 기대값들이 의해 테스트 제어기(21)를 통해 테스트 신호 프로세서(26)에서 고장 분석기(22)로 간다. 고장 분석기(22)는 또한 고장의 속성(nature)과 위치(location)를 명기하기 위해 필요한, 경계 스캔 장치(30)의 테스트된 회로부에 대한 회로정보를 수신한다. 그런 다음, 고장 분석기(22)는 경계 스캔 장치(30)내 고장의 속성과 위치를 분석한다.
마찬가지로, 여기서 경계 스캔 장치(30) 내에서 테스트되는 회로부에 대한 회로정보는 경계 스캔 테스트 벡터 데이터부 내에 표시될 수 없고, 상기 언급된 VCL 기술 포맷 내에 표시된다. 따라서 편의를 위해, 장치 경계 스캔 셀 번호, 접속핀 번호 및 접속 핀 신호명들은, 도 3의 예에 되시된 바와 같이, 주해부 내 기대값 데이터와 함께, 사람이 경계 스캔 테스트 벡터를 주시하여 해석할 때 사용될 수 있는 참조사항으로서 표시된다. 그러나 이 데이터는 테스트 실행 데이터 발생기(16)에 의해 해석될 수 없으므로, 사용할 수 있는 데이터가 아니다. 따라서, 경계 스캔 테스트 벡터들이 경계 스캔 테스트 벡터 생성부(12)에서 생성될 때 만들어지는 경계 스캔장치(30) 내에서 테스트되는 회로부에 대한 회로정보는, 도 5에 도시된 유형의 보드 파일(board file)로서 경계 스캔 테스트 벡터 생성기(12)에서 고장 분석기(22)로 간다.
도 5에 도시된 바와 같이, 보드 파일은 각 신호명(U1_U3_10, U1_U3_9, 등)을 포함하고, 여기에 연결된 모든 장치의 접속 핀들의 명칭들이 상기 신호명에 도시되어 있다. 도 3과 도 5로부터, 신호명에 의해 연결된 경계 스캔 셀들의 장치 접속 핀들만이 도 3의 경계 스캔 테스트 벡터 주해부에 도시되 회로정보에 표시되는 반면, 신호명에 연결된 모든 장치의 접속 핀들은 도 5의 보드 파일에 표시된다는 것을 알 수 있다. 따라서 도 5의 보드 파일 내 회로정보는 도 3의 경계 스캔 테스트벡터 주해부에 표시된 데이터보다 더 상세하다.
고장 분석기(22)의 동작에 대한 설명에서와 같이, 만일 도 1의 경계 스캔 셀(31 및 32)의 와이어링(wiring)(A1-B1 및 A2-B2) 사이에 단락회로(short circuit)가 발생한다면, 이 고장의 원인은 경계 스캔 셀(31 및 32)의 단자(A1, A2, B1, B2)들과 접속기(36)의 제1 및 제2 단자 사이에 발생하는 단락회로로서 해석된다.
해석에 의해 구한 고장의 속성과 위치를 포함하는 결과들은 고장 분석기(22)에 의해 테스트 제어기(21)로 복귀된다. 테스트 제어기(21)는 고장의 속성과 위치를 포함하는 이들 결과들이 기록되어야만 한다는 것을 나타내는 지시를 결과 데이터 기록기(24)에 전송하고, 결과 데이터 기록기(24)는 데이터 기록 파일(25)에 결과를 기록한다.
상기에서 설명한 것과 같은 통상적인 경계 스캔 테스팅 장치는 문제점이 있다. 경계 스캔 테스트 벡터를 생성하는 경계 스캔 테스트 벡터 발생기(12)는 경계 스캔 테스팅 장치(10)의 값비싼 구성부품이다. 게다가 시스템은 값비싼 테스트 실행기(20), 테스트 실행 데이터 발생기(16) 및 테스트 조건 제어기(14)를 부가적으로 포함하도록 구성된다. 따라서 도 1의 경계 스캔 테스팅 장치(10)는 매우 값비싸다. 부가적으로, 경계 스캔 테스트가 실제로 실행되는 경계 스캔 보드 제조 장소는 작업할 때에 많은 경계 스캔 테스팅 장치(10)를 가질 수 있다. 그러나 이들 경계 스캔 보드 제조 장소에서, 실제로 작동하는 경계 스캔 테스팅 장치(10)의 일부분은 거의 전적으로 테스트 실행기(20)로 제한된다. 게다가, 이들 경계 스캔 테스팅 장치(10)의 테스트 실행 데이터 발생기(16)와 테스트 조건 제어기(14)들은 테스트 조건들이 변경될 때만 동작한다. 이들 경계 스캔 테스팅 장치(10)의 경계 스캔테스트벡터 발생기(12)는 경계 스캔 테스팅 장치(10)의 고장 분석기(22)와 테스트신호 프로세서(26)로부터의 요구에 응해 경계 스캔 장치(30) 내에서 테스트되는 회로부에 대한 회로정보와 기대값 데이터만을 공급한다. 게다가, 경계 스캔 장치(30)의 회로구성에 변경이 없는 한, 경계 스캔 테스트 벡터 발생기(12)의 고유 경계 스캔 테스트 벡터 생성 기능이 활용되지 않는다.
따라서 경계 스캔 테스트가 실제로 수행되는 경계 스캔 보드 제조 장소에서, 그 기능들이 거의 사용되지 않는 경계 스캔 테스트 벡터 발생기(12)를 가지는 값비싼 경계 스캔 테스팅 장치(10)의 사용은, 제조단가를 상당히 많이 상승시키게 된다. 게다가, 그러한 경계 스캔 테스팅 장치(10)는 값비싸기 때문에, 경계 스캔 테스팅 장치를 일반화하기가 어렵다.
본 발명은 상기 언급된 통상적인 문제점들을 해결하고, 경계 스캔 테스트 벡터 발생기(12)를 사용하지 않고서 경계 스캔 테스트 벡터 데이터에 첨부된 주해부로부터 테스트 결과의 분석을 위해 필요한 기대값 데이터와 회로정보를 생성하는 경계 스캔 테스팅 장치를 제공한다. 독립적으로 생성된 경계 스캔 테스트 벡터를 사용하는, 본 발명의 구성을 사용하는 경계 스캔 테스트를 실행함으로써, 경계 스캔 테스트가 훨씬 더 저렴하게 실행될 수 있다.
상기 언급된 목적을 달성하기 위하여, 본 발명의 경계 스캔 테스팅 장치는 테스트 하에 있는 경계 스캔 장치에 대응하고 또한 경계 스캔 테스팅 장치와는 독립적인 경계 스캔 테스트 벡터 발생기에 의해 생성되는 경계 스캔 벡터를 사용하는 테스트 실행 데이터 발생기를 포함한다. 테스트 실행 데이터 발생기는 경계 스캔 테스트 벡터와 테스트 조건을 기초로 실행 데이터를 생성한다. 본 발명의 경계 스캔 테스팅 장치는 또한 상기 테스트 조건을 설정하는 테스트 조건 제어기와 상기 실행 데이터를 기초로 경계 스캔 테스트를 실행하는 테스트 실행기를 포함한다. 본 발명의 경계 스캔 테스팅 장치는 또한 테스트 중에 있는 경계 스캔 장치에 대핸 회로정보와, 상기 경계 스캔 벡터에 부가되지만 실행 데이터의 생성에 사용되지 않는 경계 스캔 벡터의 주해부에서부터의 기대값 데이터를 포함하는 분석 데이터를 생성하는 분석 데이터 발생기를 포함한다. 분석 데이터는 본 발명의 경계 스캔 테스팅장치가 경계 스캔 테스트의 테스트 결과를 분석할 수 있도록 한다.
본 발명의 경계 스캔 테스팅 장치는 또한 경계 스캔 테스트 신호를 입력 및 출력시키기 위한 경계 스캔 테스트 신호 접속을 가지는 경계 스캔 인터페이스 박스(interface box)를 포함한다. 인터페이스 박스를 사용하여, 테스트 중에 있는 경계 스캔 장치와 경계 스캔 인터페이스 회로는 접속되어, 단일의 경계 스캔 회로를 형성하여, 테스트 중에 있는 경계 스캔 장치의 테스팅 범위를 증가시킨다.
본 발명의 목적과 장점들은 첨부도면과 함께 이루어진 본 발명의 바람직한 예시적인 실시예의 상세한 설명으로부터 보다 쉽게 명확하게 알 수 있다.
이제부터 본 발명을 살펴보면, 도 6은 본 발명의 경계 스캔 테스팅 장치(100)의 제1 실시예의 블록도이다. 도 6에 도시된 바와 같이, 경계 스캔 테스팅 장치(100)는 경계 스캔 테스트 벡터를 생성하기 위한 수단을 포함하지 않는다. 대신에, 경계 스캔 테스트 벡터 발생기(112)는 경계 스캔 테스팅 장치(100)와는 독립적으로, 가능하다면 독립적인 호스트 컴퓨터에 또는 제조 장소와는 독립적인 다른 장소에 위치한다. 경계 스캔 테스트 벡터 발생기(112)는 경계 스캔 기술 언어(BSDL)파일(102)과, 테스트 하에 있는 경계 스캔 장치(130)에 대한 회로도 정보를 포함하는 컴퓨터보조 설계(CAD) 데이터(104)로부터 테스트 하에 있는 경계 스캔 장치(130)의 경계 스캔 셀 구조의 기술(description)과 경계 스캔 모드 시프트 명령을 수신하고, 테스트 하에 있는 경계 스캔 장치(130)를 테스팅하는데 사용하기 위한 경계 스캔 테스트 벡터를 생성한다. 경계 스캔 테스트 벡터 발생기(112)에 의해 생성된 경계 스캔 테스트 벡터들은 테스트 벡터 파일(108)에 기록된다.
경계 스캔 테스팅 장치(100)는 테스트 벡터 파일(108)에서부터 테스트 실행데이터나 다양한 테스팅 조건을 설정하는데 사용될 수 있는 테스트 조건 제어기(114)로부터 데이터를 생성하는, 테스트 실행 테이터 발생기(16)를 포함한다. 경계 스캔 테스팅 장치(100)는 또한 분석 데이터 발생기(118)를 포함한다. 분석 데이터 발생기(118)는 테스트 실행 데이터 발생기(116)에 입력된 테스트 벡터 파일(108)의 내용을 수신하여, 테스트 벡터 파일(108)의 주해부로부터 분석 데이터를 생성한다. 분석 데이터는 경계 스캔 테스트가 실행될 때 발생하는 고장의 위치와 속성을 확인하기 위해 필요하다.
경계 스캔 테스팅 장치(100)는 또한 테스트 실행기(120)를 포함한다. 테스트실행기(120)는 테스트 실행 데이터 발생기(116)로부터 수신된 테스트 실행 데이터를 기초로 경계 스캔 테스트의 전체적인 실행을 제어하는 테스트 제어기(121)를 포함한다. 테스트 실행기(120)는 또한 경계 스캔 테스트가 실행될 때 발생하는 고장의 속성과 위치의 원인을 분석하는 고장 분석기(122)를 포함한다. 테스트 신호 프로세서(126)는 또한 테스트 실행기(120)에 포함된다. 테스트 신호 프로세서(126)는 테스트 제어기(121)의 제어 하에서 경계 스캔 테스트 신호의 I/O를 실행하고, 테스트 데이터 인(TDI), 테스트 데이터 아우트(TDO), 테스트 클럭(TCK), 및 테스트 모드 신호(TMS)를 포함하는 경계 스캔 테스트 신호를 위한 경계 스캔 테스트 신호 단자(TDI, TDO, TCK 및 TMS)를 포함한다. 테스트 실행기(120)는 또한 경계 스캔 테스트로부터의 결과 데이터를 제어하여 이를 데이터 기록 파일(125)에 기록하는 결과데이터 기록기(124)를 포함한다.
테스트 하에 있는 경계 스캔 장치(130)는 경계 스캔 테스팅 장치(100)에 의해 테스트될 수 있다. 도 6에 도시된 경계 스캔 장치(130)는, 설명을 위해 3개의 경계 스캔 셀(131-133)을 포함한다. 그러나 본 기술분야의 당업자에 공지된 바와 같이, 경계 스캔 장치(130)는 임의 수의 경계 스캔 셀을 포함할 수 있다. 각 경계 스캔 셀(131-133)은 테스트 데이터 인(TDI), 테스트 데이터 아우트(TDO), 테스트 클럭(TCK), 및 테스트 모드 신호(TMS)를 포함하는 경계 스캔 테스트 신호를 위한 경계 스캔 테스트 신호 단자(TDI, TDO, TCK 및 TMS)를 포함한다. 도 6에 도시된 바와 같이, 테스트 신호 프로세서(126)와 경계 스캔 셀(131-133)의 TCK 및 TSM 단자 각각은 함께 연결되어, 각 경계 스캔 셀(131-133) 각각은 동시에 동일한 테스트 클럭과 테스트 모드 선택신호를 수신한다. 또한 도 6에 도시된 바와 같이, 테스트 신호 프로세서(126)의 TDO 단자는 경계 스캔 셀(131)의 TDI 단자에 전기적으로 연결되고, 경계 스캔 셀(131)의 TDO 단자는 경계 스캔 셀(132)의 TDI 단자에 전기적으로 연결되고, 경계 스캔 셀(132)의 TDO 단자는 경계 스캔 셀(133)의 TDI 단자에 전기적으로 연결되고, 경계 스캔 셀(133)의 TDI 단자는 테스트 신호 프로세서(126)의 TDI 단자에 전기적으로 연결된다. 이외에도, 경계 스캔 셀(131)의 경계 스캔 테스트 출력단자(A1 및 A2)들은 경계 스캔 셀(132)의 경계 스캔 테스트 입력단자(B1 및 B2)에 전기적으로 연결된다. 경계 스캔 셀(131)의 단자(A1)와 경계 스캔 셀(132)의 단자(B1)는 또한 접속기(136)의 제1 단자에 전기적으로 연결되고, 경계 스캔 셀(131)의 단자(A2)와 경계 스캔 셀(132)의 단자(B2)는 접속기(136)의 제2 단자에 연결된다. 부가적으로, 경계 스캔 셀(132)의 경계 스캔 테스트 출력단자(C1 및 C2)들은 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(D1 및 D2)에 전기적으로 연결된다. 경계 스캔 테스팅 장치(100)의 테스트 실행기(120)는 경계 스캔 테스트 신호(TDI, TDO, TCK 및 TMS) 외에, 경계 스캔 장치(130)를 테스팅하는데 사용될 수 있는 부가적인 디지털 신호를 입력 및 출력시키기 위한 디지털 입출력(I/O) 제어기(123)를 포함한다. 도 6에 도시된 경계 스캔 장치(130)는 또한 인버터(134)와 버퍼(135)를 포함한다. 버퍼(135)의 출력은 인버터(134)의 입력에 전기적으로 연결된다. 인버터(134)의 출력은 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(G)에 전기적으로 연결된다. 버퍼(135)의 출력과 인버터(134)의 입력 모두는 디지털 I/O제어기(123)의 출력단자에 전기적으로 연결된다.
경계 스캔 테스팅 장치(100)는 다음과 같이 작동한다. 먼저, 경계 스캔 장치(130)의 경계 스캔 셀(131-133)에 대한 BSDL 파일을 포함하는 BSDL 파일(102)과 경계 스캔 장치(130)에 대한 회로도 정보를 포함하는 CAD 데이터(104)들이 경계 스캔 테스팅 장치(100)와는 독립적으로 위치하는 경계 스캔 테스트 벡터 발생기(112)에 공급된다. 따라서 경계 스캔 테스트 벡터 발생기(112)는 CAD 데이터 파일(104)로부터 경계 스캔 테스팅을 하게 되는 회로를 추출하여, 경계 스캔 셀(131-133)의 경계 스캔 셀 구조와 다양한 경계 스캔 모드로의 시프트를 위한 명령이 기술되어 있는 BSDL 파일(102)을 참조하면서, 벡터 제어 언어(VCL) 포맷으로 경계 스캔 장치(130)에 대응하는 경계 스캔 테스트 벡터를 생성한다. 이 경계 스캔 테스트 벡터 데이터는 테스트 벡터 파일(108)로 출력된다.
테스트 벡터 파일(108)은 후에 경계 스캔 테스팅 장치(100)의 테스트 실행 데이터 발생기(116)에 공급될 수 있다. 경계 스캔 테스팅 장치(100)는 경계 스캔 테스트 벡터 발생기(112)와는 다른 장소, 될 수 있는 대로 진단 장소(diagnostic site) 또는 다른 제조 장소에 있을 수 있다. 예컨대, 여러 개의 경계 스캔 테스팅 장치들이 호스트 컴퓨터로서의 개별적인 개인 컴퓨터(PC) 또는 워크스테이션으로써 독립적인 제조 장소에 있을 수 있는 한편, 경계 스캔 테스트 벡터 발생기(112)는 연구 및 개발(R&D) 장소에 있을 수 있다. 테스트 하에 있는 경계 스캔 장치(130)가 테스트되면, 테스트 벡터 파일(108)은 경계 스캔 테스팅 장치(100)의 테스트 실행 데이터 발생기(116)에 공급된다. 따라서 현재 예에서, 테스트 벡터 파일(108)은 R&D 장소에서 경계 스캔 테스트 벡터 발생기(112)에 의해 발생되게 되어, 제조 장소로 전송되고, 본 발명의 경계 스캔 테스팅 장치(100)에서 사용하기 위해 제조 장소에 있는 PC 또는 워크스테이션에 다운로드(download)되거나 또는 복제(copy)된다. 경계 스캔 장치(130)를 테스팅하기 위한 조건들은 테스트 조건 제어기(114)에 의해 설정될 수 있다. 그런 다음, 테스트 조건들은 테스트 조건 제어기(114)에서 테스트 실행 데이터 발생기(116)로 전송된다. 그런 다음, 테스트 실행 데이터 발생기(116)는 이들 테스트 조건에 따라 경계 스캔 장치(130)의 경계 스캔 테스트 벡터를 정정하여 테스트 실행 데이터를 생성한다.
한편, 분석 데이터 발생기(118)는 테스트 실행 데이터 발생기(116)로부터 테스트 벡터 파일(108)의 내용을 수신한다. 이 경우에, 기대값 데이터와 장치 경계 스캔 셀 번호, 접속 핀 번호 및 접속 핀 신호명을 포함하는 회로 정보는, 도 3에 도시된 바와 같이, 상기 언급된 VCL 기술포맷으로 표시되는 테스트 벡터 파일(108)의 종단에 위치된 주해부 내에 편의를 위해 표시되는 주해로서 처리되지 않는다. 대신에, 그러한 정보는 분석 데이터 발생기(118)에 의해 배열되어, 이는 경계 스캔테스트가 실행될 때 발생하는 고장의 속성과 위치를 확인하기 위한 데이터로서 사용될 수 있다. 분석 데이터 발생기(118)는 테스트 하에 있는 경계 스캔 장치(130)내에서 경계 스캔 테스팅을 받게 되는 회로부에 대한 회로 정보로서 접속 일치를 근거로 하여 테이블을 준비하고 저장함으로써 이를 달성한다. 도 7은 도 3에 도시된 예와 동일한 접속 및 접속 핀 신호명을 가지는 경계 스캔 장치(130)에 대한 분석 데이터 발생기(118)에 의해 준비된 테이블의 예를 보여준다. 그러나 도 7에 도시된 회로정보 내 각 접속 핀 신호명에 장치 접속 핀이 연결되는 경우에, 경계 스캔 셀(131-133)의 접속 핀 신호명만이 표시된다. 따라서 이 정보는 도 5에 도시된 통상적인 보드 파일 내 회로정보 만큼 상세하지 않다. 상기 논의로부터, 도 7은 도 3에서의 동일한 접속 핀 신호명을 가지는 항목들이 취합되어 동일한 신호명 ID가 주어지는 접속 일치를 근거로 한 테이블이므로, 각 장치 접속 핀, 장치 경계 스캔 셀 및 패킷 내 비트 수가 재배열되게 되게 한다는 것을 알 수 있다.
또한, 분석 데이터 발생기(118)는 주해부에 표시된 기대값 데이터를 도 3에 도시된 포맷에서 각 패킷 내 경계 스캔 셀 번호의 순서에 대응하는 비트 번호순으로 각 패킷에 대해 설정된 단일 데이터로서 재배열한다. 불확정 값으로서 표시되는 연결될 패킷 내 비트 번호에서 드롭-아웃(drop-out)(기록 소실부)이 있는 장소에서의 기대값 데이터로써, 데이터가 경계 스캔 테스트의 실행 동안 경계 스캔 테스트 결과 신호 시프트로 획득된 데이터로서 도 8에 도시된 바와 같이 동일한 방법으로 재배열된다. 이 데이터는 기대값 데이터로서 준비되어 저장된다.
따라서 도 8이 도 3의 재배열이라는 것은 명확하다. 도 3에서, 기대값 데이터는 최좌측에서부터 패킷(1), 패킷(2), 패킷(3) 등이 순서로 정렬되어, 각 패킷 내 비트 번호에 대응하는 기대값 데이터의 최좌측열에 있는 데이터는 패킷(1)에 대응하는 데이터이다. 따라서 만일 데이터가 각 패킷에 대해 설정된 단일의 데이터로서 재배열된다면, 도 8에 도시된 바와 같은 재배열이 획득된다. 따라서 도 3의 각 패킷 내 비트번호 8에 대응하는 기대값 데이터의 최좌측 데이터는 H이고, 이 데이터는 도 8의 패킷(1)의 기대값 데이터에서 좌측에서 8번째 비트와 동일하다. 게다가, 도 8의 내용은 도 3의 기대값 데이터 파일에 도시된 기대값 데이터의 내용과 동일하다.
따라서 (상기한 VCL 기술포맷 내에 표시되는) 경계 스캔 테스트 벡터 데이터 내에서 의미 있는 데이터로서 표시될 수 없고, 대신에 사람이 경계 스캔 테스트 벡터를 조사할 때 사용될 수 있는 참조사항으로서 테스트 벡터 파일(108) 내에서 경계 스캔 테스트 벡터 데이터의 종단에 위치된 주해부에서 편의를 위해 기술되는 기대값 데이터뿐만 아니라, 장치 경계 스캔 셀 번호, 접속 핀 번호 및 접속 핀 신호명을 포함하는 회로정보를 사용함으로써, 분석 데이터 발생기(118)는 경계 스캔테스팅을 할 때에 고장 분석과 결과 판단을 위해 사용될 수 있는 의미 있는 데이터로서 회로정보와 기대값 데이터를 재발생시킨다.
경계 스캔 테스팅은 경계 스캔 테스팅 장치(100)의 테스트 실행 데이터 발생기(116)에 의해 생성된 테스트 실행 데이터를 기초로 테스트 실행기(120)에 의해 실행된다. 테스트 실행기(120)는 테스트 실행 데이터를 기초로 경계 스캔 테스트의 전체 실행을 제어하는 테스트 제어기(121)를 포함한다. 테스트 제어기(121)는 테스트 실행 데이터에 따라 경계 스캔 테스트 신호들이 전송된다는 것을 나타내는 명령을 테스트 신호 프로세서(126)로 전송한다. 상기한 명령에 따라 작동하는 테스트 신호 프로세서(126)는 테스트 실행 데이터를 기초로 경계 스캔 장치(130)의 모든 경계 스캔 셀(131-133)에 TCK 및 TMS 경계 스캔 테스트 신호를 출력하고, 경계 스캔 장치(130)의 경계 스캔 셀(131-133)의 TDI 단자를 경유하여 경계 스캔 셀(131-133)을 통해 TDO 경계 스캔 테스트 신호를 시프트시킨다. 이 후에, 경계 스캔 테스트 신호들은 경계 스캔 테스트 출력단자(A1 및 A2)와 경계 스캔 테스트 출력단자(C1 및 C2)에 래치 출력으로서 출력된다. 그런 다음, 경계 스캔 테스트 결과신호들이 경계 스캔 테스트 입력단자(B1, B2, D1 및 D2)에 입력된다. 그런 다음, 경계 스캔 테스트 입력단자와 출력단자(A1, A2, B1, B2, C1, C2, D1 및 D2)에서의 신호들은 경계 스캔 셀(131-133)을 통해 시프트되고, 경계 스캔 셀(133)의 TDO 단자를 경유하여 테스트 신호 프로세서(126)의 TDI 단자에 입력된다. 방금 기술된 일련의 신호 흐름은, 하나의 패킷, 또는 경계 스캔 테스트 패턴 벡터가 테스트될 때 발생하는 일련의 신호 흐름이다. 이는 도 2에 도시된 것과 같은 일련의 신호 흐름이다. 따라서 도 2에 도시된 바와 같이, 단일 패킷이 경계 스캔 장치에서 테스트될 때 발생하는 일련의 신호 흐름들은 경계 스캔 테스트 신호 래치출력(202), 경계 스캔 테스트 결과 신호 판독입력 및 경계 스캔 테스트 결과신호 시프트(204)의 순으로 이어지는 경계 스캔 테스트 신호 시프트(201)를 포함한다.
이 경계 스캔 테스트가 실행됨과 동시에, 디지털 I/O 제어기(123)가 작동하여 "1" 또는 "0"의 디지털 논리신호들이, 도 2에서 경계 스캔 테스트 신호 래치출력(202)에서 경계 스캔 테스트 결과신호 판독입력(203)까지의 기간동안만, 디지털 I/O 제어기(123)의 출력단자로부터 경계 스캔 장치(130) 내에서의 버퍼(135) 출력 및 인버터(134)의 입력단자 모두에 계속하여 출력된다. 따라서 이들 신호에 응답하여 인버터(134)로부터의 출력이 있는 경우에, 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(G)에 입력되는 신호들은 도 2에 도시된 경계 스캔 테스트 결과신호 판독입력(203)동안 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(G)에 받아들여져, 경계 스캔 테스트 결과신호 시프트(204)의 타이밍에 따라 시프트되어, 경계 스캔 테스트 입력단자와 출력단자(A1, A2, B1, B2, C1, C2, D1, 및 D2)에서의 신호와 함께 테스트 신호 프로세서(126)의 TDI 단자에 입력된다.
테스트 신호 프로세서(126)의 TDI 단자로 역 시프트된 경계 스캔 테스트 결과신호 데이터와 분석 데이터 발생기(118)에서 테스트 신호 프로세서(126)로 받아들여진 기대값 데이터를 사용하여, 테스트 신호 프로세서(126)는 경계 스캔 테스트 결과신호 데이터와 기대값 데이터가 일치하는지를 조사하기 위해 비교를 수행한다. 만일, 경계 스캔 장치(130)가 정상이라면, 경계 스캔 테스트 결과신호의 데이터는 기대값 데이터와 일치하는 것을 보여준다. 그러나 만일 경계 스캔 장치(130)에 고장이 있다면, 경계 스캔 테스트 결과신호의 데이터는 기대값 데이터와 다르다. 경계 스캔 장치(130)에 대한 일치(OK) 또는 불일치(NG) 결과는 테스트 신호 프로세서(126)에서 테스트 제어기(121)로 복귀된다. 만일 결과가 OK이면, 테스트 제어기(121)는 결과들이 기록되어야 한다는 것을 나타내는 지시를 결과 데이터 기록기(124)에 전송하고, 결과 데이터 기록기(124)는 데이터 기록파일(125)에 OK 결과를 기록한다. 반대로, 결과가 NG인 경우에, 테스트 제어기(121)는 고장 분석기(122)에 명령을 전송하여, 테스트 신호 프로세서(126)로 복귀된 경계 스캔 테스트 결과신호 데이터와 테스트 실행 데이터에 따라 테스트 신호에서부터 예측된 기대값 데이터들이 테스트 제어기(121)에 의해 테스트신호 프로세서(126)에서 고장 분석기(122)로 보내진다. 또한, 고장의 속성과 위치를 확인하기 위하여 필요한 경계 스캔 장치(130)의 테스트된 회로부에 대한 회로정보가 고장 분석기(122)로 보내져서, 고장 분석기(122)는 경계 스캔 장치(130) 내에서 고장의 속성과 위치를 분석한다.
예로써, 만일 단락회로가 도 6의 경계 스캔 셀(131 및 132)의 와이어링(A1-B1 및 A2-B2) 사이에 발생한다면, 이 고장의 원인은 경계 스캔 셀(131 및 132)의 단자(A1, A2, B1 및 B2)와 접속기(136)의 제1 및 제2 단자간에 발생하는 단락회로로서 분석된다. 그러나 실제로, 접속기(136)의 제1 및 제2 단자는 각각 경계 스캔 셀(131 및 132)의 A1, B1 및 A2, B2에 연결된다. 결과적으로, 분석 데이터 발생기(118) 내의 회로정보는 경계 스캔 셀(131-133)간의 접속에 관한 정보만을 포함하기 때문에, 접속기(136)의 제1 및 제2 단자간의 단락이 분석될 수 없다. 따라서 경계 스캔 테스팅 장치(100)의 조작자가 경계 스캔 셀(131, 132)의 A1, A2, B1, 및 B2중의 단락으로 인한 고장의 원인에 따라 접속기(136)의 제1 및 제2 단자간의 단락을 추측하도록 시스템이 구성된다.
분석으로 구해진 결과들은 고장 분석기(122)에 의해 테스트 제어기(121)로 복귀된다. 테스트 제어기(121)는 고장의 속성과 위치를 포함하는 이들 결과들이 기록되어야 한다는 것을 나타내는 명령을 결과 데이터 기록기(124)에 전송하고, 결과데이터 기록기(124)는 결과들을 데이터 기록파일(125)에 기록한다.
따라서 도 6의 바람직한 실시예에서, 테스트 하에 있는 경계 스캔 장치에 대응하는 경계 스캔 테스트 벡터를 생성하기 위한 외부 경계 스캔 테스트 벡터 발생기(112)를 가지는 경계 스캔 테스팅 장치(100)는, 외부 경계 스캔 테스트 벡터 발생기(112)에 의해 생성된 테스트 벡터 파일(108)을 사용하여 실제 테스트 실행 데이터를 준비함으로써 테스트를 실행하는데 사용된다. 또한, 경계 스캔 테스팅 장치(100)는 상기한 경계 스캔 테스트 벡터를 나타내는 테스트 벡터 파일(108) 내의 주해부로부터 테스트 하에 있는 경계 스캔 장치(130) 내에서 테스트될 회로부에 대한 회로정보와 기대값 데이터를 생성하는 분석 데이터 발생기(118)를 가진다. 분석 데이터 발생기(118)에 의해 생성된 기대값 데이터와 회로정보들은 경계 스캔 테스트 벡터 발생기(112)로부터 통상적으로 획득된 테스트 결과의 분석을 위해 필요한 데이터를 포함한다. 이는 그러한 데이터들이 상기한 VCL 기술포맷에서 의미 있는 데이터로서 표시될 수 없기 때문이다.
도 6의 실시예에 나타낸 본 발명에 따라, 경계 스캔 테스팅 장치는 종래의 경계 스캔 테스팅 장치에서 필요한 경계 스캔 테스트 벡터 발생기의 제공에 따른 비용 상승 없이 저렴하게 구축될 수 있다.
본 기술분야의 당업자라면, 도 6에 도시된 바람직한 실시예는, 도 2의 경계 스캔 테스트 신호 래치출력(202)으로부터 경계 스캔 테스트 결과신호 판독입력(203)까지의 간격동안만 디지털 I/O 제어기(123)의 출력단자에서 "1" 또는 "0"의 디지털 논리신호들이 버퍼(135)의 출력과 인버터(134)의 입력단자 모두에게 연속적으로 출력되도록 작동할 수 있다는 것을 알 수 있을 것이다. 그러나, 이 시스템은 또한, 도 2에 도시된 경계 스캔 테스트 신호 시프트(201)가 수행되기 전에 디지털 I/O 제어기(123)가 "1" 또는 "0" 의 신호를 버퍼(135)의 출력과 인버터(134)의 입력단자로 출력하도록 구성될 수 있다. 그런 다음, 도 2에 도시된 바와 같이, 한 패킷이 테스트될 때 발생하는 일련의 신호 흐름을 포함하는, 경계 스캔 테스트 신호 시프트(201), 경계 스캔 테스트 신호 래치출력(202), 경계 스캔 테스트 결과신호 판독입력(203) 및 경계 스캔 테스트 결과신호(204)들이 실행된 후에, 필요하다면 디지털 I/O제어기(123)의 출력단자가 다시 설정된다. 따라서 도 2에 도시된 경계 스캔 테스트 결과신호 판독입력(203) 중에 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(G)에 입력된 디지털 I/O 제어기(123)의 출력단자로부터의 신호들에 응답하여 인버터(134)로부터 출력이 있는 경우에, 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(G)로 신호들이 입력되도록 시스템이 구성되고, 또한, 경계 스캔 테스트 결과신호 시프트(204)의 타이밍에 따라 시프트되고 경계 스캔 테스트 입력 및 출력단자(A1, A2, B1, B2, C1, C2, D1 및 D2)에서의 신호들과 함께 테스트 신호 프로세서(126)의 TDI 단자에 입력되도록 시스템이 구성된다면, 디지털 I/O 제어기(123)의 출력 타이밍을 제어하는 테스트 제어기(121)가 간략화될 수 있어서, 보다 저렴한 경계 스캔 테스팅 장치가 구성될 수 있다.
도 9는 본 발명의 경계 스캔 테스팅 장치(100)의 바람직한 제2 실시예의 블록도이다. 도 9에 도시된 바와 같이, 경계 스캔 테스팅 장치(100)와는 독립적으로 있는 경계 스캔 테스트 벡터 발생기(112)는 경계 스캔 기술언어(BSDL) 파일(102)과 테스트 하에 있는 경계 스캔 장치(130)에 대한 회로도 정보를 포함하는 컴퓨터 보조설계(CAD) 데이터(104)로부터 테스트 하에 있는 경계 스캔 장치(130)의 경계 스캔 셀 구조의 기술과 경계 스캔 모드 시프트 명령을 수신하여, 테스트 하에 있는 경계 스캔 장치(130)의 테스팅에 사용하기 위한 경계 스캔 테스트 벡터를 생성한다. 경계 스캔 테스트 벡터 발생기(112)에 의해 생성된 경계 스캔 테스트 벡터들은 테스트 벡터 파일(108)에 기록된다.
경계 스캔 테스팅 장치(100)는 테스트 벡터 파일(108)로부터는 테스트 실행 데이터를, 그리고 테스트 조건 제어기(114)로부터는 테스트 조건을 설정하는 데이터를 생성하는 테스트 실행 데이터 발생기(116)를 포함한다. 경계 스캔 테스팅 장치(100)는 또한 분석 데이터 발생기(118)를 포함한다. 분석 데이터 발생기(118)는 테스트 실행 데이터 발생기(116)에 입력되는 테스트 벡터 파일(108)의 내용을 수신하여, 테스트 벡터 파일(108)의 주해부로부터 분석 데이터를 생성한다. 분석 데이터는, 경계 스캔 테스트가 실행될 때 발생하는 고장의 속성과 위치를 확인하기 위하여 필요하다.
경계 스캔 테스팅 장치(100)는 또한 테스트 실행기(120)를 포함한다. 테스트 실행기(120)는 테스트 실행 데이터 발생기(116)로부터 수신된 실행 데이터를 기초로 경계 스캔 테스트의 전체 실행을 제어하는 테스트 제어기(121)를 포함한다. 테스트 실행기(120)는 또한 경계 스캔 테스트가 실행될 때 발행하는 고장의 속성과 위치의 원인을 분석하는 고장 분석기(122)를 포함한다. 또한, 테스트 신호 프로세서(126)는 테스트 실행기(120)에 포함된다. 테스트 신호 프로세서(126)는 테스트 제어기(121)의 제어 하에서 경계 스캔 테스트 신호의 I/O를 수행하고, 또한 테스트 데이터 인(TDI), 테스트 데이터 아우트(TDO), 테스트 클럭(TCK) 및 테스트 모드 신호(TMS)를 포함하는 경계 스캔 테스트 신호를 위한 경계 스캔 테스트 신호 단자(TDI, TDO, TCK, TMS)를 포함한다. 또한, 테스트 실행기(120)는 경계 스캔 테스트로부터의 결과 데이터를 제어하고, 결과를 데이터 기록파일(125)에 기록하는 결과데이터 기록기(124)를 포함한다.
도 9의 테스팅 구성은 경계 스캔 테스팅 장치(100)에 의하여 사용하기 위한 경계 스캔 회로를 가지는 인터페이스 박스(140)를 포함한다. 인터페이스 박스(140)는 경계 스캔 셀(141, 142)을 포함한다. 또한, 도 9의 테스팅 구성은 경계 스캔 테스팅 장치(100)에 의해 테스트될 경계 스캔 셀(131-133)을 포함하는 테스트 하의 경계 스캔 장치(130)를 포함한다. 본 기술분야의 당업자에게 공지된 바와 같이, 테스트 하의 경계 스캔 장치(130)는 임의 수의 경계 스캔 셀을 포함할 수 있다. 인터페이스 박스(140)의 각 경계 스캔 셀(141-142)과 테스트 하에 있는 경계 스캔 장치(130)의 경계 스캔 셀(131-133)은 테스트 데이터 인(TDI), 테스트 데이터 아우트(TDO), 테스트 클럭(TCK), 및 테스트 모드 신호(TMS)를 포함하는 경계 스캔 테스트 신호를 위한 경계 스캔 테스트 신호 단자(TDI, TDO, TCK, TMS)를 포함한다. 도 9에 도시된 바와 같이, 테스트 신호 프로세서(126), 경계 스캔 셀(141-142) 및 경계 스캔 셀(131-133)의 TCK 및 TMS단자 각각은 함께 연결되어, 경계 스캔 셀(141-142 및 131-133) 각각은 동시에 동일한 테스트 클럭과 테스트 모드 선택 신호를 수신한다. 또한, 도 9에 도시된 바와 같이, 테스트 신호 프로세서(126)의 TDO 단자는 인터페이스 박스(140)의 경계 스캔 셀(141)의 TDI 단자에 전기적으로 연결되고, 경계 스캔 셀(141)의 TDO 단자는 경계 스캔 셀(142)의 TDI 단자에 전기적으로 연결되고, 경계 스캔 셀(142)의 TDO 단자는 테스트 하에 있는 경계 스캔 장치(130)의 경계 스캔 셀(131)의 TDI 단자에 전기적으로 연결되고, 경계 스캔 셀(131)의 TDO 단자는 경계 스캔 셀(132)의 TDI 단자에 전기적으로 연결되고, 경계 스캔 셀(132)의 TDO 단자는 경계 스캔 셀(133)의 TDI 단자에 전기적으로 연결되고, 경계 스캔 셀(133)의 TDO 단자는 테스트 신호 프로세서(126)의 TDI 단자에 전기적으로 연결된다. 이외에도, 인터페이스 박스(140)의 경계 스캔 셀(141)의 신호단자(F1 및 F2)는 각각 테스트 하에 있는 경계 스캔 장치(130)의 경계 스캔 셀(131)신호단자(F1 및 F2)에 연결된다. 게다가, 인터페이스 박스(140)의 경계 스캔 셀(142)의 신호단자(E1 및 E2)는 테스트 하에 있는 경계 스캔 장치(130)의 경계 스캔 셀(133)의 신호단자(E1 및 E2)에 각각 연결된다. 게다가, 경계 스캔 셀(131)의 경계 스캔테스트 출력단자(A1 및 A2)는 경계 스캔 셀(132)의 경계 스캔 테스트 입력단자(B1 및 B2)에 전기적으로 연결된다. 경계 스캔 셀(131)의 단자(A1)와 경계 스캔 셀(132)의 단자(B1)는 또한 접속기(136)의 제1 단자에 전기적으로 연결되고, 경계 스캔 셀(131)의 단자(A2)와 경계 스캔 셀(132)의 단자(B2)는 접속기(136)의 제2 단자에 전기적으로 연결된다. 부가적으로, 경계 스캔 셀(132)의 경계 스캔 테스트 출력단자(C1 및 C2)는 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(D1 및 D2)에 전기적으로 연결된다.
경계 스캔 테스팅 장치(100)의 테스트 실행기(120)의 디지털 입출력(I/O)부(123)는 경계 스캔 장치(130)의 테스팅을 위해 사용된 경계 스캔 테스트 신호(TDI, TDO, TCK, TMS)와는 다른 디지털 신호를 입력 및 출력한다. 또한, 도 9에 도시된 경계 스캔 장치(130)는 인버터(134)와 버퍼(135)를 포함한다. 버퍼(135)의 출력은 인버터(134)의 입력에 전기적으로 연결된다. 인버터(134)의 출력은 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(G)에 전기적으로 연결된다. 버퍼(135)의 출력과 인버터(134)의 입력 모두는 디지털 I/O 제어기(123)의 출력단자에 연결된다.
경계 스캔 테스팅 장치(100)는 다음과 같이 작동한다. 먼저, 인터페이스 박스(140) 내측의 경계 스캔 셀(141-142)에 대한 BSDL과 경계 스캔 장치(130)의 경계 스캔 셀(131-133)에 대한 BSDL파일을 포함하는 BSDL파일(102)과, 인터페이스 박스(140)의 경계 스캔 셀(141-142)과 경계 스캔 장치(130)의 경계 스캔 셀(131-133)의 접속 상태에 대한 회로도 정보를 포함하는 CAD 데이터(104)가, 경계 스캔 테스팅 장치(100)와는 독립적으로 놓여 있는 경계 스캔 테스트 벡터 발생기(112)에 공급된다. 따라서 경계 스캔 테스트 벡터 발생기(112)는 CAD 데이터(104)로부터 경계 스캔 테스팅을 받게 되는 회로를 추출하여, 경계 스캔 셀(141-142 및 131-133)의 경계 스캔 셀 구조와 다양한 경계 스캔 모드로의 시프트 명령이 기술되어 있는 BSDL파일(102)을 참조하면서 벡터 제어 언어(VCL) 포맷에서 경계 스캔 장치(130)에 대응하는 경계 스캔 테스트 벡터를 생성한다. 이 경계 스캔 테스트 벡터 데이터는 테스트 벡터 파일(108)에 출력된다.
테스트 벡터 파일(108)은 후에 경계 스캔 테스팅 장치(100)의 테스트 실행 데이터 발생기(116)에 공급될 수 있다. 경계 스캔 테스팅 장치(100)는 경계 스캔 테스트 벡터 발생기(112)와는 다른 장소, 가능하다면 진단 장소 또는 다른 제조 장소에 있을 수 있다. 테스트 하에 있는 경계 스캔 장치(130)가 테스트되면, 테스트벡터 파일(108)이 경계 스캔 테스팅 장치(100)의 테스트 실행 데이터 발생기(116)에 공급된다. 조작자는 전원공급기의 타이밍 정보와 경계 스캔 장치(130)에 대한 설정 회로 조건을 테스트 조건 제어기(114)에 입력할 수 있다. 다음으로, 설정 회로 조건들은 테스트 조건 제어기(114)로부터 테스트 실행 데이터 발생기(116)로 이동된다. 다음으로, 테스트 실행 데이터 발생기(116)는 이들 테스트 조건에 따라 경계 스캔 장치(130)의 경계 스캔 테스트 벡터를 정정하여, 테스트 실행 데이터를 생성한다.
한편, 분석 데이터 발생기(118)는 테스트 실행 데이터 발생기(116)로부터 테스트 벡터 파일(108)의 내용을 수신한다. 이 경우, 기대값 데이터와 장치 경계 스캔 셀 번호, 접속 핀 번호 및 접속 핀 신호명을 포함하는 회로정보는, 도 3에 도시된 바와 같이 상기한 VCL 기술포맷으로 표시되는 테스트 벡터 파일(108)의 종단에 놓여 있는 주해부에 편의를 위해 표시되는 주해로서 취급되지 않는다. 대신에, 그러한 정보는 도 7의 예에 도시된 바와 같이 배열되어, 정보는 경계 스캔 테스트가 실행될 때 발생하는 고장의 속성과 위치를 확인하기 위한 데이터로서 사용될 수 있다.
게다가, 테스트 벡터 파일(108)의 주해부에 표시된 기대값 데이터는, 도 8의 예에 도시된 바와 같이, 분석 데이터 발생기(118)에 의해 재배열된다.
따라서 기대값 데이터뿐만 아니라 장치 경계 스캔 셀 번호, 접속 핀 번호 및 접속 핀 신호명을 포함하는, (상기한 VCL 기술포맷에 표시되는) 경계 스캔 테스트 벡터 데이터 내에서 의미 있는 데이터로서 표시될 수 없고, 대신에 사람이 경계 스캔 테스트 벡터를 조사할 때 사용될 수 있는 참조사항으로서 테스트 벡터 파일(108)내 경계 스캔 테스트 벡터 데이터의 종단에 있는 주해부에 편의를 위해 표시되는, 인터페이스 박스(140)와 테스트 하에 있는 경계 스캔 장치(130)의 회로 정보를 사용하여, 분석 데이터 발생기(118)는 경계 스캔 테스팅을 할 때에 고장의 분석과 결과의 판단을 위해 사용될 수 있는 의미 있는 데이터로서 기대값 데이터와 회로정보를 재생성한다
따라서 경계 스캔 테스팅은 경계 스캔 테스팅 장치(100)의 테스트 실행 데이터 발생기(116)에 의해 생성된 테스트 실행 데이터를 기초로 테스트 실행기(120)에 의해 실행된다.
테스트 실행기(120)는 테스트 실행 데이터를 기초로 경계 스캔 테스트의 전체 실행을 제어하는 테스트 제어기(121)를 포함한다. 테스트 제어기(121)는 테스트실행 데이터에 따라 경계 스캔 테스트 신호들이 전송되어야 한다는 것을 나타내는 명령을 테스트 신호 프로세서(126)에 전송한다. 상기한 명령에 따라 작동하는 테스트 신호 프로세서(126)는 테스트 실행 데이터를 기초로 경계 스캔 장치(130)의 모든 경계 스캔 셀(131-133)과 인터페이스 박스(140)의 경계 스캔 셀(141-142)에 TCK와 TMS 경계 스캔 테스트 신호를 출력하고, 인터페이스 박스(140)의 경계 스캔 셀(141)의 TDI 단자를 경유하여 경계 스캔 셀(141-142 및 31-133)을 통해 TDO 경계 스캔 테스트 신호를 시프트시킨다. 이 후에, 경계 스캔 테스트 신호들은 경계 스캔 테스트 출력단자(A1 및 A2)와 경계 스캔 테스트 출력단자(C1 및 C2)에 래치출력으로서 출력된다. 그런 다음, 경계 스캔 테스트 결과 신호들이 경계 스캔 테스트 입력단자(B1, B2, D1 및 D2)에 판독 입력되고, 이 후에 경계 스캔 테스트 입력단자와 출력단자(A1, A2, B1, B2, C1, C2, D1 및 D2)에서의 신호들이 경계 스캔 셀(131-133)을 경유하여 경계 스캔 셀(133)의 TDO 단자를 통해 테스트 신호 프로세서(126)의 TDI 단자에 입력된다. 이러한 일련의 신호 흐름은 도 2에 도시된 바와 같이, 한 패킷이 테스트될 때 발생하는 일련의 신호 흐름과 동일하다.
이 경계 스캔 테스트가 실행됨과 동시에, 디지털 I/O 제어기(123)는, 도 2의 경계 스캔 테스트 신호 래치출력(202)으로부터 경계 스캔 테스트 결과신호 판독입력(203)까지의 기간 동안만 경계 스캔 장치(130) 내의 버퍼(135) 출력과 인버터(134) 입력단자로 "1" 또는 "0" 의 신호들이 디지털 I/O 제어기(123)의 출력단자로부터 연속적으로 출력되도록 작동한다. 따라서 이들 신호에 응답하여 인버터(134)로부터 출력이 있는 경우에, 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(G)에 입력되는 신호들은 도 2에 도시된 경계 스캔 테스트 결과신호 판독입력(203) 동안 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(G)에 입력되고, 경계 스캔 테스트 결과 신호 시프트(204)의 타이밍에 따라 시프트되어 경계 스캔 테스트 입력단자와 출력단자(A1, A2, B1, B2, C1, C2, D1 및 D2)에 있는 신호와 경계 스캔 셀(131-133 및 141-142)의 신호단자(E1, E2, F1 및 F2)에 있는 신호들과 함께 테스트 신호 프로세서(126)의 TDI 단자에 입력된다.
테스트 신호 프로세서(126)의 TDI 단자로 역 시프트된 경계 스캔 테스트 결과신호 데이터와 분석 데이터 발생기(118)에서 테스트 신호 프로세서(126)로 받아들여진 기대값 데이터를 사용하여, 경계 스캔 테스트 결과신호 데이터와 기대값 데이터가 일치하는지를 조사하기 위하여 테스트 신호 프로세서(126)는 비교를 수행한다. 만일 경계 스캔 장치(130)가 정상이라면, 경계 스캔 테스트 결과신호의 데이터는 기대값 데이터와 일치하는 것을 나타낸다. 그러나 만일 경계 스캔 장치(130)에 고장이 있다면, 경계 스캔 테스트 결과신호의 데이터는 기대값 데이터와 다르다. 경계 스캔 장치(130)에 대한 OK/NG 결과들은 테스트 신호 프로세서(126)에서 테스트 제어기(126)로 복귀된다. 만일 결과가 OK라면, 테스트 제어기(126)는 결과들이 기록되어야 한다는 것을 나타내는 명령을 결과 데이터 기록기(124)에 전송하고, 결과 데이터 기록기(124)는 데이터 기록파일(125)에 OK 결과를 기록한다. 반대로, 결과들이 NG인 경우에, 테스트 제어기(126)는 고장 분석기(122)에 명령을 전송하여, 테스트 신호 프로세서(126)에 복귀된 경계 스캔 테스트 결과신호 데이터와 테스트 실행 데이터에 따라 테스트 신호로부터 예측된 기대값이 테스트 제어기(121)를 통해 테스트 신호 프로세서(126)에서 고장 분석기(122)로 입력된다. 또한 고장의 속성과 위치를 확인하기 위하여 필요한 인터페이스 박스(140) 내의 경계 스캔 셀(141-142)과, 경계 스캔 장치(130)의 테스트된 회로부에 대한 회로 정보가 고장 분석기(122)에 입력되어, 고장 분석기(122)는 경계 스캔 장치(130)에서의 고장 속성과 위치를 분석한다.
분석에 의해 획득된 이러한 결과는, 고장 분석기(122)에 의해 테스트 제어기(121)로 복귀된다. 테스트 제어기(121)는 고장의 속성과 위치에 관련된 이들 결과들이 기록되어야 한다는 것을 나타내는 명령을 결과 데이터 기록기(124)에 전송하여, 결과 데이터 기록기(124)는 데이터 기록파일(125)에 고장의 속성과 위치에 관한 결과들을 기록한다.
상기한 인터페이스 박스(140)가 도 9의 테스팅 구성에 설치되기 때문에, 경계 스캔 테스팅의 범위가 증가한다. 만일, 이 인터페이스 박스(140)가 설치되지 않았다면, 상기한 범위는 테스트 하에 있는 경계 스캔 장치(130)의 경계 스캔 셀(131-133)의 TDI, TDO, TCK 및 TMS 단자에 각각 연장되는 와이어링, 경계 스캔 셀(131)의 경계 스캔 테스트 출력단자(A1 및 A2)와 경계 스캔 셀(132)의 경계 스캔 테스트 입력단자(B1 및 B2) 사이에 연장되는 와이어링, 경계 스캔 셀(132)의 경계 스캔 테스트 출력단자(C1 및 C2)와 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(D1 및 D2) 사이에 연장되는 와이어링, 디지털 I/O 제어기(123)의 출력단자와 버퍼(135)의 출력단자 및 인버터(134)의 입력단자 사이에 연장되는 와이어링, 및 인버터(134)의 출력단자와 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(G) 사이에 연장되는 와이어링에 의해 둘러싸이게 되는 영역만을 포함하게 된다. 그러나 상기한 인터페이스 박스(140)가 설치되기 때문에, 또한 테스트 하에 있는 경계 스캔 장치(130)의 경계 스캔 셀(131)의 신호단자(F1 및 F2)와 테스트 하에 있는 경계 스캔 장치(130)의 경계 스캔 셀(133)의 신호단자(E1 및 E2)가 인터페이스 박스(140)내의 경계 스캔 셀(141)의 신호단자(F1 및 F2)와 경계 스캔 셀(142)의 신호단자(E1 및 E2)에 각각 연결되기 때문에, 경계 스캔 셀(131 및 133)의 신호단자(F1, F2, E1 및 E2)들은 경계 스캔 테스팅의 범위 내에 포함된다.
결과적으로, 경계 스캔 테스팅을 받을 수 있는 테스트 하에 있는 경계 스캔 장치(130)의 범위는, 테스트 하에 있는 경계 스캔 장치(130)의 경계 스캔 셀(131-133)의 TDI, TDO, TCK 및 TMS 단자에 연장되는 와이어링, 경계 스캔 셀(131)의 경계 스캔 테스트 출력단자(A1 및 A2)와 경계 스캔 셀(132)의 경계 스캔 테스트 입력단자(B1 및 B2) 사이에 연장되는 와이어링, 경계 스캔 셀(132)의 경계 스캔 테스트 출력단자(C1 및 C2)와 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(D1 및 D2) 사이에 연장되는 와이어링, 디지털 I/O 제어기(123)의 출력단자와 버퍼(135)의 입력단자 및 인버터(134)의 입력단자 사이에 연장되는 와이어링, 및 인버터(134)의 출력단자와 경계 스캔 셀(133)의 경계 스캔 테스트 입력단자(G) 사이에 연장되는 와이어링에 의해 둘러싸이는 영역뿐만 아니라, 경계 스캔 셀(141-142)의 신호단자(F1, F2, E1, E2)를 포함한다.
따라서 경계 스캔 테스팅 장치(100)와 테스트 하에 있는 경계 스캔 장치(130) 사이에 인터페이스 박스(140)를 설치하고, 이 인터페이스 박스(140)를 테스트 하에 있는 경계 스캔 장치(130)에 있는 경계 스캔 회로부에 연결시킴으로써, 본 발명은 경계 스캔 테스팅의 범위를 증가시켜, 테스트 하에 있는 경계 스캔 장치(130)의 경계 스캔 테스팅의 효율성이 개선될 수 있다.
본 발명의 바람직한 실시예가 여기서 상세히 설명되었지만, 본 발명의 개념은 다양하게 실시되고 또한 채용될 수 있으며, 첨부된 청구항들은 선행기술에 의해 제한되는 것을 제외한 다양한 변형을 포함하도록 되어있다는 것을 이해해야 한다.
도 1은 통상적인 경계 스캔 테스팅 장치의 블록도.
도 2는 경계 스캔 테스트 신호의 일련의 신호 흐름을 보여주는 도면.
도 3은 주해부를 포함하는 경계 스캔 테스트 벡터 데이터 화일의 일부를 보여주는 도면.
도 4는 통상적으로 사용되는 기대값 데이터 파일을 보여주는 도면.
도 5는 통상적인 보드 파일을 보여주는 도면.
도 6은 본 발명의 제1 실시예에 따른 경계 스캔 테스팅 장치의 블록도.
도 7은 경계 스캔 테스트 벡터 파일의 주해부로부터 구성된 접속 일치 테이블을 보여주는 도면.
도 8은 경계 스캔 테스트 벡터 파일의 주해부로부터 구성된 기대값을 보여주는 도면.
도 9는 본 발명의 제2 실시예에 따른 경계 스캔 테스팅 장치의 블록도.

Claims (3)

  1. 경계 스캔 테스팅 장치에 있어서, 상기 장치는
    테스트 하에 있는 경계 스캔 장치에 대응하고 상기 경계 스캔 테스팅 장치와는 독립된 경계 스캔 테스팅 벡터 발생기에 의해 생성되는 경계 스캔 벡터를 사용하여, 상기 경계 스캔 테스트 벡터와 상기 테스트 조건을 기초로 실행 데이터를 생성하는 테스트 실행 데이터 발생기;
    상기 테스트 조건을 설정하는 테스트 조건 제어기;
    상기 실행 데이터를 기초로 경계 스캔 테스트를 실행하는 테스트 실행기; 및
    테스트 하에 있는 상기 경계 스캔 장치에 대한 회로 정보와, 상기 경계 스캔 벡터에 부가되었지만 상기 실행 데이터의 생성에는 사용되지 않는 상기 경계 스캔 벡터의 주해부로부터 기대값 데이터를 포함하고 있는 분석 데이터를 생성하는 분석 데이터 발생기를 포함하며,
    상기 분석 데이터는 상기 경계 스캔 테스팅 장치가 상기 경계 스캔 테스트의 테스트 결과를 분석하도록 하는 것이 특징으로 하는 경계 스캔 테스팅 장치.
  2. 제1항에 있어서, 상기 테스트 실행기는 경계 스캔 테스트 신호 시프트, 경계 스캔 테스트 신호 래치출력, 경계 스캔 테스트 신호 판독입력 및 경계 스캔 테스트 결과 신호 시프트로 이루어지는 일련의 신호 흐름동안만 테스트 하에 있는 상기 경계 스캔 장치의 경계 스캔 테스트 신호 접속기에 입력 및 출력되는, 테스트 데이터 입력신호(TDI), 테스트 데이터 출력신호(TDO), 테스트 클럭 신호(TCK) 및 테스트 모드 선택 신호(TMS)를 포함하는 경계 스캔 테스트 신호들을 제어하고,
    또한 상기 테스트 실행기는 상기 일련의 신호 흐름 전에만 상기 경계 스캔 테스트 신호 이외의 디지털 입출력 신호들을 제어하는 것을 특징으로 하는 경계 스캔 테스팅 장치.
  3. 경계 스캔 테스팅 장치에 있어서, 상기 장치는,
    경계 스캔 테스트 신호들을 입력하고 출력하기 위한 경계 스캔 테스트 신호 접속기를 가지는 테스트 하에 있는 경계 스캔 장치에 대응하고, 상기 경계 스캔 테스팅 장치와는 독립적인 경계 스캔 테스트 벡터 발생기에 의해 생성되는 경계 스캔 벡터를 사용하며, 테스트 하에 있는 상기 경계 스캔 장치에 입력되고 출력되는 테스트 데이터 입력신호(TDI), 테스트 데이터 출력신호(TDO), 테스트 클럭신호(TCK) 및 테스트 모드 선택신호(TMS)를 포함하는 경계 스캔 테스트 신호들을 제어하며, 상기 경계 스캔 테스트 벡터와 테스트 조건을 기초로 실행 데이터를 발생시키는 테스트 실행 데이터 발생기;
    상기 테스트 조건을 설정하는 테스트 조건 제어기;
    상기 실행 데이터를 기초로 경계 스캔 테스트를 실행하는 테스트 실행기;
    테스트 하에 있는 상기 경계 스캔 장치에 대한 회로정보와 상기 경계 스캔 벡터에 부가되지만 상기 실행 데이터의 생성에는 사용되지 않는 상기 경계 스캔 벡터의 주해부로부터의 기대값 데이터를 포함하며, 상기 경계 스캔 테스팅 장치가 상기 경계 스캔 테스트의 테스트 결과를 분석하도록 해주는 분석 데이터를 생성하는 분석 데이터 발생기; 및
    상기 경계 스캔 테스트 신호를 입력하고 출력하기 위한 경계 스캔 테스트 신호 접속기를 가지는 경계 스캔 인터페이스 회로를 포함하는 인터페이스 박스를 포함하며,
    상기 경계 스캔 인터페이스 회로의 상기 경계 스캔 테스트 신호 접속기가 테스트 하에 있는 상기 경계 스캔 장치의 상기 경계 스캔 테스트 신호 접속기에 접속되면, 테스트 하에 있는 상기 경계 스캔 장치와 상기 경계 스캔 인터페이스 회로는 단일 경계 스캔 회로를 형성하는 것을 특징으로 하는 경계 스캔 테스팅 장치.
KR1019980006254A 1997-02-26 1998-02-26 경계스캔테스팅장치 KR100537664B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/805553 1997-02-26
US08/805,553 US5751737A (en) 1997-02-26 1997-02-26 Boundary scan testing device
US8/805,553 1997-02-26

Publications (2)

Publication Number Publication Date
KR19980071767A KR19980071767A (ko) 1998-10-26
KR100537664B1 true KR100537664B1 (ko) 2006-03-27

Family

ID=25191900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980006254A KR100537664B1 (ko) 1997-02-26 1998-02-26 경계스캔테스팅장치

Country Status (4)

Country Link
US (1) US5751737A (ko)
JP (1) JP3853060B2 (ko)
KR (1) KR100537664B1 (ko)
TW (1) TW388823B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301015B1 (ko) * 1998-10-15 2001-09-06 윤종용 지시자 위치 제어 방법
US7149001B1 (en) 1999-11-19 2006-12-12 Sharp Laboratories Of America, Inc. System for supporting a multiplicity of copy features
US6813739B1 (en) * 2000-04-04 2004-11-02 Silicon Graphics, Inc. Scan interface chip (SIC) system and method for scan testing electronic systems
TW538250B (en) 2000-04-21 2003-06-21 Ind Tech Res Inst Built-in self-verification circuit applied in system chip design
KR100379721B1 (ko) * 2001-05-23 2003-04-10 송동섭 경계주사 테스트용 테스트벡터의 생성방법
US7428661B2 (en) * 2001-09-21 2008-09-23 Sam Michael Test and debug processor and method
US6988229B1 (en) 2002-02-11 2006-01-17 Folea Jr Richard Victor Method and apparatus for monitoring and controlling boundary scan enabled devices
JP4355525B2 (ja) * 2002-10-09 2009-11-04 富士通マイクロエレクトロニクス株式会社 検証支援方法、検証支援プログラムおよび検証支援装置
CN100351638C (zh) * 2003-05-01 2007-11-28 中兴通讯股份有限公司 一种集成电路边界扫描测试装置
CN100427964C (zh) * 2003-08-04 2008-10-22 华为技术有限公司 一种电路板的边界扫描测试方法
CN100348992C (zh) * 2003-11-19 2007-11-14 华为技术有限公司 一种外围互连线的测试方法
US7949915B2 (en) * 2007-12-04 2011-05-24 Alcatel-Lucent Usa Inc. Method and apparatus for describing parallel access to a system-on-chip
US20100180104A1 (en) * 2009-01-15 2010-07-15 Via Technologies, Inc. Apparatus and method for patching microcode in a microprocessor using private ram of the microprocessor
NL1037457C2 (en) * 2009-11-10 2011-05-12 Jtag Technologies Bv A method of and an arrangement for testing connections on a printed circuit board.
US9152520B2 (en) * 2013-09-26 2015-10-06 Texas Instruments Incorporated Programmable interface-based validation and debug
JP6386434B2 (ja) * 2015-10-08 2018-09-05 株式会社アドバンテスト 試験装置、試験信号供給装置、試験方法、およびプログラム
US10976367B2 (en) * 2018-12-13 2021-04-13 Micron Technology, Inc. Controller structural testing with automated test vectors
TWI773402B (zh) * 2021-06-24 2022-08-01 英業達股份有限公司 提高邊界掃描測試的腳位測試涵蓋率系統及其方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627842A (en) * 1993-01-21 1997-05-06 Digital Equipment Corporation Architecture for system-wide standardized intra-module and inter-module fault testing
US5668817A (en) * 1996-07-11 1997-09-16 Northern Telecom Limited Self-testable digital signal processor and method for self-testing of integrating circuits including DSP data paths

Also Published As

Publication number Publication date
US5751737A (en) 1998-05-12
KR19980071767A (ko) 1998-10-26
TW388823B (en) 2000-05-01
JP3853060B2 (ja) 2006-12-06
JPH10311869A (ja) 1998-11-24

Similar Documents

Publication Publication Date Title
KR100537664B1 (ko) 경계스캔테스팅장치
US4601034A (en) Method and apparatus for testing very large scale integrated memory circuits
US6463560B1 (en) Method for implementing a bist scheme into integrated circuits for testing RTL controller-data paths in the integrated circuits
US6195774B1 (en) Boundary-scan method using object-oriented programming language
US20040153926A1 (en) Method and apparatus for testing asynchronous set/reset faults in a scan-based integrated circuit
JP2003332443A (ja) 半導体集積回路とその設計支援装置およびテスト方法
US4996691A (en) Integrated circuit testing method and apparatus and integrated circuit devices for use therewith
EP0849678B1 (en) A system and method for testing electronic devices
Crouch et al. Testability features of the MC68060 microprocessor
US7237168B2 (en) Design for test of analog module systems
Damljanovic et al. Post-silicon validation of IEEE 1687 reconfigurable scan networks
Matos et al. A boundary scan test controller for hierarchical BIST
US6105156A (en) LSI tester for use in LSI fault analysis
JP2660028B2 (ja) Ｌｓｉのテスト装置
US7111212B2 (en) Debugging system for semiconductor integrated circuit
US20070032999A1 (en) System and method for emulating hardware failures and method of testing system software incorporating the same
JP2837703B2 (ja) 故障診断装置
Dettmer JTAG-setting the standard for boundary-scan testing
JPH07198784A (ja) 演算論理診断装置
Wondolowski et al. Boundary scan: the internet of test
KR20030027989A (ko) 칩 테스트 장치
JPH1183958A (ja) テストパタン生成装置並びにテストパタン生成プログラムを記録した記録媒体
JPH06194416A (ja) 順序回路を含む論理回路の診断システムおよび診断方法
JP3180303B2 (ja) プリント板における論理素子間接続状態の診断方法
Fleming et al. Scan-based design verification-an alternative approach

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081202

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee