JPH10311869A - バウンダリースキャン検査装置 - Google Patents
バウンダリースキャン検査装置Info
- Publication number
- JPH10311869A JPH10311869A JP10045192A JP4519298A JPH10311869A JP H10311869 A JPH10311869 A JP H10311869A JP 10045192 A JP10045192 A JP 10045192A JP 4519298 A JP4519298 A JP 4519298A JP H10311869 A JPH10311869 A JP H10311869A
- Authority
- JP
- Japan
- Prior art keywords
- boundary scan
- inspection
- circuit
- test
- scan inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 577
- 238000012360 testing method Methods 0.000 claims abstract description 296
- 230000007547 defect Effects 0.000 abstract description 11
- 238000012545 processing Methods 0.000 description 48
- 238000010586 diagram Methods 0.000 description 16
- 102000018700 F-Box Proteins Human genes 0.000 description 12
- 108010066805 F-Box Proteins Proteins 0.000 description 12
- 241000282412 Homo Species 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 102100038460 CDK5 regulatory subunit-associated protein 3 Human genes 0.000 description 2
- 101000882982 Homo sapiens CDK5 regulatory subunit-associated protein 3 Proteins 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 244000230012 Gleditsia triacanthos Species 0.000 description 1
- 235000013813 Gleditsia triacanthos Nutrition 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/318547—Data generators or compressors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318597—JTAG or boundary scan test of memory devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31932—Comparators
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 バウンダリースキャン検査装置がバウンダリ
ースキャンテストベクトル生成機能を持たず、安価な構
成でバウンダリースキャン検査を実行できるようにす
る。 【解決手段】 バウンダリースキャン検査装置１は、別
個のテストベクトル生成装置８で生成されたバウンダリ
ースキャンテストベクトルを受けて、このテストベクト
ルを基にバウンダリースキャン検査時の条件に応じてテ
スト実行データ生成部３によりテスト実行データを生成
し、その検査条件を検査条件設定部４により設定し、そ
のテスト実行データに基づいてテスト実行部２によりバ
ウンダリースキャン検査を実行する。バウンダリースキ
ャン検査を実行して不良内容、不良個所を特定する為に
必要な被バウンダリースキャン検査回路５の中の検査対
象回路部分の回路情報と期待値データは、バウンダリー
スキャンテストベクトルに付加されたコメント部分から
解析データ生成部６１により生成する。
ースキャンテストベクトル生成機能を持たず、安価な構
成でバウンダリースキャン検査を実行できるようにす
る。 【解決手段】 バウンダリースキャン検査装置１は、別
個のテストベクトル生成装置８で生成されたバウンダリ
ースキャンテストベクトルを受けて、このテストベクト
ルを基にバウンダリースキャン検査時の条件に応じてテ
スト実行データ生成部３によりテスト実行データを生成
し、その検査条件を検査条件設定部４により設定し、そ
のテスト実行データに基づいてテスト実行部２によりバ
ウンダリースキャン検査を実行する。バウンダリースキ
ャン検査を実行して不良内容、不良個所を特定する為に
必要な被バウンダリースキャン検査回路５の中の検査対
象回路部分の回路情報と期待値データは、バウンダリー
スキャンテストベクトルに付加されたコメント部分から
解析データ生成部６１により生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、バウンダリースキ
ャンテストに対応した半導体素子を用いたバウンダリー
スキャン回路の検査に使用するバウンダリースキャン検
査装置に関する。
ャンテストに対応した半導体素子を用いたバウンダリー
スキャン回路の検査に使用するバウンダリースキャン検
査装置に関する。
【０００２】
【従来の技術】近年、バウンダリースキャンテストは、
これまでのインサーキットテストやファンクションテス
トでは対応しきれなくなっている高密度高機能基板の実
装検査に対する検査手法として注目を浴びている。ま
た、バウンダリースキャンテストに対応する検査装置も
色々なメーカーにおいて開発されつつある。
これまでのインサーキットテストやファンクションテス
トでは対応しきれなくなっている高密度高機能基板の実
装検査に対する検査手法として注目を浴びている。ま
た、バウンダリースキャンテストに対応する検査装置も
色々なメーカーにおいて開発されつつある。
【０００３】以下に従来のバウンダリースキャン検査装
置について説明する。図５は従来のバウンダリースキャ
ン検査装置のブロック図を示すものである。図５におい
て、１１がバウンダリースキャン検査装置である。１２
はバウンダリースキャン検査対応ＩＣのバウンダリース
キャンセル構造やバウンダリースキャンの各モードへ移
行する為の命令語などが記述されているＢＳＤＬ（Ｂｏ
ｕｎｄａｒｙ Ｓｃａｎ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌ
ａｎｇｕａｇｅ）ファイル６と回路図情報を示すＣＡＤ
（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）デー
タ７からバウンダリースキャンテストベクトルを生成す
るバウンダリースキャンテストベクトル生成部である。
１３はバウンダリースキャンテストベクトル生成部１２
からのバウンダリースキャンテストベクトルと、検査時
の条件を設定する検査条件設定部４からのデータとから
テスト実行データを生成するテスト実行データ生成部で
ある。２はバウンダリースキャン検査装置１１の中にあ
るテスト実行部である。このテスト実行部２において、
２１はテスト実行データ生成部１３からのテスト実行デ
ータを基にバウンダリースキャン検査の実行全体をコン
トロールするテストコントロール部、１２２はバウンダ
リースキャン検査を実行したときの不良原因、不良個所
を解析する不良解析部、１２３はテストコントロール部
２１からの制御により実際にバウンダリースキャン検査
信号の入出力を行う検査信号処理部、２４はバウンダリ
ースキャン検査の結果データの登録管理を行う結果デー
タ登録部、２５は結果データ登録部２４で登録されるデ
ータ登録ファイルである。
置について説明する。図５は従来のバウンダリースキャ
ン検査装置のブロック図を示すものである。図５におい
て、１１がバウンダリースキャン検査装置である。１２
はバウンダリースキャン検査対応ＩＣのバウンダリース
キャンセル構造やバウンダリースキャンの各モードへ移
行する為の命令語などが記述されているＢＳＤＬ（Ｂｏ
ｕｎｄａｒｙ Ｓｃａｎ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌ
ａｎｇｕａｇｅ）ファイル６と回路図情報を示すＣＡＤ
（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）デー
タ７からバウンダリースキャンテストベクトルを生成す
るバウンダリースキャンテストベクトル生成部である。
１３はバウンダリースキャンテストベクトル生成部１２
からのバウンダリースキャンテストベクトルと、検査時
の条件を設定する検査条件設定部４からのデータとから
テスト実行データを生成するテスト実行データ生成部で
ある。２はバウンダリースキャン検査装置１１の中にあ
るテスト実行部である。このテスト実行部２において、
２１はテスト実行データ生成部１３からのテスト実行デ
ータを基にバウンダリースキャン検査の実行全体をコン
トロールするテストコントロール部、１２２はバウンダ
リースキャン検査を実行したときの不良原因、不良個所
を解析する不良解析部、１２３はテストコントロール部
２１からの制御により実際にバウンダリースキャン検査
信号の入出力を行う検査信号処理部、２４はバウンダリ
ースキャン検査の結果データの登録管理を行う結果デー
タ登録部、２５は結果データ登録部２４で登録されるデ
ータ登録ファイルである。
【０００４】また、５はバウンダリースキャン検査対象
回路である被バウンダリースキャン検査回路であり、５
１、５２、５３は被バウンダリースキャン検査回路５の
中にあるバウンダリースキャン検査対応ＩＣである。そ
して、バウンダリースキャン検査対応ＩＣ５１、５２、
５３のバウンダリースキャン検査信号の端子であるＴＤ
Ｉ（Ｔｅｓｔ Ｄａｔａ Ｉｎｐｕｔ），ＴＤＯ（Ｔｅ
ｓｔ Ｄａｔａ Ｏｕｔｐｕｔ），ＴＣＫ（Ｔｅｓｔ
Ｃｌｏｃｋ），ＴＭＳ（Ｔｅｓｔ ＭｏｄｅＳｅｌｅｃ
ｔ）については、検査信号処理部１２３のバウンダリー
スキャン検査信号を入出力する端子であるＴＤＩ，ＴＤ
Ｏ，ＴＣＫ，ＴＭＳとの間において、ＴＣＫ，ＴＭＳは
すべてが各々接続されるが、ＴＤＩ，ＴＤＯは検査信号
処理部１２３のＴＤＯからバウンダリースキャン検査対
応ＩＣ５１のＴＤＩへ、バウンダリースキャン検査対応
ＩＣ５１のＴＤＯからバウンダリースキャン検査対応Ｉ
Ｃ５２のＴＤＩへ、バウンダリースキャン検査対応ＩＣ
５２のＴＤＯからバウンダリースキャン検査対応ＩＣ５
３のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５３
のＴＤＯから検査信号処理部１２３のＴＤＩに接続され
ている。さらに、バウンダリースキャン検査対応ＩＣ５
１のバウンダリースキャン検査対応出力端子であるＡ
１，Ａ２はバウンダリースキャン検査対応ＩＣ５２のバ
ウンダリースキャン検査対応入力端子Ｂ１，Ｂ２と接続
されており、そして、このＩＣ５１のＡ１とＩＣ５２の
Ｂ１はコネクタ５６の１番端子にも、ＩＣ５１のＡ２と
ＩＣ５２のＢ２はコネクタ５６の２番端子にもそれぞれ
接続されている。また、バウンダリースキャン検査対応
ＩＣ５２のバウンダリースキャン検査対応出力端子Ｃ
１，Ｃ２はバウンダリースキャン検査対応ＩＣ５３のバ
ウンダリースキャン検査対応入力端子Ｄ１，Ｄ２と接続
されている。さらに、テスト実行部２の中の３１はバウ
ンダリースキャン検査信号ＴＤＩ，ＴＤＯ，ＴＣＫ，Ｔ
ＭＳ以外に被バウンダリースキャン検査回路５を検査す
る為のデジタル信号を入出力するデジタル入出力部であ
り、被バウンダリースキャン検査回路５の中の５４はイ
ンバーターＩＣ、５５はバッファーＩＣであり、バッフ
ァーＩＣ５５の出力はインバーターＩＣ５４の入力に接
続されており、インバーターＩＣ５４の出力はバウンダ
リースキャン検査対応ＩＣ５３のバウンダリースキャン
検査対応入力端子Ｇに接続されている。さらにバッファ
ーＩＣ５５の出力とインバーターＩＣ５４の入力の両方
がデジタル入出力部３１の出力端子に接続されている。
回路である被バウンダリースキャン検査回路であり、５
１、５２、５３は被バウンダリースキャン検査回路５の
中にあるバウンダリースキャン検査対応ＩＣである。そ
して、バウンダリースキャン検査対応ＩＣ５１、５２、
５３のバウンダリースキャン検査信号の端子であるＴＤ
Ｉ（Ｔｅｓｔ Ｄａｔａ Ｉｎｐｕｔ），ＴＤＯ（Ｔｅ
ｓｔ Ｄａｔａ Ｏｕｔｐｕｔ），ＴＣＫ（Ｔｅｓｔ
Ｃｌｏｃｋ），ＴＭＳ（Ｔｅｓｔ ＭｏｄｅＳｅｌｅｃ
ｔ）については、検査信号処理部１２３のバウンダリー
スキャン検査信号を入出力する端子であるＴＤＩ，ＴＤ
Ｏ，ＴＣＫ，ＴＭＳとの間において、ＴＣＫ，ＴＭＳは
すべてが各々接続されるが、ＴＤＩ，ＴＤＯは検査信号
処理部１２３のＴＤＯからバウンダリースキャン検査対
応ＩＣ５１のＴＤＩへ、バウンダリースキャン検査対応
ＩＣ５１のＴＤＯからバウンダリースキャン検査対応Ｉ
Ｃ５２のＴＤＩへ、バウンダリースキャン検査対応ＩＣ
５２のＴＤＯからバウンダリースキャン検査対応ＩＣ５
３のＴＤＩへ、バウンダリースキャン検査対応ＩＣ５３
のＴＤＯから検査信号処理部１２３のＴＤＩに接続され
ている。さらに、バウンダリースキャン検査対応ＩＣ５
１のバウンダリースキャン検査対応出力端子であるＡ
１，Ａ２はバウンダリースキャン検査対応ＩＣ５２のバ
ウンダリースキャン検査対応入力端子Ｂ１，Ｂ２と接続
されており、そして、このＩＣ５１のＡ１とＩＣ５２の
Ｂ１はコネクタ５６の１番端子にも、ＩＣ５１のＡ２と
ＩＣ５２のＢ２はコネクタ５６の２番端子にもそれぞれ
接続されている。また、バウンダリースキャン検査対応
ＩＣ５２のバウンダリースキャン検査対応出力端子Ｃ
１，Ｃ２はバウンダリースキャン検査対応ＩＣ５３のバ
ウンダリースキャン検査対応入力端子Ｄ１，Ｄ２と接続
されている。さらに、テスト実行部２の中の３１はバウ
ンダリースキャン検査信号ＴＤＩ，ＴＤＯ，ＴＣＫ，Ｔ
ＭＳ以外に被バウンダリースキャン検査回路５を検査す
る為のデジタル信号を入出力するデジタル入出力部であ
り、被バウンダリースキャン検査回路５の中の５４はイ
ンバーターＩＣ、５５はバッファーＩＣであり、バッフ
ァーＩＣ５５の出力はインバーターＩＣ５４の入力に接
続されており、インバーターＩＣ５４の出力はバウンダ
リースキャン検査対応ＩＣ５３のバウンダリースキャン
検査対応入力端子Ｇに接続されている。さらにバッファ
ーＩＣ５５の出力とインバーターＩＣ５４の入力の両方
がデジタル入出力部３１の出力端子に接続されている。
【０００５】以上のように構成されたバウンダリースキ
ャン検査装置１１において、以下その動作について説明
する。まず、バウンダリースキャン検査をするために被
バウンダリースキャン検査回路５に応じたバウンダリー
スキャンテストベクトルを生成する上で必要となる、被
バウンダリースキャン検査回路５のバウンダリースキャ
ン検査対応ＩＣ５１、５２、５３のＢＳＤＬファイルが
入ったＢＳＤＬファイル６と被バウンダリースキャン検
査回路５の回路図情報であるＣＡＤデータ７をバウンダ
リースキャン検査装置１１のバウンダリースキャンテス
トベクトル生成部１２に供給する。そこで、バウンダリ
ースキャンテストベクトル生成部１２でＣＡＤデータ７
からバウンダリースキャン検査対象の回路を抜き出し、
バウンダリースキャン検査対応ＩＣのバウンダリースキ
ャンセル構造やバウンダリースキャンの各モードへ移行
する為の命令語などが記述されているＢＳＤＬファイル
６と照らし合わせて、被バウンダリースキャン検査回路
５に応じたバウンダリースキャンテストベクトルを、検
査装置メーカーの間では標準となりつつあるＶｅｃｔｏ
ｒ ＣｏｎｔｒｏｌＬａｎｇｕａｇｅ（以下、ＶＣＬと
呼ぶ）の記述書式に基づいて生成する。これにより生成
されたバウンダリースキャンテストベクトルは、バウン
ダリースキャンテストベクトル生成部１２からテスト実
行データ生成部１３に渡される。また、被バウンダリー
スキャン検査回路５への電源印加のタイミングや被バウ
ンダリースキャン検査回路５を検査する時の被バウンダ
リースキャン検査回路５の回路設定条件などをバウンダ
リースキャン検査装置１１のオペレータが検査条件設定
部４へ入力すると、この回路設定条件などが検査条件設
定部４からテスト実行データ生成部１３に渡され、この
検査条件に応じてテスト実行データ生成部１３が被バウ
ンダリースキャン検査回路５のバウンダリースキャンテ
ストベクトルを修正して、テスト実行データを生成す
る。この生成されたテスト実行データに基づきテスト実
行部２でバウンダリースキャンテストが実行される。
ャン検査装置１１において、以下その動作について説明
する。まず、バウンダリースキャン検査をするために被
バウンダリースキャン検査回路５に応じたバウンダリー
スキャンテストベクトルを生成する上で必要となる、被
バウンダリースキャン検査回路５のバウンダリースキャ
ン検査対応ＩＣ５１、５２、５３のＢＳＤＬファイルが
入ったＢＳＤＬファイル６と被バウンダリースキャン検
査回路５の回路図情報であるＣＡＤデータ７をバウンダ
リースキャン検査装置１１のバウンダリースキャンテス
トベクトル生成部１２に供給する。そこで、バウンダリ
ースキャンテストベクトル生成部１２でＣＡＤデータ７
からバウンダリースキャン検査対象の回路を抜き出し、
バウンダリースキャン検査対応ＩＣのバウンダリースキ
ャンセル構造やバウンダリースキャンの各モードへ移行
する為の命令語などが記述されているＢＳＤＬファイル
６と照らし合わせて、被バウンダリースキャン検査回路
５に応じたバウンダリースキャンテストベクトルを、検
査装置メーカーの間では標準となりつつあるＶｅｃｔｏ
ｒ ＣｏｎｔｒｏｌＬａｎｇｕａｇｅ（以下、ＶＣＬと
呼ぶ）の記述書式に基づいて生成する。これにより生成
されたバウンダリースキャンテストベクトルは、バウン
ダリースキャンテストベクトル生成部１２からテスト実
行データ生成部１３に渡される。また、被バウンダリー
スキャン検査回路５への電源印加のタイミングや被バウ
ンダリースキャン検査回路５を検査する時の被バウンダ
リースキャン検査回路５の回路設定条件などをバウンダ
リースキャン検査装置１１のオペレータが検査条件設定
部４へ入力すると、この回路設定条件などが検査条件設
定部４からテスト実行データ生成部１３に渡され、この
検査条件に応じてテスト実行データ生成部１３が被バウ
ンダリースキャン検査回路５のバウンダリースキャンテ
ストベクトルを修正して、テスト実行データを生成す
る。この生成されたテスト実行データに基づきテスト実
行部２でバウンダリースキャンテストが実行される。
【０００６】実際にはテスト実行データを基に、バウン
ダリースキャン検査の実行全体をコントロールするテス
トコントロール部２１がテスト実行データに応じたバウ
ンダリースキャン検査信号を出す様に検査信号処理部１
２３に命令を与えると、検査信号処理部１２３はその命
令に応じてテスト実行データを基にバウンダリースキャ
ン検査信号であるＴＣＫ，ＴＭＳ信号を被バウンダリー
スキャン検査回路５のバウンダリースキャン検査対応Ｉ
Ｃ５１，５２，５３の全てに出力するとともに、ＴＤＯ
信号を被バウンダリースキャン検査回路５のバウンダリ
ースキャン検査対応ＩＣ５１のＴＤＩを通してバウンダ
リースキャン検査対応ＩＣ５１，５２，５３の中をシフ
トした後、バウンダリースキャン検査信号がバウンダリ
ースキャン検査対応出力端子Ａ１，Ａ２およびバウンダ
リースキャン検査対応出力端子Ｃ１，Ｃ２にラッチ出力
され、その後にバウンダリースキャン検査結果信号がバ
ウンダリースキャン検査対応入力端子Ｂ１，Ｂ２および
Ｄ１，Ｄ２に取り込まれた後で、バウンダリースキャン
検査対応入力端子、出力端子であるＡ１，Ａ２，Ｂ１，
Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号はバウンダリー
スキャン検査対応ＩＣ５１，５２，５３の中をシフトさ
れてバウンダリースキャン検査対応ＩＣ５３のＴＤＯを
通して検査信号処理部１２３のＴＤＩに入力される。こ
の一連の流れが一つのパケット（一つの検査パターンの
単位の意味であり、以下パケットと呼ぶ）を検査する時
の流れであり、これを示したのが図６である。図６にお
いて、４１はバウンダリースキャン検査信号シフト，４
２はバウンダリースキャン検査信号ラッチ出力，４３は
バウンダリースキャン検査結果信号取込み，４４はバウ
ンダリースキャン検査結果信号シフトである。
ダリースキャン検査の実行全体をコントロールするテス
トコントロール部２１がテスト実行データに応じたバウ
ンダリースキャン検査信号を出す様に検査信号処理部１
２３に命令を与えると、検査信号処理部１２３はその命
令に応じてテスト実行データを基にバウンダリースキャ
ン検査信号であるＴＣＫ，ＴＭＳ信号を被バウンダリー
スキャン検査回路５のバウンダリースキャン検査対応Ｉ
Ｃ５１，５２，５３の全てに出力するとともに、ＴＤＯ
信号を被バウンダリースキャン検査回路５のバウンダリ
ースキャン検査対応ＩＣ５１のＴＤＩを通してバウンダ
リースキャン検査対応ＩＣ５１，５２，５３の中をシフ
トした後、バウンダリースキャン検査信号がバウンダリ
ースキャン検査対応出力端子Ａ１，Ａ２およびバウンダ
リースキャン検査対応出力端子Ｃ１，Ｃ２にラッチ出力
され、その後にバウンダリースキャン検査結果信号がバ
ウンダリースキャン検査対応入力端子Ｂ１，Ｂ２および
Ｄ１，Ｄ２に取り込まれた後で、バウンダリースキャン
検査対応入力端子、出力端子であるＡ１，Ａ２，Ｂ１，
Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号はバウンダリー
スキャン検査対応ＩＣ５１，５２，５３の中をシフトさ
れてバウンダリースキャン検査対応ＩＣ５３のＴＤＯを
通して検査信号処理部１２３のＴＤＩに入力される。こ
の一連の流れが一つのパケット（一つの検査パターンの
単位の意味であり、以下パケットと呼ぶ）を検査する時
の流れであり、これを示したのが図６である。図６にお
いて、４１はバウンダリースキャン検査信号シフト，４
２はバウンダリースキャン検査信号ラッチ出力，４３は
バウンダリースキャン検査結果信号取込み，４４はバウ
ンダリースキャン検査結果信号シフトである。
【０００７】このバウンダリースキャン検査を実行する
時と同時に、デジタル入出力部３１は図６のバウンダリ
ースキャン検査信号ラッチ出力４２からバウンダリース
キャン検査結果信号取込み４３の間だけデジタル入出力
部３１の出力端子からバッファーＩＣ５５の出力とイン
バーターＩＣ５４の入力端子の両方に１または０の信号
が出力され続ける。そこで、この信号に応答したインバ
ーターＩＣ５４の出力に対して、バウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｇに入力される信号が図６でのバウンダリースキャ
ン検査結果信号取込み４３の時にバウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｇに取り込まれ、バウンダリースキャン検査対応入
力端子、出力端子である、Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ
１，Ｃ２，Ｄ１，Ｄ２での信号と一緒にバウンダリース
キャン検査結果信号シフト４４のタイミングでシフトさ
れて検査信号処理部１２３のＴＤＩに入力される。
時と同時に、デジタル入出力部３１は図６のバウンダリ
ースキャン検査信号ラッチ出力４２からバウンダリース
キャン検査結果信号取込み４３の間だけデジタル入出力
部３１の出力端子からバッファーＩＣ５５の出力とイン
バーターＩＣ５４の入力端子の両方に１または０の信号
が出力され続ける。そこで、この信号に応答したインバ
ーターＩＣ５４の出力に対して、バウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｇに入力される信号が図６でのバウンダリースキャ
ン検査結果信号取込み４３の時にバウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｇに取り込まれ、バウンダリースキャン検査対応入
力端子、出力端子である、Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ
１，Ｃ２，Ｄ１，Ｄ２での信号と一緒にバウンダリース
キャン検査結果信号シフト４４のタイミングでシフトさ
れて検査信号処理部１２３のＴＤＩに入力される。
【０００８】この検査信号処理部１２３のＴＤＩにシフ
トされて帰ってきたバウンダリースキャン検査結果信号
のデータと、テスト実行データに応じたバウンダリース
キャン検査信号から予測される期待値データとを検査信
号処理部１２３で比較して、両者が一致するか否かを調
べる。
トされて帰ってきたバウンダリースキャン検査結果信号
のデータと、テスト実行データに応じたバウンダリース
キャン検査信号から予測される期待値データとを検査信
号処理部１２３で比較して、両者が一致するか否かを調
べる。
【０００９】ここで、この期待値データはバウンダリー
スキャンテストベクトル生成部１２でもってＢＳＤＬフ
ァイル６とＣＡＤデータ７からバウンダリースキャンテ
ストベクトルを生成すると同時に生成されるが、ＶＣＬ
記述書式で表されたバウンダリースキャンテストベクト
ルの中には表現出来ないので、便宜上バウンダリースキ
ャンテストベクトルを人間が見て理解する時の参考とし
てバウンダリースキャンテストベクトルの最終のコメン
ト部分に、期待値データが被バウンダリースキャン検査
回路５の中の検査対象回路部分の回路情報であるデバイ
スのバウンダリースキャンセル番号、接続ピン番号、接
続ピン信号名と共に表現されてはいる。このバウンダリ
ースキャンテストベクトルのコメント部分の一部を表し
たのが図７である。図７の上側はバウンダリースキャン
テストベクトルのデータ部分であり、下側はバウンダリ
ースキャンテストベクトルの最終部分にある期待値デー
タ、回路情報を示したコメント部分である。この期待値
データ、回路情報を示したコメント部分は左からパケッ
ト内のビット番号、デバイスのバウンダリースキャンセ
ル番号、デバイス名とそのデバイスの接続ピンの番号、
デバイスの接続ピン信号名、期待値データである。期待
値データの横方向９ビット分のデータは９パケット分の
データを示している。また、期待値データの中の０,１
のデータはデバイスのバウンダリースキャンセルからの
出力データであり、Ｌ，Ｈのデータはデバイスのバウン
ダリースキャンセルへの入力データである。そして、デ
バイスの接続ピン信号名が同じ名前、例えばＵ１＿Ｕ３
＿１０は３個所が同じであれば、これらのデバイスの接
続ピンはつながっていることになる。そこで、この３個
所の期待値データの９パケット分の各データを入力と出
力で比較してみると、同じ値になっている。
スキャンテストベクトル生成部１２でもってＢＳＤＬフ
ァイル６とＣＡＤデータ７からバウンダリースキャンテ
ストベクトルを生成すると同時に生成されるが、ＶＣＬ
記述書式で表されたバウンダリースキャンテストベクト
ルの中には表現出来ないので、便宜上バウンダリースキ
ャンテストベクトルを人間が見て理解する時の参考とし
てバウンダリースキャンテストベクトルの最終のコメン
ト部分に、期待値データが被バウンダリースキャン検査
回路５の中の検査対象回路部分の回路情報であるデバイ
スのバウンダリースキャンセル番号、接続ピン番号、接
続ピン信号名と共に表現されてはいる。このバウンダリ
ースキャンテストベクトルのコメント部分の一部を表し
たのが図７である。図７の上側はバウンダリースキャン
テストベクトルのデータ部分であり、下側はバウンダリ
ースキャンテストベクトルの最終部分にある期待値デー
タ、回路情報を示したコメント部分である。この期待値
データ、回路情報を示したコメント部分は左からパケッ
ト内のビット番号、デバイスのバウンダリースキャンセ
ル番号、デバイス名とそのデバイスの接続ピンの番号、
デバイスの接続ピン信号名、期待値データである。期待
値データの横方向９ビット分のデータは９パケット分の
データを示している。また、期待値データの中の０,１
のデータはデバイスのバウンダリースキャンセルからの
出力データであり、Ｌ，Ｈのデータはデバイスのバウン
ダリースキャンセルへの入力データである。そして、デ
バイスの接続ピン信号名が同じ名前、例えばＵ１＿Ｕ３
＿１０は３個所が同じであれば、これらのデバイスの接
続ピンはつながっていることになる。そこで、この３個
所の期待値データの９パケット分の各データを入力と出
力で比較してみると、同じ値になっている。
【００１０】しかし、このバウンダリースキャンテスト
ベクトルのコメント部分に表されたデータは検査装置メ
ーカーでは標準になりつつあるＶＣＬ記述書式では意味
のあるデータとして表現出来ないために、テスト実行デ
ータ生成部１３で解釈する事が出来ず、結果として検査
信号処理部１２３はバウンダリースキャンテストベクト
ル生成部１２でもってＢＳＤＬファイル６とＣＡＤデー
タ７からバウンダリースキャンテストベクトルを生成す
ると同時に生成される図８に示す期待値データファイル
をバウンダリースキャンテストベクトル生成部１２から
読み込んでいる。この図８については、冒頭にバウンダ
リースキャン検査対応ＩＣのつながりがＵ１，Ｕ２，Ｕ
３，〜，Ｕ８ へとつながっていることと、Ｕ１，Ｕ
２，〜，Ｕ８ までのトータルのバウンダリースキャン
セルの数が１８８であることが示されている。次に、各
パケットでのバウンダリースキャンセル１から１８８ま
でに対応したビット番号での期待値について、バウンダ
リースキャンセルが出力の時は０または１として、バウ
ンダリースキャンセルが入力の時はＨ，Ｌとして、不定
値の時は＊として表現されている。
ベクトルのコメント部分に表されたデータは検査装置メ
ーカーでは標準になりつつあるＶＣＬ記述書式では意味
のあるデータとして表現出来ないために、テスト実行デ
ータ生成部１３で解釈する事が出来ず、結果として検査
信号処理部１２３はバウンダリースキャンテストベクト
ル生成部１２でもってＢＳＤＬファイル６とＣＡＤデー
タ７からバウンダリースキャンテストベクトルを生成す
ると同時に生成される図８に示す期待値データファイル
をバウンダリースキャンテストベクトル生成部１２から
読み込んでいる。この図８については、冒頭にバウンダ
リースキャン検査対応ＩＣのつながりがＵ１，Ｕ２，Ｕ
３，〜，Ｕ８ へとつながっていることと、Ｕ１，Ｕ
２，〜，Ｕ８ までのトータルのバウンダリースキャン
セルの数が１８８であることが示されている。次に、各
パケットでのバウンダリースキャンセル１から１８８ま
でに対応したビット番号での期待値について、バウンダ
リースキャンセルが出力の時は０または１として、バウ
ンダリースキャンセルが入力の時はＨ，Ｌとして、不定
値の時は＊として表現されている。
【００１１】そこで、被バウンダリースキャン検査回路
５が正常ならばバウンダリースキャン検査結果信号のデ
ータと期待値データが一致するのであるが、被バウンダ
リースキャン検査回路５に異常があればバウンダリース
キャン検査結果信号のデータと期待値データは異なるこ
とになる。そこで、被バウンダリースキャン検査回路５
のＯＫ／ＮＧの結果を検査信号処理部１２３からテスト
コントロール部２１に返される。そこで結果がＯＫであ
れば、テストコントロール部２１はその結果を結果デー
タ登録部２４に登録する指示を与え、結果データ登録部
２４はＯＫの結果をデータ登録ファイル２５に登録す
る。また結果がＮＧの場合には、テストコントロール部
２１が不良解析部１２２に指示を出して、検査信号処理
部１２３に帰ってきたバウンダリースキャン検査結果信
号のデータとテスト実行データに応じた検査信号から予
測される期待値データを検査信号処理部１２３からテス
トコントロール部２１を介して不良解析部１２２が取り
込み、また、不良内容、不良個所を特定するために必要
となる被バウンダリースキャン検査回路５の検査対象回
路部分の回路情報を不良解析部１２２が取り込む事で、
不良解析部１２２が被バウンダリースキャン検査回路５
の不良内容、不良個所の解析を行う。
５が正常ならばバウンダリースキャン検査結果信号のデ
ータと期待値データが一致するのであるが、被バウンダ
リースキャン検査回路５に異常があればバウンダリース
キャン検査結果信号のデータと期待値データは異なるこ
とになる。そこで、被バウンダリースキャン検査回路５
のＯＫ／ＮＧの結果を検査信号処理部１２３からテスト
コントロール部２１に返される。そこで結果がＯＫであ
れば、テストコントロール部２１はその結果を結果デー
タ登録部２４に登録する指示を与え、結果データ登録部
２４はＯＫの結果をデータ登録ファイル２５に登録す
る。また結果がＮＧの場合には、テストコントロール部
２１が不良解析部１２２に指示を出して、検査信号処理
部１２３に帰ってきたバウンダリースキャン検査結果信
号のデータとテスト実行データに応じた検査信号から予
測される期待値データを検査信号処理部１２３からテス
トコントロール部２１を介して不良解析部１２２が取り
込み、また、不良内容、不良個所を特定するために必要
となる被バウンダリースキャン検査回路５の検査対象回
路部分の回路情報を不良解析部１２２が取り込む事で、
不良解析部１２２が被バウンダリースキャン検査回路５
の不良内容、不良個所の解析を行う。
【００１２】ここでも、被バウンダリースキャン検査回
路５の検査対象回路部分の回路情報はＶＣＬ記述書式で
表されたバウンダリースキャンテストベクトルの中には
表現出来ないので、便宜上バウンダリースキャンテスト
ベクトルを人間が見て理解する時の参考として、コメン
ト部分に期待値データと共に被バウンダリースキャン検
査回路５の検査対象回路部分の回路情報であるデバイス
のバウンダリースキャンセル番号、接続ピン番号、接続
ピン信号名が図７の様に表現されてはいるが、テスト実
行データ生成部１３で解釈することが出来ずに活用出来
るデータとはなり得ない為に、不良解析部１２２は、バ
ウンダリースキャンテストベクトル生成部１２の中でバ
ウンダリースキャンテストベクトルを生成するときに作
られた被バウンダリースキャン検査回路５の検査対象回
路部分の回路情報をバウンダリースキャンテストベクト
ル生成部１２から図９に示す様なボードファイルとして
取り込んでいる。
路５の検査対象回路部分の回路情報はＶＣＬ記述書式で
表されたバウンダリースキャンテストベクトルの中には
表現出来ないので、便宜上バウンダリースキャンテスト
ベクトルを人間が見て理解する時の参考として、コメン
ト部分に期待値データと共に被バウンダリースキャン検
査回路５の検査対象回路部分の回路情報であるデバイス
のバウンダリースキャンセル番号、接続ピン番号、接続
ピン信号名が図７の様に表現されてはいるが、テスト実
行データ生成部１３で解釈することが出来ずに活用出来
るデータとはなり得ない為に、不良解析部１２２は、バ
ウンダリースキャンテストベクトル生成部１２の中でバ
ウンダリースキャンテストベクトルを生成するときに作
られた被バウンダリースキャン検査回路５の検査対象回
路部分の回路情報をバウンダリースキャンテストベクト
ル生成部１２から図９に示す様なボードファイルとして
取り込んでいる。
【００１３】この図９については、各信号名Ｕ１＿Ｕ３
＿１０，Ｕ１＿Ｕ３＿９等について、その信号名の配線
につながる全てのデバイスの接続ピン名が表示されてい
る。このボードファイルの内容はついては、図７に示さ
れるバウンダリースキャンテストベクトルのコメント部
分に表された回路情報ではその信号名でつながるバウン
ダリースキャン検査対応ＩＣのデバイスの接続ピンしか
表現されていないが、図９のボードファイルではその信
号名につながる全てのデバイスの接続ピンが表現されて
いるため、バウンダリースキャンテストベクトルのコメ
ント部分に表されたデータよりも詳しい回路情報であ
る。
＿１０，Ｕ１＿Ｕ３＿９等について、その信号名の配線
につながる全てのデバイスの接続ピン名が表示されてい
る。このボードファイルの内容はついては、図７に示さ
れるバウンダリースキャンテストベクトルのコメント部
分に表された回路情報ではその信号名でつながるバウン
ダリースキャン検査対応ＩＣのデバイスの接続ピンしか
表現されていないが、図９のボードファイルではその信
号名につながる全てのデバイスの接続ピンが表現されて
いるため、バウンダリースキャンテストベクトルのコメ
ント部分に表されたデータよりも詳しい回路情報であ
る。
【００１４】そこで、不良解析について具体的に、図５
のバウンダリースキャン検査対応ＩＣ５１、５２の配線
Ａ１−Ｂ１間とＡ２−Ｂ２間がショートしていた場合に
は、その不良要因としてバウンダリースキャン対応ＩＣ
５１、５２のＡ１，Ａ２，Ｂ１，Ｂ２、コネクタ５６の
１番端子，２番端子の間でショートが発生しているとし
て不良解析する。
のバウンダリースキャン検査対応ＩＣ５１、５２の配線
Ａ１−Ｂ１間とＡ２−Ｂ２間がショートしていた場合に
は、その不良要因としてバウンダリースキャン対応ＩＣ
５１、５２のＡ１，Ａ２，Ｂ１，Ｂ２、コネクタ５６の
１番端子，２番端子の間でショートが発生しているとし
て不良解析する。
【００１５】このようにして解析された不良内容、不良
個所の結果を不良解析部１２２がテストコントロール部
２１に返し、テストコントロール部２１は不良内容、不
良個所の結果を結果データ登録部２４に登録する指示を
出し、結果データ登録部２４は不良内容、不良個所の結
果をデータ登録ファイル２５に登録する。
個所の結果を不良解析部１２２がテストコントロール部
２１に返し、テストコントロール部２１は不良内容、不
良個所の結果を結果データ登録部２４に登録する指示を
出し、結果データ登録部２４は不良内容、不良個所の結
果をデータ登録ファイル２５に登録する。
【００１６】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、バウンダリースキャンテストベクトルを
生成するバウンダリースキャンテストベクトル生成部１
２がバウンダリースキャン検査装置１１の中で価格的に
高価な構成要素となっている。そして、このバウンダリ
ースキャンテストベクトル生成部１２にテスト実行部２
とテスト実行データ生成部１３および検査条件設定部４
が価格的に付随する構成となっている。そこで、結果と
してバウンダリースキャン検査装置１１が高価な装置と
なってしまっている。一方、実際にバウンダリースキャ
ン検査を行っているバウンダリースキャン基板製造現場
では何台ものバウンダリースキャン検査装置１１が動作
しているが、実際に動作している部分はテスト実行部２
がほとんどであり、たまにその検査条件を変更する為に
テスト実行データ生成部１３および検査条件設定部４が
動作するだけであって、バウンダリースキャンテストベ
クトル生成部１２は検査信号処理部１２３及び不良解析
部１２２からの要求に答えて期待値データや被バウンダ
リースキャン検査回路５の検査対象回路部分の回路情報
を供給しているだけである。そして、バウンダリースキ
ャンテストベクトル生成部１２が本来持つバウンダリー
スキャンテストベクトル生成機能は被バウンダリースキ
ャン検査回路５の回路構成が変わらない限り発揮される
ことはない。
来の構成では、バウンダリースキャンテストベクトルを
生成するバウンダリースキャンテストベクトル生成部１
２がバウンダリースキャン検査装置１１の中で価格的に
高価な構成要素となっている。そして、このバウンダリ
ースキャンテストベクトル生成部１２にテスト実行部２
とテスト実行データ生成部１３および検査条件設定部４
が価格的に付随する構成となっている。そこで、結果と
してバウンダリースキャン検査装置１１が高価な装置と
なってしまっている。一方、実際にバウンダリースキャ
ン検査を行っているバウンダリースキャン基板製造現場
では何台ものバウンダリースキャン検査装置１１が動作
しているが、実際に動作している部分はテスト実行部２
がほとんどであり、たまにその検査条件を変更する為に
テスト実行データ生成部１３および検査条件設定部４が
動作するだけであって、バウンダリースキャンテストベ
クトル生成部１２は検査信号処理部１２３及び不良解析
部１２２からの要求に答えて期待値データや被バウンダ
リースキャン検査回路５の検査対象回路部分の回路情報
を供給しているだけである。そして、バウンダリースキ
ャンテストベクトル生成部１２が本来持つバウンダリー
スキャンテストベクトル生成機能は被バウンダリースキ
ャン検査回路５の回路構成が変わらない限り発揮される
ことはない。
【００１７】その為に、実際のバウンダリースキャン検
査を実行しているバウンダリースキャン基板製造現場に
おいて、ほとんど機能を発揮する事のないバウンダリー
スキャンテストベクトル生成部１２をも持つ高価なバウ
ンダリースキャン検査装置１１を使用している事が製造
コストを大きくする要因となっており、また、バウンダ
リースキャン検査装置１１が高価であるが故になかなか
バウンダリースキャン検査が普及していかないという問
題点を有していた。
査を実行しているバウンダリースキャン基板製造現場に
おいて、ほとんど機能を発揮する事のないバウンダリー
スキャンテストベクトル生成部１２をも持つ高価なバウ
ンダリースキャン検査装置１１を使用している事が製造
コストを大きくする要因となっており、また、バウンダ
リースキャン検査装置１１が高価であるが故になかなか
バウンダリースキャン検査が普及していかないという問
題点を有していた。
【００１８】本発明は、上記従来の問題点を解決するも
のであって、バウンダリースキャンテストベクトルの生
成機能を持つことなく、安価な構成でバウンダリースキ
ャン検査を行うことができ、検査結果を解析するのに必
要な回路情報および期待値データを生成することができ
るバウンダリースキャン検査装置を提供することを目的
とする。
のであって、バウンダリースキャンテストベクトルの生
成機能を持つことなく、安価な構成でバウンダリースキ
ャン検査を行うことができ、検査結果を解析するのに必
要な回路情報および期待値データを生成することができ
るバウンダリースキャン検査装置を提供することを目的
とする。
【００１９】
【課題を解決するための手段】この目的を達成するため
に本発明に係る第１のバウンダリースキャン検査装置
は、被バウンダリースキャン検査回路に応じたバウンダ
リースキャンテストベクトルであって外部に別途設けら
れたバウンダリースキャンテストベクトル発生装置（す
なわち当該バウンダリースキャン検査装置から分離され
たバウンダリースキャンテストベクトル発生装置）で生
成されたバウンダリースキャンテストベクトルを用い
て、該バウンダリースキャンテストベクトルを基に検査
条件に応じた実行データを生成するテスト実行データ生
成手段と、バウンダリースキャン検査時の上記検査条件
を設定する検査条件設定手段と、上記実行データに基づ
いてバウンダリースキャン検査を実行するテスト実行手
段と、検査結果解析時に必要となる上記被バウンダリー
スキャン検査回路の回路情報および期待値データを、上
記バウンダリースキャンテストベクトルに付加されてお
りながら上記実行データの生成には使用されることのな
い上記バウンダリースキャンテストベクトルのコメント
部分から生成する解析データ生成手段と、を備え、上記
被バウンダリースキャン検査回路に応じたバウンダリー
スキャンテストベクトルの生成機能を持つことなく検査
結果の解析を可能にしたことを特徴としている。
に本発明に係る第１のバウンダリースキャン検査装置
は、被バウンダリースキャン検査回路に応じたバウンダ
リースキャンテストベクトルであって外部に別途設けら
れたバウンダリースキャンテストベクトル発生装置（す
なわち当該バウンダリースキャン検査装置から分離され
たバウンダリースキャンテストベクトル発生装置）で生
成されたバウンダリースキャンテストベクトルを用い
て、該バウンダリースキャンテストベクトルを基に検査
条件に応じた実行データを生成するテスト実行データ生
成手段と、バウンダリースキャン検査時の上記検査条件
を設定する検査条件設定手段と、上記実行データに基づ
いてバウンダリースキャン検査を実行するテスト実行手
段と、検査結果解析時に必要となる上記被バウンダリー
スキャン検査回路の回路情報および期待値データを、上
記バウンダリースキャンテストベクトルに付加されてお
りながら上記実行データの生成には使用されることのな
い上記バウンダリースキャンテストベクトルのコメント
部分から生成する解析データ生成手段と、を備え、上記
被バウンダリースキャン検査回路に応じたバウンダリー
スキャンテストベクトルの生成機能を持つことなく検査
結果の解析を可能にしたことを特徴としている。
【００２０】本発明に係る第２のバウンダリースキャン
検査装置では、上記第１のバウンダリースキャン検査装
置において、上記テスト実行手段は、バウンダリースキ
ャン検査信号であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳと
は別のデジタル入出力信号の制御を上記バウンダリース
キャン検査信号の一連の流れであるバウンダリースキャ
ン検査信号シフト，バウンダリースキャン検査信号ラッ
チ出力，バウンダリースキャン検査結果信号取込み，バ
ウンダリースキャン検査結果信号シフトの間で行うので
はなくて、上記デジタル入出力信号の制御を行った後で
上記バウンダリースキャン検査信号の上記一連の流れを
行う様にしたことを特徴としている。
検査装置では、上記第１のバウンダリースキャン検査装
置において、上記テスト実行手段は、バウンダリースキ
ャン検査信号であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳと
は別のデジタル入出力信号の制御を上記バウンダリース
キャン検査信号の一連の流れであるバウンダリースキャ
ン検査信号シフト，バウンダリースキャン検査信号ラッ
チ出力，バウンダリースキャン検査結果信号取込み，バ
ウンダリースキャン検査結果信号シフトの間で行うので
はなくて、上記デジタル入出力信号の制御を行った後で
上記バウンダリースキャン検査信号の上記一連の流れを
行う様にしたことを特徴としている。
【００２１】本発明に係る第３のバウンダリースキャン
検査装置では、上記第１のバウンダリースキャン検査装
置において、上記被バウンダリースキャン検査回路は、
バウンダリースキャン検査信号の入力および出力を行う
ためのバウンダリースキャン検査信号端子を有し、上記
テスト実行手段は、上記被バウンダリースキャン検査回
路に対する入力および出力の信号であるＴＤＩ，ＴＤ
Ｏ，ＴＣＫ，ＴＭＳを含むバウンダリースキャン検査信
号を制御し、上記バウンダリースキャン検査信号の入力
および出力を行うためのバウンダリスキャン検査信号端
子を有する検査装置用バウンダリースキャン回路を含む
インターフェースボックスを更に備え、上記検査装置用
バウンダリースキャン回路のバウンダリスキャン検査信
号端子が上記被バウンダリースキャン検査回路のバウン
ダリースキャン検査信号端子に接続されると、上記被バ
ウンダリースキャン検査回路と上記検査装置用バウンダ
リースキャン回路とが単一のバウンダリースキャン回路
を形成することを特徴としている。
検査装置では、上記第１のバウンダリースキャン検査装
置において、上記被バウンダリースキャン検査回路は、
バウンダリースキャン検査信号の入力および出力を行う
ためのバウンダリースキャン検査信号端子を有し、上記
テスト実行手段は、上記被バウンダリースキャン検査回
路に対する入力および出力の信号であるＴＤＩ，ＴＤ
Ｏ，ＴＣＫ，ＴＭＳを含むバウンダリースキャン検査信
号を制御し、上記バウンダリースキャン検査信号の入力
および出力を行うためのバウンダリスキャン検査信号端
子を有する検査装置用バウンダリースキャン回路を含む
インターフェースボックスを更に備え、上記検査装置用
バウンダリースキャン回路のバウンダリスキャン検査信
号端子が上記被バウンダリースキャン検査回路のバウン
ダリースキャン検査信号端子に接続されると、上記被バ
ウンダリースキャン検査回路と上記検査装置用バウンダ
リースキャン回路とが単一のバウンダリースキャン回路
を形成することを特徴としている。
【００２２】本発明に係る第４のバウンダリースキャン
検査装置は、被バウンダリースキャン検査回路にバウン
ダリースキャン検査信号を入力し該被バウンダリースキ
ャン検査回路から出力されるバウンダリースキャン検査
信号を受け取ることでバウンダリースキャン検査を行う
バウンダリースキャン検査装置において、上記バウンダ
リースキャン検査信号の入力および出力を行うためのバ
ウンダリスキャン検査信号端子を有する検査装置用バウ
ンダリースキャン回路を含むインターフェースボックス
を備え、上記被バウンダリースキャン検査回路は上記バ
ウンダリースキャン検査信号の入力および出力を行うた
めのバウンダリースキャン検査信号端子を有し、上記検
査装置用バウンダリースキャン回路のバウンダリースキ
ャン検査信号端子が上記被バウンダリースキャン検査回
路のバウンダリースキャン検査信号端子に接続される
と、上記被バウンダリースキャン検査回路と上記検査装
置用バウンダリースキャン回路とが単一のバウンダリー
スキャン回路を形成することを特徴としている。
検査装置は、被バウンダリースキャン検査回路にバウン
ダリースキャン検査信号を入力し該被バウンダリースキ
ャン検査回路から出力されるバウンダリースキャン検査
信号を受け取ることでバウンダリースキャン検査を行う
バウンダリースキャン検査装置において、上記バウンダ
リースキャン検査信号の入力および出力を行うためのバ
ウンダリスキャン検査信号端子を有する検査装置用バウ
ンダリースキャン回路を含むインターフェースボックス
を備え、上記被バウンダリースキャン検査回路は上記バ
ウンダリースキャン検査信号の入力および出力を行うた
めのバウンダリースキャン検査信号端子を有し、上記検
査装置用バウンダリースキャン回路のバウンダリースキ
ャン検査信号端子が上記被バウンダリースキャン検査回
路のバウンダリースキャン検査信号端子に接続される
と、上記被バウンダリースキャン検査回路と上記検査装
置用バウンダリースキャン回路とが単一のバウンダリー
スキャン回路を形成することを特徴としている。
【００２３】
＜実施形態１＞以下に本発明の一実施形態（以下「実施
形態１」という）であるバウンダリースキャン検査装置
について、図面を参照しながら説明する。
形態１」という）であるバウンダリースキャン検査装置
について、図面を参照しながら説明する。
【００２４】図１は、本実施形態のバウンダリースキャ
ン検査装置のブロック図を示すものである。図１におい
て、１はバウンダリースキャン検査装置である。８はバ
ウンダリースキャン検査対応ＩＣのＢＳＤＬファイル６
と回路図情報を示すＣＡＤデータ７からバウンダリース
キャンテストベクトルを生成するバウンダリースキャン
テストベクトル生成装置である。９はバウンダリースキ
ャンテストベクトル生成装置８で生成されたテストベク
トルファイル（以下「ＴＶファイル」という）である。
３はバウンダリースキャンテストベクトル生成装置８か
ら出力されたＴＶファイル９と、検査時の条件を設定す
る検査条件設定部４からのデータとからテスト実行デー
タを生成するテスト実行データ生成部である。６１はテ
スト実行データ生成部３に入力されたＴＶファイル９の
内容を受け取り、そのコメント部分からバウンダリース
キャンテストを実行したときに不良内容、不良個所を特
定するのに必要となる解析用データを生成する解析デー
タ生成部である。２はバウンダリースキャン検査装置１
の中にあるテスト実行部である。このテスト実行部２に
おいて、２１はテスト実行データ生成部３からのテスト
実行データを基にバウンダリースキャン検査の実行全体
をコントロールするテストコントロール部、２２はバウ
ンダリースキャン検査を実行したときの不良原因、不良
個所を解析する不良解析部、２３はテストコントロール
部２１からの制御により実際にバウンダリースキャン検
査信号の入出力を行う検査信号処理部、２４はバウンダ
リースキャン検査の結果データの登録管理を行う結果デ
ータ登録部、２５は結果データ登録部２４で登録される
データ登録ファイルである。
ン検査装置のブロック図を示すものである。図１におい
て、１はバウンダリースキャン検査装置である。８はバ
ウンダリースキャン検査対応ＩＣのＢＳＤＬファイル６
と回路図情報を示すＣＡＤデータ７からバウンダリース
キャンテストベクトルを生成するバウンダリースキャン
テストベクトル生成装置である。９はバウンダリースキ
ャンテストベクトル生成装置８で生成されたテストベク
トルファイル（以下「ＴＶファイル」という）である。
３はバウンダリースキャンテストベクトル生成装置８か
ら出力されたＴＶファイル９と、検査時の条件を設定す
る検査条件設定部４からのデータとからテスト実行デー
タを生成するテスト実行データ生成部である。６１はテ
スト実行データ生成部３に入力されたＴＶファイル９の
内容を受け取り、そのコメント部分からバウンダリース
キャンテストを実行したときに不良内容、不良個所を特
定するのに必要となる解析用データを生成する解析デー
タ生成部である。２はバウンダリースキャン検査装置１
の中にあるテスト実行部である。このテスト実行部２に
おいて、２１はテスト実行データ生成部３からのテスト
実行データを基にバウンダリースキャン検査の実行全体
をコントロールするテストコントロール部、２２はバウ
ンダリースキャン検査を実行したときの不良原因、不良
個所を解析する不良解析部、２３はテストコントロール
部２１からの制御により実際にバウンダリースキャン検
査信号の入出力を行う検査信号処理部、２４はバウンダ
リースキャン検査の結果データの登録管理を行う結果デ
ータ登録部、２５は結果データ登録部２４で登録される
データ登録ファイルである。
【００２５】また、５はバウンダリースキャン検査対象
回路である被バウンダリースキャン検査回路であり、５
１、５２、５３は被バウンダリースキャン検査回路５の
中にあるバウンダリースキャン検査対応ＩＣである。そ
して、バウンダリースキャン検査対応ＩＣ５１、５２、
５３のバウンダリースキャン検査信号の端子であるＴＤ
Ｉ，ＴＤＯ，ＴＣＫ，ＴＭＳについては、検査信号処理
部２３のバウンダリースキャン検査信号を入出力する端
子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとの間におい
て、ＴＣＫ，ＴＭＳはすべてが各々接続されるが、ＴＤ
Ｉ，ＴＤＯは検査信号処理部２３のＴＤＯからバウンダ
リースキャン検査対応ＩＣ５１のＴＤＩへ、バウンダリ
ースキャン検査対応ＩＣ５１のＴＤＯからバウンダリー
スキャン検査対応ＩＣ５２のＴＤＩへ、バウンダリース
キャン検査対応ＩＣ５２のＴＤＯからバウンダリースキ
ャン検査対応ＩＣ５３のＴＤＩへ、バウンダリースキャ
ン検査対応ＩＣ５３のＴＤＯから検査信号処理部２３の
ＴＤＩに接続されている。さらに、バウンダリースキャ
ン検査対応ＩＣ５１のバウンダリースキャン検査対応出
力端子であるＡ１，Ａ２はバウンダリースキャン検査対
応ＩＣ５２のバウンダリースキャン検査対応入力端子Ｂ
１，Ｂ２と接続されており、そして、このＩＣ５１のＡ
１，ＩＣ５２のＢ１はコネクタ５６の１番端子にも、Ｉ
Ｃ５１のＡ２，ＩＣ５２のＢ２はコネクタ５６の２番端
子にもそれぞれ接続されている。また、バウンダリース
キャン検査対応ＩＣ５２のバウンダリースキャン検査対
応出力端子Ｃ１，Ｃ２はバウンダリースキャン検査対応
ＩＣ５３のバウンダリースキャン検査対応入力端子Ｄ
１，Ｄ２と接続されている。
回路である被バウンダリースキャン検査回路であり、５
１、５２、５３は被バウンダリースキャン検査回路５の
中にあるバウンダリースキャン検査対応ＩＣである。そ
して、バウンダリースキャン検査対応ＩＣ５１、５２、
５３のバウンダリースキャン検査信号の端子であるＴＤ
Ｉ，ＴＤＯ，ＴＣＫ，ＴＭＳについては、検査信号処理
部２３のバウンダリースキャン検査信号を入出力する端
子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとの間におい
て、ＴＣＫ，ＴＭＳはすべてが各々接続されるが、ＴＤ
Ｉ，ＴＤＯは検査信号処理部２３のＴＤＯからバウンダ
リースキャン検査対応ＩＣ５１のＴＤＩへ、バウンダリ
ースキャン検査対応ＩＣ５１のＴＤＯからバウンダリー
スキャン検査対応ＩＣ５２のＴＤＩへ、バウンダリース
キャン検査対応ＩＣ５２のＴＤＯからバウンダリースキ
ャン検査対応ＩＣ５３のＴＤＩへ、バウンダリースキャ
ン検査対応ＩＣ５３のＴＤＯから検査信号処理部２３の
ＴＤＩに接続されている。さらに、バウンダリースキャ
ン検査対応ＩＣ５１のバウンダリースキャン検査対応出
力端子であるＡ１，Ａ２はバウンダリースキャン検査対
応ＩＣ５２のバウンダリースキャン検査対応入力端子Ｂ
１，Ｂ２と接続されており、そして、このＩＣ５１のＡ
１，ＩＣ５２のＢ１はコネクタ５６の１番端子にも、Ｉ
Ｃ５１のＡ２，ＩＣ５２のＢ２はコネクタ５６の２番端
子にもそれぞれ接続されている。また、バウンダリース
キャン検査対応ＩＣ５２のバウンダリースキャン検査対
応出力端子Ｃ１，Ｃ２はバウンダリースキャン検査対応
ＩＣ５３のバウンダリースキャン検査対応入力端子Ｄ
１，Ｄ２と接続されている。
【００２６】さらに、テスト実行部２の中の３１はバウ
ンダリースキャン検査信号ＴＤＩ，ＴＤＯ，ＴＣＫ，Ｔ
ＭＳ以外に被バウンダリースキャン検査回路５を検査す
る為のデジタル信号を入出力するデジタル入出力部であ
り、被バウンダリースキャン検査回路５の中の５４はイ
ンバーターＩＣ、５５はバッファーＩＣであり、バッフ
ァーＩＣ５５の出力はインバーターＩＣ５４の入力に接
続されており、インバーターＩＣ５４の出力はバウンダ
リースキャン検査対応ＩＣ５３のバウンダリースキャン
検査対応入力端子Ｇに接続されている。さらにバッファ
ーＩＣ５５の出力とインバーターＩＣ５４の入力の両方
がデジタル入出力部３１の出力端子に接続されている。
ンダリースキャン検査信号ＴＤＩ，ＴＤＯ，ＴＣＫ，Ｔ
ＭＳ以外に被バウンダリースキャン検査回路５を検査す
る為のデジタル信号を入出力するデジタル入出力部であ
り、被バウンダリースキャン検査回路５の中の５４はイ
ンバーターＩＣ、５５はバッファーＩＣであり、バッフ
ァーＩＣ５５の出力はインバーターＩＣ５４の入力に接
続されており、インバーターＩＣ５４の出力はバウンダ
リースキャン検査対応ＩＣ５３のバウンダリースキャン
検査対応入力端子Ｇに接続されている。さらにバッファ
ーＩＣ５５の出力とインバーターＩＣ５４の入力の両方
がデジタル入出力部３１の出力端子に接続されている。
【００２７】以上のように構成されたバウンダリースキ
ャン検査装置について、その動作を設明する。まず、バ
ウンダリースキャン検査をするために被バウンダリース
キャン検査回路５に応じたバウンダリースキャンテスト
ベクトルを生成する上で必要となる、被バウンダリース
キャン検査回路５のバウンダリースキャン検査対応ＩＣ
５１、５２、５３のＢＳＤＬファイルが入ったＢＳＤＬ
ファイル６と被バウンダリースキャン検査回路５の回路
図情報であるＣＡＤデータ７をバウンダリースキャン検
査装置１の外にあるバウンダリースキャンテストベクト
ル生成装置８に供給する。そこで、バウンダリースキャ
ンテストベクトル生成装置８でＣＡＤデータ７からバウ
ンダリースキャン検査対象の回路を抜き出し、バウンダ
リースキャン検査対応ＩＣ５１、５２、５３のバウンダ
リースキャンセル構造やバウンダリースキャンの各モー
ドへ移行する為の命令語などが記述されているＢＳＤＬ
ファイル６と照らし合わせて、被バウンダリースキャン
検査回路５に応じたバウンダリースキャンテストベクト
ルをＶＣＬ記述書式で生成し、これをＴＶファイル９と
して出力する。
ャン検査装置について、その動作を設明する。まず、バ
ウンダリースキャン検査をするために被バウンダリース
キャン検査回路５に応じたバウンダリースキャンテスト
ベクトルを生成する上で必要となる、被バウンダリース
キャン検査回路５のバウンダリースキャン検査対応ＩＣ
５１、５２、５３のＢＳＤＬファイルが入ったＢＳＤＬ
ファイル６と被バウンダリースキャン検査回路５の回路
図情報であるＣＡＤデータ７をバウンダリースキャン検
査装置１の外にあるバウンダリースキャンテストベクト
ル生成装置８に供給する。そこで、バウンダリースキャ
ンテストベクトル生成装置８でＣＡＤデータ７からバウ
ンダリースキャン検査対象の回路を抜き出し、バウンダ
リースキャン検査対応ＩＣ５１、５２、５３のバウンダ
リースキャンセル構造やバウンダリースキャンの各モー
ドへ移行する為の命令語などが記述されているＢＳＤＬ
ファイル６と照らし合わせて、被バウンダリースキャン
検査回路５に応じたバウンダリースキャンテストベクト
ルをＶＣＬ記述書式で生成し、これをＴＶファイル９と
して出力する。
【００２８】このＴＶファイル９をバウンダリースキャ
ン検査装置１のテスト実行データ生成部３に供給する
と、テスト実行データ生成部３ではＴＶファイル９のデ
ータを基に、バウンダリースキャン検査装置１のオペレ
ータが、被バウンダリースキャン検査回路５への電源印
加のタイミングや被バウンダリースキャン検査回路５を
検査する時の被バウンダリースキャン検査回路５の回路
設定条件などを、バウンダリースキャン検査時の検査条
件を生成する検査条件設定部４へ入力すると、この検査
条件に応じてテスト実行データ生成部３がＴＶファイル
９を修正して、テスト実行データを生成する。
ン検査装置１のテスト実行データ生成部３に供給する
と、テスト実行データ生成部３ではＴＶファイル９のデ
ータを基に、バウンダリースキャン検査装置１のオペレ
ータが、被バウンダリースキャン検査回路５への電源印
加のタイミングや被バウンダリースキャン検査回路５を
検査する時の被バウンダリースキャン検査回路５の回路
設定条件などを、バウンダリースキャン検査時の検査条
件を生成する検査条件設定部４へ入力すると、この検査
条件に応じてテスト実行データ生成部３がＴＶファイル
９を修正して、テスト実行データを生成する。
【００２９】一方、解析データ生成部６１が、テスト実
行データ生成部３からテスト実行データ生成部３に入力
されたＴＶファイル９の内容を受け取る。このＴＶファ
イル９は、図７に示す様に、ＶＣＬ記述書式で表されて
いて、そのＴＶファイル９の最終に配置されたコメント
部分に、便宜上、ＴＶファイル９の内容を人間が見て理
解する時の参考として、期待値データと、被バウンダリ
ースキャン検査回路５の中の検査対象回路部分の回路情
報が表されている。解析データ生成部６１は、この期待
値データと、この回路情報であるデバイスのバウンダリ
ースキャンセル番号、接続ピン番号、接続ピン信号名を
コメントとして扱うのではなく、バウンダリースキャン
検査したときの不良内容、不良個所を特定するためのデ
ータとして活用出来る様にする。すなわち、解析データ
生成部６１は、図７の中で同一の接続ピン信号名は接続
されているという条件で、図２の様に各々の接続ピン信
号名ごとにデータを並べ替えた接続対応テーブルを被バ
ウンダリースキャン検査回路５のバウンダリースキャン
検査対応回路部分の回路情報として作成し、保存してお
く。ただし、この図２に示される回路情報では各接続ピ
ン信号名につながるデバイスの接続ピンはバウンダリー
スキャン検査対応ＩＣの接続ピン信号名しか表現されて
いない為に、従来例での図９に示されるボードファイル
での回路情報ほど詳しくはない。
行データ生成部３からテスト実行データ生成部３に入力
されたＴＶファイル９の内容を受け取る。このＴＶファ
イル９は、図７に示す様に、ＶＣＬ記述書式で表されて
いて、そのＴＶファイル９の最終に配置されたコメント
部分に、便宜上、ＴＶファイル９の内容を人間が見て理
解する時の参考として、期待値データと、被バウンダリ
ースキャン検査回路５の中の検査対象回路部分の回路情
報が表されている。解析データ生成部６１は、この期待
値データと、この回路情報であるデバイスのバウンダリ
ースキャンセル番号、接続ピン番号、接続ピン信号名を
コメントとして扱うのではなく、バウンダリースキャン
検査したときの不良内容、不良個所を特定するためのデ
ータとして活用出来る様にする。すなわち、解析データ
生成部６１は、図７の中で同一の接続ピン信号名は接続
されているという条件で、図２の様に各々の接続ピン信
号名ごとにデータを並べ替えた接続対応テーブルを被バ
ウンダリースキャン検査回路５のバウンダリースキャン
検査対応回路部分の回路情報として作成し、保存してお
く。ただし、この図２に示される回路情報では各接続ピ
ン信号名につながるデバイスの接続ピンはバウンダリー
スキャン検査対応ＩＣの接続ピン信号名しか表現されて
いない為に、従来例での図９に示されるボードファイル
での回路情報ほど詳しくはない。
【００３０】また、解析データ生成部６１は、図７の中
で各パケット内のビット番号に対応してパケットごとの
データとしてコメント部分に表現されている期待値デー
タを、図３の様に各パケットごとに一つのデータとして
パケットの中でのバウンダリースキャンセルの順番に相
当するビット番号順にデータを並べ替え、連続すべきパ
ケット内のビット番号に欠落があるところの期待値デー
タは不定値として、バウンダリースキャンテスト実施時
にバウンダリースキャン検査結果信号シフトで得られる
データと同じ様に図３に示すごとくデータ配列を置き換
えて、期待値データとして作成し、保存しておく。
で各パケット内のビット番号に対応してパケットごとの
データとしてコメント部分に表現されている期待値デー
タを、図３の様に各パケットごとに一つのデータとして
パケットの中でのバウンダリースキャンセルの順番に相
当するビット番号順にデータを並べ替え、連続すべきパ
ケット内のビット番号に欠落があるところの期待値デー
タは不定値として、バウンダリースキャンテスト実施時
にバウンダリースキャン検査結果信号シフトで得られる
データと同じ様に図３に示すごとくデータ配列を置き換
えて、期待値データとして作成し、保存しておく。
【００３１】ここで、この図２および図３の見方につい
て少し説明を加える。まず図２は、図７で接続ピン信号
名が同じものを集めて同じ信号名ＩＤとし、それぞれの
デバイス接続ピン、デバイスＢＳセル、パケット内ビッ
ト番号を整理し直した接続対応テーブルである。また、
図３ついては、図７において期待値データは一番左の列
からパケット１、パケット２、パケット３という様にデ
ータが並んでおり、パケット内ビット番号に応じた期待
値データの一番左の列のデータがパケット１に対応する
期待値データに相当する為、各パケットごとに一つのデ
ータとしてまとめ直すと、図３の様になる。だから、図
７のパケット内ビット番号８に対応する期待値データの
一番左のデータはＨであるが、このデータが図３のパケ
ット１での期待値データの左から８ビット目と同じにな
る。そして、この図３の内容は、図８の期待値データフ
ァイルに示されている期待値データの内容と同じであ
る。
て少し説明を加える。まず図２は、図７で接続ピン信号
名が同じものを集めて同じ信号名ＩＤとし、それぞれの
デバイス接続ピン、デバイスＢＳセル、パケット内ビッ
ト番号を整理し直した接続対応テーブルである。また、
図３ついては、図７において期待値データは一番左の列
からパケット１、パケット２、パケット３という様にデ
ータが並んでおり、パケット内ビット番号に応じた期待
値データの一番左の列のデータがパケット１に対応する
期待値データに相当する為、各パケットごとに一つのデ
ータとしてまとめ直すと、図３の様になる。だから、図
７のパケット内ビット番号８に対応する期待値データの
一番左のデータはＨであるが、このデータが図３のパケ
ット１での期待値データの左から８ビット目と同じにな
る。そして、この図３の内容は、図８の期待値データフ
ァイルに示されている期待値データの内容と同じであ
る。
【００３２】以上の様にして、ＶＣＬ記述書式で表され
たバウンダリースキャンテストベクトルの中では意味の
あるデータとして表現出来ないが便宜上バウンダリース
キャンテストベクトルを人間が見て理解する時の参考と
して、ＴＶファイル９の中にあるバウンダリースキャン
テストベクトルの最終のコメント部分に表現されてい
る、被バウンダリースキャン検査回路５の中の検査対象
回路部分の回路情報であるデバイスのバウンダリースキ
ャンセル番号、接続ピン番号、接続ピン信号名、および
期待値データを用いて、解析データ生成部６１がバウン
ダリースキャン検査での結果判定や不良解析に活用出来
る意味のあるデータとして、回路情報、期待値データを
生成し直している。
たバウンダリースキャンテストベクトルの中では意味の
あるデータとして表現出来ないが便宜上バウンダリース
キャンテストベクトルを人間が見て理解する時の参考と
して、ＴＶファイル９の中にあるバウンダリースキャン
テストベクトルの最終のコメント部分に表現されてい
る、被バウンダリースキャン検査回路５の中の検査対象
回路部分の回路情報であるデバイスのバウンダリースキ
ャンセル番号、接続ピン番号、接続ピン信号名、および
期待値データを用いて、解析データ生成部６１がバウン
ダリースキャン検査での結果判定や不良解析に活用出来
る意味のあるデータとして、回路情報、期待値データを
生成し直している。
【００３３】そこで、先ほど図１のバウンダリースキャ
ンテストベクトル生成部３で生成されたテスト実行デー
タに基づきテスト実行部２でバウンダリースキャンテス
トが実行される。
ンテストベクトル生成部３で生成されたテスト実行デー
タに基づきテスト実行部２でバウンダリースキャンテス
トが実行される。
【００３４】実際にはテスト実行データを基に、バウン
ダリースキャン検査の実行全体をコントロールするテス
トコントロール部２１がテスト実行データに応じたバウ
ンダリースキャン検査信号を出す様に検査信号処理部２
３に命令を与えると、検査信号処理部２３はその命令に
応じてテスト実行データを基にバウンダリースキャン検
査信号であるＴＣＫ，ＴＭＳ信号を被バウンダリースキ
ャン検査回路５のバウンダリースキャン検査対応ＩＣ５
１，５２，５３の全てに出力するとともに、ＴＤＯ信号
を被バウンダリースキャン検査回路５のバウンダリース
キャン検査対応ＩＣ５１のＴＤＩを通してバウンダリー
スキャン検査対応ＩＣ５１，５２，５３の中をシフトし
た後、バウンダリースキャン検査信号がバウンダリース
キャン検査対応出力端子Ａ１，Ａ２，Ｃ１，Ｃ２にラッ
チ出力され、その後にバウンダリースキャン検査結果信
号がバウンダリースキャン検査対応入力端子Ｂ１，Ｂ
２，Ｄ１，Ｄ２に取り込まれた後で、バウンダリースキ
ャン検査対応入力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ
２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号はバウンダリース
キャン検査対応ＩＣ５１，５２，５３の中をシフトされ
てバウンダリースキャン検査対応ＩＣ５３のＴＤＯを通
して検査信号処理部２３のＴＤＩに入力される。この一
連の流れが一つの検査パターンを検査する時の流れであ
り、これを示したのが図６である。この図６において、
４１はバウンダリースキャン検査信号シフト、４２はバ
ウンダリースキャン検査信号ラッチ出力、４３はバウン
ダリースキャン検査結果信号取込み、４４はバウンダリ
ースキャン検査結果信号シフトである。
ダリースキャン検査の実行全体をコントロールするテス
トコントロール部２１がテスト実行データに応じたバウ
ンダリースキャン検査信号を出す様に検査信号処理部２
３に命令を与えると、検査信号処理部２３はその命令に
応じてテスト実行データを基にバウンダリースキャン検
査信号であるＴＣＫ，ＴＭＳ信号を被バウンダリースキ
ャン検査回路５のバウンダリースキャン検査対応ＩＣ５
１，５２，５３の全てに出力するとともに、ＴＤＯ信号
を被バウンダリースキャン検査回路５のバウンダリース
キャン検査対応ＩＣ５１のＴＤＩを通してバウンダリー
スキャン検査対応ＩＣ５１，５２，５３の中をシフトし
た後、バウンダリースキャン検査信号がバウンダリース
キャン検査対応出力端子Ａ１，Ａ２，Ｃ１，Ｃ２にラッ
チ出力され、その後にバウンダリースキャン検査結果信
号がバウンダリースキャン検査対応入力端子Ｂ１，Ｂ
２，Ｄ１，Ｄ２に取り込まれた後で、バウンダリースキ
ャン検査対応入力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ
２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号はバウンダリース
キャン検査対応ＩＣ５１，５２，５３の中をシフトされ
てバウンダリースキャン検査対応ＩＣ５３のＴＤＯを通
して検査信号処理部２３のＴＤＩに入力される。この一
連の流れが一つの検査パターンを検査する時の流れであ
り、これを示したのが図６である。この図６において、
４１はバウンダリースキャン検査信号シフト、４２はバ
ウンダリースキャン検査信号ラッチ出力、４３はバウン
ダリースキャン検査結果信号取込み、４４はバウンダリ
ースキャン検査結果信号シフトである。
【００３５】このバウンダリースキャン検査を実行する
時と同時に、デジタル入出力部３１は図６のバウンダリ
ースキャン検査信号ラッチ出力４２からバウンダリース
キャン検査結果信号取込み４３の間だけデジタル入出力
部３１の出力端子からバッファーＩＣ５５の出力とイン
バーターＩＣ５４の入力端子の両方に１または０の信号
が出力され続ける。そこで、この信号に応答したインバ
ーターＩＣ５４の出力に対して、バウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｇに入力される信号が図６でのバウンダリースキャ
ン検査結果信号取込み４３の時にバウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｇに取り込まれ、バウンダリースキャン検査対応入
力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ
２，Ｄ１，Ｄ２での信号と一緒にバウンダリースキャン
検査結果信号シフト４４のタイミングでシフトされて検
査信号処理部２３のＴＤＩに入力される。
時と同時に、デジタル入出力部３１は図６のバウンダリ
ースキャン検査信号ラッチ出力４２からバウンダリース
キャン検査結果信号取込み４３の間だけデジタル入出力
部３１の出力端子からバッファーＩＣ５５の出力とイン
バーターＩＣ５４の入力端子の両方に１または０の信号
が出力され続ける。そこで、この信号に応答したインバ
ーターＩＣ５４の出力に対して、バウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｇに入力される信号が図６でのバウンダリースキャ
ン検査結果信号取込み４３の時にバウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｇに取り込まれ、バウンダリースキャン検査対応入
力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ
２，Ｄ１，Ｄ２での信号と一緒にバウンダリースキャン
検査結果信号シフト４４のタイミングでシフトされて検
査信号処理部２３のＴＤＩに入力される。
【００３６】この検査信号処理部２３のＴＤＩにシフト
されて帰ってきたバウンダリースキャン検査結果信号の
データと、解析データ生成部６１から検査信号処理部２
３が取り込んだ期待値データを用いて、バウンダリース
キャン検査結果信号のデータと期待値データとが一致す
るか否かを調べるために検査信号処理部２３で両者を比
較する。ここで、被バウンダリースキャン検査回路５が
正常ならばバウンダリースキャン検査結果信号のデータ
と期待値データが一致するのであるが、被バウンダリー
スキャン検査回路５に異常があればバウンダリースキャ
ン検査結果信号のデータと期待値データは異なることに
なる。そこで、被バウンダリースキャン検査回路５のＯ
Ｋ／ＮＧの結果を検査信号処理部２３からテストコント
ロール部２１に返される。そこで結果がＯＫであれば、
テストコントロール部２１はその結果を結果データ登録
部２４に登録する指示を与え、結果データ登録部２４は
ＯＫの結果をデータ登録ファイル２５に登録する。また
結果がＮＧの場合には、テストコントロール部２１が不
良解析部２２に指示を出して、検査信号処理部２３に帰
ってきたバウンダリースキャン検査結果信号のデータと
期待値データを検査信号処理部２３からテストコントロ
ール部２１を介して不良解析部２２が取り込み、被バウ
ンダリースキャン検査回路５のバウンダリースキャン検
査対応回路部分の回路情報は解析データ生成部６１から
不良解析部２２が取り込んだ上で、不良解析部２２が被
バウンダリースキャン検査回路５の不良内容、不良個所
の解析を行う。
されて帰ってきたバウンダリースキャン検査結果信号の
データと、解析データ生成部６１から検査信号処理部２
３が取り込んだ期待値データを用いて、バウンダリース
キャン検査結果信号のデータと期待値データとが一致す
るか否かを調べるために検査信号処理部２３で両者を比
較する。ここで、被バウンダリースキャン検査回路５が
正常ならばバウンダリースキャン検査結果信号のデータ
と期待値データが一致するのであるが、被バウンダリー
スキャン検査回路５に異常があればバウンダリースキャ
ン検査結果信号のデータと期待値データは異なることに
なる。そこで、被バウンダリースキャン検査回路５のＯ
Ｋ／ＮＧの結果を検査信号処理部２３からテストコント
ロール部２１に返される。そこで結果がＯＫであれば、
テストコントロール部２１はその結果を結果データ登録
部２４に登録する指示を与え、結果データ登録部２４は
ＯＫの結果をデータ登録ファイル２５に登録する。また
結果がＮＧの場合には、テストコントロール部２１が不
良解析部２２に指示を出して、検査信号処理部２３に帰
ってきたバウンダリースキャン検査結果信号のデータと
期待値データを検査信号処理部２３からテストコントロ
ール部２１を介して不良解析部２２が取り込み、被バウ
ンダリースキャン検査回路５のバウンダリースキャン検
査対応回路部分の回路情報は解析データ生成部６１から
不良解析部２２が取り込んだ上で、不良解析部２２が被
バウンダリースキャン検査回路５の不良内容、不良個所
の解析を行う。
【００３７】そこで、不良解析について具体的に、図１
のバウンダリースキャン検査対応ＩＣ５１，５２の配線
Ａ１−Ｂ１間とＡ２−Ｂ２間がショートしていた場合に
は、その不良要因としてバウンダリースキャン検査対応
ＩＣの５１、５２のＡ１，Ａ２，Ｂ１，Ｂ２の間でショ
ートが発生しているとして不良解析する。ただし実際に
は、バウンダリースキャン検査対応ＩＣ５１，５２のＡ
１，Ｂ１とＡ２，Ｂ２にはそれぞれコネクタ５６の１番
端子、２番端子が接続されており、このコネクタ５６の
１番端子，２番端子との間でのショートについては解析
データ生成部６１での回路情報にはバウンダリースキャ
ン検査対応ＩＣ間での接続情報しかないために解析する
ことが出来ないので、バウンダリースキャン検査装置１
のオペレータがバウンダリースキャン検査対応ＩＣ５
１，５２のＡ１，Ａ２，Ｂ１，Ｂ２間でのショートとい
う表現からコネクタ５６の１番端子，２番端子とのショ
ートも不良要因として類推するようにしている。
のバウンダリースキャン検査対応ＩＣ５１，５２の配線
Ａ１−Ｂ１間とＡ２−Ｂ２間がショートしていた場合に
は、その不良要因としてバウンダリースキャン検査対応
ＩＣの５１、５２のＡ１，Ａ２，Ｂ１，Ｂ２の間でショ
ートが発生しているとして不良解析する。ただし実際に
は、バウンダリースキャン検査対応ＩＣ５１，５２のＡ
１，Ｂ１とＡ２，Ｂ２にはそれぞれコネクタ５６の１番
端子、２番端子が接続されており、このコネクタ５６の
１番端子，２番端子との間でのショートについては解析
データ生成部６１での回路情報にはバウンダリースキャ
ン検査対応ＩＣ間での接続情報しかないために解析する
ことが出来ないので、バウンダリースキャン検査装置１
のオペレータがバウンダリースキャン検査対応ＩＣ５
１，５２のＡ１，Ａ２，Ｂ１，Ｂ２間でのショートとい
う表現からコネクタ５６の１番端子，２番端子とのショ
ートも不良要因として類推するようにしている。
【００３８】このようにして解析された結果を不良解析
部２２がテストコントロール部２１に返し、テストコン
トロール部２１は不良内容、不良個所の結果を結果デー
タ登録部２４に登録する指示を出し、結果データ登録部
２４は不良内容、不良個所の結果をデータ登録ファイル
２５に登録する。
部２２がテストコントロール部２１に返し、テストコン
トロール部２１は不良内容、不良個所の結果を結果デー
タ登録部２４に登録する指示を出し、結果データ登録部
２４は不良内容、不良個所の結果をデータ登録ファイル
２５に登録する。
【００３９】以上のように本実施形態によれば、被バウ
ンダリースキャン検査回路５に応じたバウンダリースキ
ャンテストベクトル生成装置８を外部に持つバウンダリ
ースキャン検査装置１とし、外部のバウンダリースキャ
ンテストベクトル生成装置８で生成されたＴＶファイル
９を用いて、バウンダリースキャン検査装置１は実際の
テスト実行データを作成してテストを実行し、また、Ｖ
ＣＬ記述書式では意味のあるデータとして表現出来ない
為に今まではバウンダリースキャンテストベクトル生成
装置８から入手していた、検査結果解析の為に必要とな
る被バウンダリースキャン検査回路５のバウンダリース
キャン検査対象回路の回路情報と期待値データを、バウ
ンダリースキャンテストベクトルを表記したＴＶファイ
ル９のコメント部分から生成する解析データ生成部６１
をも持つ構成とした。
ンダリースキャン検査回路５に応じたバウンダリースキ
ャンテストベクトル生成装置８を外部に持つバウンダリ
ースキャン検査装置１とし、外部のバウンダリースキャ
ンテストベクトル生成装置８で生成されたＴＶファイル
９を用いて、バウンダリースキャン検査装置１は実際の
テスト実行データを作成してテストを実行し、また、Ｖ
ＣＬ記述書式では意味のあるデータとして表現出来ない
為に今まではバウンダリースキャンテストベクトル生成
装置８から入手していた、検査結果解析の為に必要とな
る被バウンダリースキャン検査回路５のバウンダリース
キャン検査対象回路の回路情報と期待値データを、バウ
ンダリースキャンテストベクトルを表記したＴＶファイ
ル９のコメント部分から生成する解析データ生成部６１
をも持つ構成とした。
【００４０】これにより、従来のバウンダリースキャン
検査装置の様なバウンダリースキャンテストベクトル生
成部を持つが為に高価な検査装置となってしまう事がな
く、安価にしてバウンダリースキャン検査装置を確立出
来る。
検査装置の様なバウンダリースキャンテストベクトル生
成部を持つが為に高価な検査装置となってしまう事がな
く、安価にしてバウンダリースキャン検査装置を確立出
来る。
【００４１】また、上記本実施形態１によれば、バウン
ダリースキャン検査を実行する時と同時に、デジタル入
出力部３１は図６のバウンダリースキャン検査信号ラッ
チ出力４２からバウンダリースキャン検査結果信号取込
み４３の間だけデジタル入出力部３１の出力端子からバ
ッファーＩＣ５５の出力とインバーターＩＣ５４の入力
端子の両方に１または０の信号が出力され続ける構成と
なっていたが、これを、デジタル入出力部３１は図６の
バウンダリースキャン検査信号シフト４１を行う前にデ
ジタル入出力部３１の出力端子からバッファーＩＣ５５
の出力とインバーターＩＣ５４の入力端子の両方に１ま
たは０の信号を出力し、その後、図６に示す一つのパケ
ットを検査する時の一連の流れであるバウンダリースキ
ャン検査信号シフト４１，バウンダリースキャン検査信
号ラッチ出力４２，バウンダリースキャン検査結果信号
取込み４３，バウンダリースキャン検査結果信号シフト
４４を実行した後で、再度、必要ならばデジタル入出力
部３１の出力端子を設定する構成とする。そこで、この
デジタル入出力部３１の出力端子の信号に応答したイン
バーターＩＣ５４の出力に対して、バウンダリースキャ
ン検査対応ＩＣ５３のバウンダリースキャン検査対応入
力端子Ｇに入力される信号が図６でのバウンダリースキ
ャン検査結果信号取込み４３の時にバウンダリースキャ
ン検査対応ＩＣ５３のバウンダリースキャン検査対応入
力端子Ｇに取り込まれ、バウンダリースキャン検査対応
入力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ
２，Ｄ１，Ｄ２での信号と一緒にバウンダリースキャン
検査結果信号シフト４４のタイミングでシフトされて検
査信号処理部２３のＴＤＩに入力される様にすれば、デ
ジタル入出力部３１の出力タイミングを制御するテスト
コントロール部２１が簡略化された構成とすることがで
き、さらに安価なバウンダリースキャン検査装置を構成
することが出来る。
ダリースキャン検査を実行する時と同時に、デジタル入
出力部３１は図６のバウンダリースキャン検査信号ラッ
チ出力４２からバウンダリースキャン検査結果信号取込
み４３の間だけデジタル入出力部３１の出力端子からバ
ッファーＩＣ５５の出力とインバーターＩＣ５４の入力
端子の両方に１または０の信号が出力され続ける構成と
なっていたが、これを、デジタル入出力部３１は図６の
バウンダリースキャン検査信号シフト４１を行う前にデ
ジタル入出力部３１の出力端子からバッファーＩＣ５５
の出力とインバーターＩＣ５４の入力端子の両方に１ま
たは０の信号を出力し、その後、図６に示す一つのパケ
ットを検査する時の一連の流れであるバウンダリースキ
ャン検査信号シフト４１，バウンダリースキャン検査信
号ラッチ出力４２，バウンダリースキャン検査結果信号
取込み４３，バウンダリースキャン検査結果信号シフト
４４を実行した後で、再度、必要ならばデジタル入出力
部３１の出力端子を設定する構成とする。そこで、この
デジタル入出力部３１の出力端子の信号に応答したイン
バーターＩＣ５４の出力に対して、バウンダリースキャ
ン検査対応ＩＣ５３のバウンダリースキャン検査対応入
力端子Ｇに入力される信号が図６でのバウンダリースキ
ャン検査結果信号取込み４３の時にバウンダリースキャ
ン検査対応ＩＣ５３のバウンダリースキャン検査対応入
力端子Ｇに取り込まれ、バウンダリースキャン検査対応
入力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ
２，Ｄ１，Ｄ２での信号と一緒にバウンダリースキャン
検査結果信号シフト４４のタイミングでシフトされて検
査信号処理部２３のＴＤＩに入力される様にすれば、デ
ジタル入出力部３１の出力タイミングを制御するテスト
コントロール部２１が簡略化された構成とすることがで
き、さらに安価なバウンダリースキャン検査装置を構成
することが出来る。
【００４２】＜実施形態２＞以下に本発明の他の実施形
態（以下「実施形態２」という）であるバウンダリース
キャン検査装置について図面を参照しながら説明する。
態（以下「実施形態２」という）であるバウンダリース
キャン検査装置について図面を参照しながら説明する。
【００４３】図４は、本実施形態のバウンダリースキャ
ン検査装置のブロック図を示すものである。図４におい
て、１はバウンダリースキャン検査装置である。８はバ
ウンダリースキャン検査対応ＩＣのＢＳＤＬファイル６
と回路図情報を示すＣＡＤデータ７からバウンダリース
キャンテストベクトルを生成するバウンダリースキャン
テストベクトル生成装置である。９はバウンダリースキ
ャンテストベクトル生成装置８で生成されたテストベク
トルファイル（ＴＶファイル）である。３はバウンダリ
ースキャンテストベクトル生成装置８から出力されたＴ
Ｖファイル９と、検査時の条件を設定する検査条件設定
部４からのデータとからテスト実行データを生成するテ
スト実行データ生成部である。６１はテスト実行データ
生成部３に入力されたＴＶファイル９の内容を受け取
り、そのコメント部分からバウンダリースキャンテスト
を実行したときに不良内容、不良個所を特定するのに必
要となる解析用データを生成する解析データ生成部であ
る。２はバウンダリースキャン検査装置１の中にあるテ
スト実行部である。このテスト実行部２において、２１
はテスト実行データ生成部３からのテスト実行データを
基にバウンダリースキャン検査の実行全体をコントロー
ルするテストコントロール部、２２はバウンダリースキ
ャン検査を実行したときの不良原因、不良個所を解析す
る不良解析部、２３はテストコントロール部２１からの
制御により実際にバウンダリースキャン検査信号の入出
力を行う検査信号処理部、２４はバウンダリースキャン
検査の結果データの登録管理を行う結果データ登録部、
２５は結果データ登録部２４で登録されるデータ登録フ
ァイルである。
ン検査装置のブロック図を示すものである。図４におい
て、１はバウンダリースキャン検査装置である。８はバ
ウンダリースキャン検査対応ＩＣのＢＳＤＬファイル６
と回路図情報を示すＣＡＤデータ７からバウンダリース
キャンテストベクトルを生成するバウンダリースキャン
テストベクトル生成装置である。９はバウンダリースキ
ャンテストベクトル生成装置８で生成されたテストベク
トルファイル（ＴＶファイル）である。３はバウンダリ
ースキャンテストベクトル生成装置８から出力されたＴ
Ｖファイル９と、検査時の条件を設定する検査条件設定
部４からのデータとからテスト実行データを生成するテ
スト実行データ生成部である。６１はテスト実行データ
生成部３に入力されたＴＶファイル９の内容を受け取
り、そのコメント部分からバウンダリースキャンテスト
を実行したときに不良内容、不良個所を特定するのに必
要となる解析用データを生成する解析データ生成部であ
る。２はバウンダリースキャン検査装置１の中にあるテ
スト実行部である。このテスト実行部２において、２１
はテスト実行データ生成部３からのテスト実行データを
基にバウンダリースキャン検査の実行全体をコントロー
ルするテストコントロール部、２２はバウンダリースキ
ャン検査を実行したときの不良原因、不良個所を解析す
る不良解析部、２３はテストコントロール部２１からの
制御により実際にバウンダリースキャン検査信号の入出
力を行う検査信号処理部、２４はバウンダリースキャン
検査の結果データの登録管理を行う結果データ登録部、
２５は結果データ登録部２４で登録されるデータ登録フ
ァイルである。
【００４４】また、１０は検査装置用バウンダリースキ
ャン回路を持つインターフェースボックス（Ｉｎｔｅｒ
ｆａｃｅ Ｂｏｘ）（以下Ｉ／Ｆ−Ｂｏｘと呼ぶ）であ
り、１０１、１０２はＩ／Ｆ−Ｂｏｘ１０の内にあるバ
ウンダリースキャン検査対応ＩＣである。５はバウンダ
リースキャン検査対象回路である被バウンダリースキャ
ン検査回路であり、５１、５２、５３は被バウンダリー
スキャン検査回路５の中にあるバウンダリースキャン検
査対応ＩＣである。そして、Ｉ／Ｆ−Ｂｏｘ１０のバウ
ンダリースキャン検査対応ＩＣ１０１、１０２のバウン
ダリースキャン検査信号の端子であるＴＤＩ，ＴＤＯ，
ＴＣＫ，ＴＭＳおよび、被バウンダリースキャン検査回
路５のバウンダリースキャン検査対応ＩＣ５１、５２、
５３のバウンダリースキャン検査信号の端子であるＴＤ
Ｉ，ＴＤＯ，ＴＣＫ，ＴＭＳについては、検査信号処理
部２３のバウンダリースキャン検査信号を入出力する端
子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとの間におい
て、ＴＣＫ，ＴＭＳはすべてが各々接続されるが、ＴＤ
Ｉ，ＴＤＯは検査信号処理部２３のＴＤＯからバウンダ
リースキャン検査対応ＩＣ１０１のＴＤＩへ、バウンダ
リースキャン検査対応ＩＣ１０１のＴＤＯからバウンダ
リースキャン検査対応ＩＣ１０２のＴＤＩへ、バウンダ
リースキャン検査対応ＩＣ１０２のＴＤＯからバウンダ
リースキャン検査対応ＩＣ５１のＴＤＩへ、バウンダリ
ースキャン検査対応ＩＣ５１のＴＤＯからバウンダリー
スキャン検査対応ＩＣ５２のＴＤＩへ、バウンダリース
キャン検査対応ＩＣ５２のＴＤＯからバウンダリースキ
ャン検査対応ＩＣ５３のＴＤＩへ、バウンダリースキャ
ン検査対応ＩＣ５３のＴＤＯから検査信号処理部２３の
ＴＤＩに接続されている。さらに、バウンダリースキャ
ン検査対応ＩＣ１０１の信号端子Ｆ１，Ｆ２はバウンダ
リースキャン検査対応ＩＣ５１の信号端子Ｆ１，Ｆ２に
それぞれ接続される。また、バウンダリースキャン検査
対応ＩＣ１０２の信号端子Ｅ１，Ｅ２はバウンダリース
キャン検査対応ＩＣ５３の信号端子Ｅ１，Ｅ２にそれぞ
れ接続される。そして、バウンダリースキャン検査対応
ＩＣ５１のバウンダリースキャン検査対応出力端子であ
るＡ１，Ａ２はバウンダリースキャン検査対応ＩＣ５２
のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２と
接続されており、そして、このＩＣ５１のＡ１，ＩＣ５
２のＢ１はコネクタ５６の１番端子にも、ＩＣ５１のＡ
２，ＩＣ５２のＢ２はコネクタ５６の２番端子にもそれ
ぞれ接続されている。また、バウンダリースキャン検査
対応ＩＣ５２のバウンダリースキャン検査対応出力端子
Ｃ１，Ｃ２はバウンダリースキャン検査対応ＩＣ５３の
バウンダリースキャン検査対応入力端子Ｄ１，Ｄ２と接
続されている。
ャン回路を持つインターフェースボックス（Ｉｎｔｅｒ
ｆａｃｅ Ｂｏｘ）（以下Ｉ／Ｆ−Ｂｏｘと呼ぶ）であ
り、１０１、１０２はＩ／Ｆ−Ｂｏｘ１０の内にあるバ
ウンダリースキャン検査対応ＩＣである。５はバウンダ
リースキャン検査対象回路である被バウンダリースキャ
ン検査回路であり、５１、５２、５３は被バウンダリー
スキャン検査回路５の中にあるバウンダリースキャン検
査対応ＩＣである。そして、Ｉ／Ｆ−Ｂｏｘ１０のバウ
ンダリースキャン検査対応ＩＣ１０１、１０２のバウン
ダリースキャン検査信号の端子であるＴＤＩ，ＴＤＯ，
ＴＣＫ，ＴＭＳおよび、被バウンダリースキャン検査回
路５のバウンダリースキャン検査対応ＩＣ５１、５２、
５３のバウンダリースキャン検査信号の端子であるＴＤ
Ｉ，ＴＤＯ，ＴＣＫ，ＴＭＳについては、検査信号処理
部２３のバウンダリースキャン検査信号を入出力する端
子であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとの間におい
て、ＴＣＫ，ＴＭＳはすべてが各々接続されるが、ＴＤ
Ｉ，ＴＤＯは検査信号処理部２３のＴＤＯからバウンダ
リースキャン検査対応ＩＣ１０１のＴＤＩへ、バウンダ
リースキャン検査対応ＩＣ１０１のＴＤＯからバウンダ
リースキャン検査対応ＩＣ１０２のＴＤＩへ、バウンダ
リースキャン検査対応ＩＣ１０２のＴＤＯからバウンダ
リースキャン検査対応ＩＣ５１のＴＤＩへ、バウンダリ
ースキャン検査対応ＩＣ５１のＴＤＯからバウンダリー
スキャン検査対応ＩＣ５２のＴＤＩへ、バウンダリース
キャン検査対応ＩＣ５２のＴＤＯからバウンダリースキ
ャン検査対応ＩＣ５３のＴＤＩへ、バウンダリースキャ
ン検査対応ＩＣ５３のＴＤＯから検査信号処理部２３の
ＴＤＩに接続されている。さらに、バウンダリースキャ
ン検査対応ＩＣ１０１の信号端子Ｆ１，Ｆ２はバウンダ
リースキャン検査対応ＩＣ５１の信号端子Ｆ１，Ｆ２に
それぞれ接続される。また、バウンダリースキャン検査
対応ＩＣ１０２の信号端子Ｅ１，Ｅ２はバウンダリース
キャン検査対応ＩＣ５３の信号端子Ｅ１，Ｅ２にそれぞ
れ接続される。そして、バウンダリースキャン検査対応
ＩＣ５１のバウンダリースキャン検査対応出力端子であ
るＡ１，Ａ２はバウンダリースキャン検査対応ＩＣ５２
のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２と
接続されており、そして、このＩＣ５１のＡ１，ＩＣ５
２のＢ１はコネクタ５６の１番端子にも、ＩＣ５１のＡ
２，ＩＣ５２のＢ２はコネクタ５６の２番端子にもそれ
ぞれ接続されている。また、バウンダリースキャン検査
対応ＩＣ５２のバウンダリースキャン検査対応出力端子
Ｃ１，Ｃ２はバウンダリースキャン検査対応ＩＣ５３の
バウンダリースキャン検査対応入力端子Ｄ１，Ｄ２と接
続されている。
【００４５】さらに、テスト実行部２の中の３１はバウ
ンダリースキャン検査信号ＴＤＩ，ＴＤＯ，ＴＣＫ，Ｔ
ＭＳ以外に被バウンダリースキャン検査回路５を検査す
る為のデジタル信号を入出力するデジタル入出力部であ
り、被バウンダリースキャン検査回路５の中の５４はイ
ンバーターＩＣ、５５はバッファーＩＣであり、バッフ
ァーＩＣ５５の出力はインバーターＩＣ５４の入力に接
続されており、インバーターＩＣ５４の出力はバウンダ
リースキャン検査対応ＩＣ５３のバウンダリースキャン
検査対応入力端子Ｇに接続されている。さらにバッファ
ーＩＣ５５の出力とインバーターＩＣ５４の入力の両方
がデジタル入出力部３１の出力端子に接続されている。
ンダリースキャン検査信号ＴＤＩ，ＴＤＯ，ＴＣＫ，Ｔ
ＭＳ以外に被バウンダリースキャン検査回路５を検査す
る為のデジタル信号を入出力するデジタル入出力部であ
り、被バウンダリースキャン検査回路５の中の５４はイ
ンバーターＩＣ、５５はバッファーＩＣであり、バッフ
ァーＩＣ５５の出力はインバーターＩＣ５４の入力に接
続されており、インバーターＩＣ５４の出力はバウンダ
リースキャン検査対応ＩＣ５３のバウンダリースキャン
検査対応入力端子Ｇに接続されている。さらにバッファ
ーＩＣ５５の出力とインバーターＩＣ５４の入力の両方
がデジタル入出力部３１の出力端子に接続されている。
【００４６】以上のように構成されたバウンダリースキ
ャン検査装置について、その動作を設明する。まず、バ
ウンダリースキャン検査をするために被バウンダリース
キャン検査回路５に応じたバウンダリースキャンテスト
ベクトルを生成する上で必要となる、Ｉ／Ｆ−Ｂｏｘ１
０の内にあるバウンダリースキャン検査対応ＩＣ１０
１、１０２のＢＳＤＬファイルおよび、被バウンダリー
スキャン検査回路５のバウンダリースキャン検査対応Ｉ
Ｃ５１、５２、５３のＢＳＤＬファイルが入ったＢＳＤ
Ｌファイル６と、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウン
ダリースキャン回路と被バウンダリースキャン検査回路
５とが接続された状態での回路図情報であるＣＡＤデー
タ７をバウンダリースキャン検査装置１の外にあるバウ
ンダリースキャンテストベクトル生成装置８に供給す
る。そこで、バウンダリースキャンテストベクトル生成
装置８でＣＡＤデータ７からバウンダリースキャン検査
対象の回路を抜き出し、バウンダリースキャン検査対応
ＩＣ１０１、１０２、５１、５２、５３のバウンダリー
スキャンセル構造やバウンダリースキャンの各モードへ
移行する為の命令語などが記述されているＢＳＤＬファ
イル６と照らし合わせて、被バウンダリースキャン検査
回路５に応じたバウンダリースキャンテストベクトルを
生成し、これをＴＶファイル９として出力する。
ャン検査装置について、その動作を設明する。まず、バ
ウンダリースキャン検査をするために被バウンダリース
キャン検査回路５に応じたバウンダリースキャンテスト
ベクトルを生成する上で必要となる、Ｉ／Ｆ−Ｂｏｘ１
０の内にあるバウンダリースキャン検査対応ＩＣ１０
１、１０２のＢＳＤＬファイルおよび、被バウンダリー
スキャン検査回路５のバウンダリースキャン検査対応Ｉ
Ｃ５１、５２、５３のＢＳＤＬファイルが入ったＢＳＤ
Ｌファイル６と、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウン
ダリースキャン回路と被バウンダリースキャン検査回路
５とが接続された状態での回路図情報であるＣＡＤデー
タ７をバウンダリースキャン検査装置１の外にあるバウ
ンダリースキャンテストベクトル生成装置８に供給す
る。そこで、バウンダリースキャンテストベクトル生成
装置８でＣＡＤデータ７からバウンダリースキャン検査
対象の回路を抜き出し、バウンダリースキャン検査対応
ＩＣ１０１、１０２、５１、５２、５３のバウンダリー
スキャンセル構造やバウンダリースキャンの各モードへ
移行する為の命令語などが記述されているＢＳＤＬファ
イル６と照らし合わせて、被バウンダリースキャン検査
回路５に応じたバウンダリースキャンテストベクトルを
生成し、これをＴＶファイル９として出力する。
【００４７】このＴＶファイル９をバウンダリースキャ
ン検査装置１のテスト実行データ生成部３に供給する
と、テスト実行データ生成部３ではＴＶファイル９のデ
ータを基に、バウンダリースキャン検査装置１のオペレ
ータが、被バウンダリースキャン検査回路５への電源印
加のタイミングや被バウンダリースキャン検査回路５を
検査する時の被バウンダリースキャン検査回路５の回路
設定条件などを、バウンダリースキャン検査時の検査条
件を生成するバウンダリースキャン検査時の検査条件を
設定する検査条件設定部４へ入力すると、この検査条件
に応じてテスト実行データ生成部３がＴＶファイル９を
修正して、テスト実行データを生成する。
ン検査装置１のテスト実行データ生成部３に供給する
と、テスト実行データ生成部３ではＴＶファイル９のデ
ータを基に、バウンダリースキャン検査装置１のオペレ
ータが、被バウンダリースキャン検査回路５への電源印
加のタイミングや被バウンダリースキャン検査回路５を
検査する時の被バウンダリースキャン検査回路５の回路
設定条件などを、バウンダリースキャン検査時の検査条
件を生成するバウンダリースキャン検査時の検査条件を
設定する検査条件設定部４へ入力すると、この検査条件
に応じてテスト実行データ生成部３がＴＶファイル９を
修正して、テスト実行データを生成する。
【００４８】一方、解析データ生成部６１が、テスト実
行データ生成部３からテスト実行データ生成部３に入力
されたＴＶファイル９の内容を受け取る。このＴＶファ
イル９は、図７に示す様に、ＶＣＬ記述書式で表されて
いて、そのＴＶファイル９の最終に配置されたコメント
部分に、便宜上、ＴＶファイルの内容を人間が見て理解
する時の参考として、期待値データと、Ｉ／Ｆ−Ｂｏｘ
１０の内にあるバウンダリースキャン回路と被バウンダ
リースキャン検査回路５とが接続された状態でのバウン
ダリースキャン検査対象回路部分の回路情報が表されて
いる。解析データ生成部６１は、この期待値データと、
この回路情報であるデバイスのバウンダリースキャンセ
ル番号、接続ピン番号、接続ピン信号名をコメントとし
て扱うのではなく、バウンダリースキャン検査したとき
の不良内容、不良個所を特定するためのデータとして活
用出来る様にする。
行データ生成部３からテスト実行データ生成部３に入力
されたＴＶファイル９の内容を受け取る。このＴＶファ
イル９は、図７に示す様に、ＶＣＬ記述書式で表されて
いて、そのＴＶファイル９の最終に配置されたコメント
部分に、便宜上、ＴＶファイルの内容を人間が見て理解
する時の参考として、期待値データと、Ｉ／Ｆ−Ｂｏｘ
１０の内にあるバウンダリースキャン回路と被バウンダ
リースキャン検査回路５とが接続された状態でのバウン
ダリースキャン検査対象回路部分の回路情報が表されて
いる。解析データ生成部６１は、この期待値データと、
この回路情報であるデバイスのバウンダリースキャンセ
ル番号、接続ピン番号、接続ピン信号名をコメントとし
て扱うのではなく、バウンダリースキャン検査したとき
の不良内容、不良個所を特定するためのデータとして活
用出来る様にする。
【００４９】すなわち、解析データ生成部６１は、図７
の中で同一の接続ピン信号名ごとにデータを並べ替えた
接続対応テーブルを図２の様にしてＩ／Ｆ−Ｂｏｘ１０
の内にあるバウンダリースキャン回路と被バウンダリー
スキャン検査回路５とのバウンダリースキャン検査対応
回路部分の回路情報として作成し、保存しておく。ただ
し、この図２に示される回路情報では各接続ピン信号名
につながるデバイスの接続ピンはバウンダリースキャン
検査対応ＩＣの接続ピン信号名しか表現されていない為
に、従来例での図９に示されるボードファイルでの回路
情報ほど詳しくはない。
の中で同一の接続ピン信号名ごとにデータを並べ替えた
接続対応テーブルを図２の様にしてＩ／Ｆ−Ｂｏｘ１０
の内にあるバウンダリースキャン回路と被バウンダリー
スキャン検査回路５とのバウンダリースキャン検査対応
回路部分の回路情報として作成し、保存しておく。ただ
し、この図２に示される回路情報では各接続ピン信号名
につながるデバイスの接続ピンはバウンダリースキャン
検査対応ＩＣの接続ピン信号名しか表現されていない為
に、従来例での図９に示されるボードファイルでの回路
情報ほど詳しくはない。
【００５０】また、解析データ生成部６１は、図７の中
で各パケット内のビット番号に対応してパケットごとの
データとしてコメント部分に表現されている期待値デー
タを、図３の様に各パケットごとに一つのデータとして
パケットの中でのバウンダリースキャンセルの順番に相
当するビット番号順にデータを並べ替え、連続すべきパ
ケット内のビット番号に欠落があるところの期待値デー
タは不定値として、バウンダリースキャンテスト実施時
にバウンダリースキャン検査結果信号シフトで得られる
データと同じ様に図３に示すごとくにデータ配列を置き
換えて、期待値データとして作成し、保存しておく。
で各パケット内のビット番号に対応してパケットごとの
データとしてコメント部分に表現されている期待値デー
タを、図３の様に各パケットごとに一つのデータとして
パケットの中でのバウンダリースキャンセルの順番に相
当するビット番号順にデータを並べ替え、連続すべきパ
ケット内のビット番号に欠落があるところの期待値デー
タは不定値として、バウンダリースキャンテスト実施時
にバウンダリースキャン検査結果信号シフトで得られる
データと同じ様に図３に示すごとくにデータ配列を置き
換えて、期待値データとして作成し、保存しておく。
【００５１】以上の様にして、ＶＣＬ記述書式で表され
たバウンダリースキャンテストベクトルの中では意味の
あるデータとして表現出来ないが便宜上バウンダリース
キャンテストベクトルを人間が見て理解する時の参考と
して、ＴＶファイル９の中にあるバウンダリースキャン
テストベクトルの最終のコメント部分に表現されてい
る、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャ
ン回路と被バウンダリースキャン検査回路５とが接続さ
れた状態でのバウンダリースキャン検査対象回路部分の
回路情報であるデバイスのバウンダリースキャンセル番
号、接続ピン番号、接続ピン信号名、および期待値デー
タを用いて、解析データ生成部６１がバウンダリースキ
ャン検査での結果判定や不良解析に活用出来る意味のあ
るデータとして、回路情報、期待値データを生成し直し
ている。
たバウンダリースキャンテストベクトルの中では意味の
あるデータとして表現出来ないが便宜上バウンダリース
キャンテストベクトルを人間が見て理解する時の参考と
して、ＴＶファイル９の中にあるバウンダリースキャン
テストベクトルの最終のコメント部分に表現されてい
る、Ｉ／Ｆ−Ｂｏｘ１０の内にあるバウンダリースキャ
ン回路と被バウンダリースキャン検査回路５とが接続さ
れた状態でのバウンダリースキャン検査対象回路部分の
回路情報であるデバイスのバウンダリースキャンセル番
号、接続ピン番号、接続ピン信号名、および期待値デー
タを用いて、解析データ生成部６１がバウンダリースキ
ャン検査での結果判定や不良解析に活用出来る意味のあ
るデータとして、回路情報、期待値データを生成し直し
ている。
【００５２】その上で、先ほど図２のバウンダリースキ
ャンテストベクトル生成部３で生成されたテスト実行デ
ータに基づきテスト実行部２でバウンダリースキャンテ
ストが実行される。
ャンテストベクトル生成部３で生成されたテスト実行デ
ータに基づきテスト実行部２でバウンダリースキャンテ
ストが実行される。
【００５３】実際にはテスト実行データを基に、バウン
ダリースキャン検査の実行全体をコントロールするテス
トコントロール部２１がテスト実行データに応じたバウ
ンダリースキャン検査信号を出す様に検査信号処理部２
３に命令を与えると、検査信号処理部２３はその命令に
応じてテスト実行データを基にバウンダリースキャン検
査信号であるＴＣＫ，ＴＭＳ信号を被バウンダリースキ
ャン検査回路５のバウンダリースキャン検査対応ＩＣ５
１，５２，５３の全てに出力するとともに、ＴＤＯ信号
を被バウンダリースキャン検査回路５のバウンダリース
キャン検査対応ＩＣ５１のＴＤＩを通してバウンダリー
スキャン検査対応ＩＣ５１，５２，５３の中をシフトし
た後、バウンダリースキャン検査信号がバウンダリース
キャン検査対応出力端子Ａ１，Ａ２，Ｃ１，Ｃ２にラッ
チ出力され、その後にバウンダリースキャン検査結果信
号がバウンダリースキャン検査対応入力端子Ｂ１，Ｂ
２，Ｄ１，Ｄ２に取り込まれた後で、バウンダリースキ
ャン検査対応入力端子、出力端子、Ａ１，Ａ２，Ｂ１，
Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号は、バウンダリ
ースキャン検査対応ＩＣ５１，５２，５３の中をシフト
されてバウンダリースキャン検査対応ＩＣ５３のＴＤＯ
を通して検査信号処理部２３のＴＤＩに入力される。こ
の一連の流れが一つの検査パターンを検査する時の流れ
であり、これを示したのが図６である。この図６におい
て、４１はバウンダリースキャン検査信号シフト，４２
はバウンダリースキャン検査信号ラッチ出力，４３はバ
ウンダリースキャン検査結果信号取込み，４４はバウン
ダリースキャン検査結果信号シフトである。
ダリースキャン検査の実行全体をコントロールするテス
トコントロール部２１がテスト実行データに応じたバウ
ンダリースキャン検査信号を出す様に検査信号処理部２
３に命令を与えると、検査信号処理部２３はその命令に
応じてテスト実行データを基にバウンダリースキャン検
査信号であるＴＣＫ，ＴＭＳ信号を被バウンダリースキ
ャン検査回路５のバウンダリースキャン検査対応ＩＣ５
１，５２，５３の全てに出力するとともに、ＴＤＯ信号
を被バウンダリースキャン検査回路５のバウンダリース
キャン検査対応ＩＣ５１のＴＤＩを通してバウンダリー
スキャン検査対応ＩＣ５１，５２，５３の中をシフトし
た後、バウンダリースキャン検査信号がバウンダリース
キャン検査対応出力端子Ａ１，Ａ２，Ｃ１，Ｃ２にラッ
チ出力され、その後にバウンダリースキャン検査結果信
号がバウンダリースキャン検査対応入力端子Ｂ１，Ｂ
２，Ｄ１，Ｄ２に取り込まれた後で、バウンダリースキ
ャン検査対応入力端子、出力端子、Ａ１，Ａ２，Ｂ１，
Ｂ２，Ｃ１，Ｃ２，Ｄ１，Ｄ２での信号は、バウンダリ
ースキャン検査対応ＩＣ５１，５２，５３の中をシフト
されてバウンダリースキャン検査対応ＩＣ５３のＴＤＯ
を通して検査信号処理部２３のＴＤＩに入力される。こ
の一連の流れが一つの検査パターンを検査する時の流れ
であり、これを示したのが図６である。この図６におい
て、４１はバウンダリースキャン検査信号シフト，４２
はバウンダリースキャン検査信号ラッチ出力，４３はバ
ウンダリースキャン検査結果信号取込み，４４はバウン
ダリースキャン検査結果信号シフトである。
【００５４】このバウンダリースキャン検査を実行する
時と同時に、デジタル入出力部３１は図６のバウンダリ
ースキャン検査信号ラッチ出力４２からバウンダリース
キャン検査結果信号取込み４３の間だけデジタル入出力
部３１の出力端子からバッファーＩＣ５５の出力とイン
バーターＩＣ５４の入力端子の両方に１または０の信号
が出力され続ける。そこで、この信号に応答したインバ
ーターＩＣ５４の出力に対して、バウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｇに入力される信号が図６でのバウンダリースキャ
ン検査結果信号取込み４３の時にバウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｇに取り込まれ、バウンダリースキャン検査対応入
力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ
２，Ｄ１，Ｄ２および、バウンダリースキャン検査対応
ＩＣ５１、ＩＣ５３、ＩＣ１０１、ＩＣ１０２の信号端
子Ｅ１，Ｅ２，Ｆ１，Ｆ２での信号と一緒にバウンダリ
ースキャン検査結果信号シフト４４のタイミングでシフ
トされて検査信号処理部２３のＴＤＩに入力される。
時と同時に、デジタル入出力部３１は図６のバウンダリ
ースキャン検査信号ラッチ出力４２からバウンダリース
キャン検査結果信号取込み４３の間だけデジタル入出力
部３１の出力端子からバッファーＩＣ５５の出力とイン
バーターＩＣ５４の入力端子の両方に１または０の信号
が出力され続ける。そこで、この信号に応答したインバ
ーターＩＣ５４の出力に対して、バウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｇに入力される信号が図６でのバウンダリースキャ
ン検査結果信号取込み４３の時にバウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｇに取り込まれ、バウンダリースキャン検査対応入
力端子、出力端子Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ
２，Ｄ１，Ｄ２および、バウンダリースキャン検査対応
ＩＣ５１、ＩＣ５３、ＩＣ１０１、ＩＣ１０２の信号端
子Ｅ１，Ｅ２，Ｆ１，Ｆ２での信号と一緒にバウンダリ
ースキャン検査結果信号シフト４４のタイミングでシフ
トされて検査信号処理部２３のＴＤＩに入力される。
【００５５】この検査信号処理部２３のＴＤＩに帰って
きたバウンダリースキャン検査結果信号のデータと、解
析データ生成部６１から検査信号処理部２３が取り込ん
だ期待値データを用いて、バウンダリースキャン検査結
果信号のデータと期待値データとが一致するか否かを調
べるために検査信号処理部２３で両者を比較する。ここ
で、被バウンダリースキャン検査回路５が正常ならばバ
ウンダリースキャン検査結果信号のデータと期待値デー
タが一致するのであるが、被バウンダリースキャン検査
回路５に異常があればバウンダリースキャン検査結果信
号のデータと期待値データは異なることになる。そこ
で、被バウンダリースキャン検査回路５のＯＫ／ＮＧの
結果を検査信号処理部２３からテストコントロール部２
１に返される。そこで結果がＯＫであれば、テストコン
トロール部２１はその結果を結果データ登録部２４に登
録する指示を与え、結果データ登録部２４はＯＫの結果
をデータ登録ファイル２５に登録する。また結果がＮＧ
の場合には、テストコントロール部２１が不良解析部２
２に指示を出して、検査信号処理部２３に帰ってきたバ
ウンダリースキャン検査結果信号のデータと期待値デー
タを検査結果信号処理部２３からテストコントロール部
２１を介して不良解析部２２が取り込み、Ｉ／Ｆ−Ｂｏ
ｘ１０の内にあるバウンダリースキャン回路と被バウン
ダリースキャン検査回路５とのバウンダリースキャン検
査対応回路部分の回路情報は解析データ生成部６１から
不良解析部２２が取り込んだ上で、不良解析部２２が被
バウンダリースキャン検査回路５の不良内容、不良個所
の解析を行う。
きたバウンダリースキャン検査結果信号のデータと、解
析データ生成部６１から検査信号処理部２３が取り込ん
だ期待値データを用いて、バウンダリースキャン検査結
果信号のデータと期待値データとが一致するか否かを調
べるために検査信号処理部２３で両者を比較する。ここ
で、被バウンダリースキャン検査回路５が正常ならばバ
ウンダリースキャン検査結果信号のデータと期待値デー
タが一致するのであるが、被バウンダリースキャン検査
回路５に異常があればバウンダリースキャン検査結果信
号のデータと期待値データは異なることになる。そこ
で、被バウンダリースキャン検査回路５のＯＫ／ＮＧの
結果を検査信号処理部２３からテストコントロール部２
１に返される。そこで結果がＯＫであれば、テストコン
トロール部２１はその結果を結果データ登録部２４に登
録する指示を与え、結果データ登録部２４はＯＫの結果
をデータ登録ファイル２５に登録する。また結果がＮＧ
の場合には、テストコントロール部２１が不良解析部２
２に指示を出して、検査信号処理部２３に帰ってきたバ
ウンダリースキャン検査結果信号のデータと期待値デー
タを検査結果信号処理部２３からテストコントロール部
２１を介して不良解析部２２が取り込み、Ｉ／Ｆ−Ｂｏ
ｘ１０の内にあるバウンダリースキャン回路と被バウン
ダリースキャン検査回路５とのバウンダリースキャン検
査対応回路部分の回路情報は解析データ生成部６１から
不良解析部２２が取り込んだ上で、不良解析部２２が被
バウンダリースキャン検査回路５の不良内容、不良個所
の解析を行う。
【００５６】そこで、不良解析について具体的に、図４
のバウンダリースキャン検査対応ＩＣ５１，５２の配線
Ａ１−Ｂ１間とＡ２−Ｂ２間がショートしていた場合に
は、その不良要因としてバウンダリースキャン検査対応
ＩＣの５１、５２のＡ１，Ａ２，Ｂ１，Ｂ２の間でショ
ートが発生しているとして不良解析する。ただし実際に
は、バウンダリースキャン検査対応ＩＣ５１，５２のＡ
１，Ｂ１とＡ２，Ｂ２にはそれぞれコネクタ５６の１番
端子、２番端子が接続されており、このコネクタ５６の
１番端子，２番端子との間でのショートについては解析
データ生成部６１での回路情報にはバウンダリースキャ
ン検査対応ＩＣ間での接続情報しかないために解析する
ことが出来ないので、バウンダリースキャン検査装置１
のオペレータがバウンダリースキャン検査対応ＩＣ５
１，５２のＡ１，Ａ２，Ｂ１，Ｂ２間でのショートとい
う表現からコネクタ５６の１番端子，２番端子とのショ
ートも不良要因として類推するようにしている。
のバウンダリースキャン検査対応ＩＣ５１，５２の配線
Ａ１−Ｂ１間とＡ２−Ｂ２間がショートしていた場合に
は、その不良要因としてバウンダリースキャン検査対応
ＩＣの５１、５２のＡ１，Ａ２，Ｂ１，Ｂ２の間でショ
ートが発生しているとして不良解析する。ただし実際に
は、バウンダリースキャン検査対応ＩＣ５１，５２のＡ
１，Ｂ１とＡ２，Ｂ２にはそれぞれコネクタ５６の１番
端子、２番端子が接続されており、このコネクタ５６の
１番端子，２番端子との間でのショートについては解析
データ生成部６１での回路情報にはバウンダリースキャ
ン検査対応ＩＣ間での接続情報しかないために解析する
ことが出来ないので、バウンダリースキャン検査装置１
のオペレータがバウンダリースキャン検査対応ＩＣ５
１，５２のＡ１，Ａ２，Ｂ１，Ｂ２間でのショートとい
う表現からコネクタ５６の１番端子，２番端子とのショ
ートも不良要因として類推するようにしている。
【００５７】このようにして解析された結果を不良解析
部２２がテストコントロール部２１に返し、テストコン
トロール部２１は不良内容、不良個所の結果を結果デー
タ登録部２４に登録する指示を出し、結果データ登録部
２４は不良内容、不良個所の結果をデータ登録ファイル
２５に登録する。
部２２がテストコントロール部２１に返し、テストコン
トロール部２１は不良内容、不良個所の結果を結果デー
タ登録部２４に登録する指示を出し、結果データ登録部
２４は不良内容、不良個所の結果をデータ登録ファイル
２５に登録する。
【００５８】ここで本実施形態ではＩ／Ｆ−Ｂｏｘ１０
を設けているために、バウンダリースキャン検査対応の
範囲が増えている。Ｉ／Ｆ−Ｂｏｘ１０を設けなけれ
ば、被バウンダリースキャン検査回路５のバウンダリー
スキャン検査対象範囲はバウンダリースキャン検査対応
ＩＣ５１、５２、５３のそれぞれのＴＤＩ，ＴＤＯ，Ｔ
ＣＫ，ＴＭＳへの配線および、バウンダリースキャン検
査対応ＩＣ５１のバウンダリースキャン検査対応出力端
子Ａ１，Ａ２とバウンダリースキャン検査対応ＩＣ５２
のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２，
バウンダリースキャン検査対応出力端子Ｃ１，Ｃ２、そ
してバウンダリースキャン検査対応ＩＣ５３のバウンダ
リースキャン検査対応入力端子Ｄ１，Ｄ２への配線と、
デジタル入出力部３１の出力端子とバッファーＩＣ５５
の入力端子、インバーターＩＣ５４の入力端子との配
線、さらにはインバーターＩＣ５４の出力端子とバウン
ダリースキャン検査対応ＩＣ５３のバウンダリースキャ
ン検査対応入力端子Ｇの配線にまつわる所だけである。
しかし、Ｉ／Ｆ−Ｂｏｘ１０を設けることにより、さら
に、被バウンダリースキャン検査回路５のバウンダリー
スキャン検査対応ＩＣ５１の信号端子Ｆ１，Ｆ２とバウ
ンダリースキャン検査対応ＩＣ５３の信号端子Ｅ１，Ｅ
２もＩ／Ｆ−Ｂｏｘ１０のバウンダリースキャン検査対
応ＩＣ１０１の信号端子Ｆ１，Ｆ２と、バウンダリース
キャン検査対応ＩＣ１０２の信号端子Ｅ１，Ｅ２にそれ
ぞれ接続されているために、バウンダリースキャン検査
対応ＩＣ５１及び５２の信号端子Ｆ１，Ｆ２，Ｅ１，Ｅ
２もバウンダリースキャン検査対応範囲となる。
を設けているために、バウンダリースキャン検査対応の
範囲が増えている。Ｉ／Ｆ−Ｂｏｘ１０を設けなけれ
ば、被バウンダリースキャン検査回路５のバウンダリー
スキャン検査対象範囲はバウンダリースキャン検査対応
ＩＣ５１、５２、５３のそれぞれのＴＤＩ，ＴＤＯ，Ｔ
ＣＫ，ＴＭＳへの配線および、バウンダリースキャン検
査対応ＩＣ５１のバウンダリースキャン検査対応出力端
子Ａ１，Ａ２とバウンダリースキャン検査対応ＩＣ５２
のバウンダリースキャン検査対応入力端子Ｂ１，Ｂ２，
バウンダリースキャン検査対応出力端子Ｃ１，Ｃ２、そ
してバウンダリースキャン検査対応ＩＣ５３のバウンダ
リースキャン検査対応入力端子Ｄ１，Ｄ２への配線と、
デジタル入出力部３１の出力端子とバッファーＩＣ５５
の入力端子、インバーターＩＣ５４の入力端子との配
線、さらにはインバーターＩＣ５４の出力端子とバウン
ダリースキャン検査対応ＩＣ５３のバウンダリースキャ
ン検査対応入力端子Ｇの配線にまつわる所だけである。
しかし、Ｉ／Ｆ−Ｂｏｘ１０を設けることにより、さら
に、被バウンダリースキャン検査回路５のバウンダリー
スキャン検査対応ＩＣ５１の信号端子Ｆ１，Ｆ２とバウ
ンダリースキャン検査対応ＩＣ５３の信号端子Ｅ１，Ｅ
２もＩ／Ｆ−Ｂｏｘ１０のバウンダリースキャン検査対
応ＩＣ１０１の信号端子Ｆ１，Ｆ２と、バウンダリース
キャン検査対応ＩＣ１０２の信号端子Ｅ１，Ｅ２にそれ
ぞれ接続されているために、バウンダリースキャン検査
対応ＩＣ５１及び５２の信号端子Ｆ１，Ｆ２，Ｅ１，Ｅ
２もバウンダリースキャン検査対応範囲となる。
【００５９】結果として被バウンダリースキャン検査回
路５のバウンダリースキャン検査の出来る範囲は、バウ
ンダリースキャン検査対応ＩＣ５１、５２、５３のそれ
ぞれのＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳへの配線およ
び、バウンダリースキャン検査対応ＩＣ５１のバウンダ
リースキャン検査対応出力端子Ａ１，Ａ２とバウンダリ
ースキャン検査対応ＩＣ５２のバウンダリースキャン検
査対応入力端子Ｂ１，Ｂ２，バウンダリースキャン検査
対応出力端子Ｃ１，Ｃ２、そしてバウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｄ１，Ｄ２への配線と、デジタル入出力部３１の出
力端子とバッファーＩＣ５５の入力端子、インバーター
ＩＣ５４の入力端子との配線、さらにはインバーターＩ
Ｃ５４の出力端子とバウンダリースキャン検査対応ＩＣ
５３のバウンダリースキャン検査対応入力端子Ｇの配線
にまつわる所以外に、バウンダリースキャン検査対応Ｉ
Ｃ５１及び５２の信号端子Ｆ１，Ｆ２，Ｅ１，Ｅ２もバ
ウンダリースキャン検査対応範囲として追加されたこと
になる。
路５のバウンダリースキャン検査の出来る範囲は、バウ
ンダリースキャン検査対応ＩＣ５１、５２、５３のそれ
ぞれのＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳへの配線およ
び、バウンダリースキャン検査対応ＩＣ５１のバウンダ
リースキャン検査対応出力端子Ａ１，Ａ２とバウンダリ
ースキャン検査対応ＩＣ５２のバウンダリースキャン検
査対応入力端子Ｂ１，Ｂ２，バウンダリースキャン検査
対応出力端子Ｃ１，Ｃ２、そしてバウンダリースキャン
検査対応ＩＣ５３のバウンダリースキャン検査対応入力
端子Ｄ１，Ｄ２への配線と、デジタル入出力部３１の出
力端子とバッファーＩＣ５５の入力端子、インバーター
ＩＣ５４の入力端子との配線、さらにはインバーターＩ
Ｃ５４の出力端子とバウンダリースキャン検査対応ＩＣ
５３のバウンダリースキャン検査対応入力端子Ｇの配線
にまつわる所以外に、バウンダリースキャン検査対応Ｉ
Ｃ５１及び５２の信号端子Ｆ１，Ｆ２，Ｅ１，Ｅ２もバ
ウンダリースキャン検査対応範囲として追加されたこと
になる。
【００６０】以上の様に、バウンダリースキャン検査装
置１と被バウンダリースキャン検査回路５の間に、バウ
ンダリースキャン対応ＩＣを持つＩ／Ｆ−Ｂｏｘ１０を
設けて被バウンダリースキャン検査回路５の中にあるバ
ウンダリースキャン回路と接続することでバウンダリー
スキャン検査対象回路を増やすことにより、被バウンダ
リースキャン検査回路５のバウンダリースキャン検査率
をアップする事が出来る。
置１と被バウンダリースキャン検査回路５の間に、バウ
ンダリースキャン対応ＩＣを持つＩ／Ｆ−Ｂｏｘ１０を
設けて被バウンダリースキャン検査回路５の中にあるバ
ウンダリースキャン回路と接続することでバウンダリー
スキャン検査対象回路を増やすことにより、被バウンダ
リースキャン検査回路５のバウンダリースキャン検査率
をアップする事が出来る。
【００６１】
【発明の効果】本発明に係る第１のバウンダリースキャ
ン検査装置では、当該バウンダリースキャン検査装置か
ら分離されたバウンダリースキャンテストベクトル発生
装置で生成されたバウンダリースキャンテストベクトル
を用いて、バウンダリースキャン検査条件が設定される
と共に、その検査条件に応じた実行データが生成され
る。そして、この実行データに基づいてバウンダリース
キャン検査が実行され、検査結果解析時に必要となる被
バウンダリースキャン検査回路の回路情報および期待値
データは、上記バウンダリースキャンテストベクトルに
付加されておりながら上記実行データの生成には使用さ
れることのない上記バウンダリースキャンテストベクト
ルのコメント部分から生成される。したがって、本バウ
ンダリースキャン検査装置によれば、バウンダリースキ
ャンテストベクトル生成部を持つことなく、バウンダリ
ースキャンテストベクトルに付加されたコメント部分か
ら検査結果を解析するのに必要な回路情報および期待値
データが生成されるため、安価な構成でバウンダリース
キャン検査を実行する事ができる。
ン検査装置では、当該バウンダリースキャン検査装置か
ら分離されたバウンダリースキャンテストベクトル発生
装置で生成されたバウンダリースキャンテストベクトル
を用いて、バウンダリースキャン検査条件が設定される
と共に、その検査条件に応じた実行データが生成され
る。そして、この実行データに基づいてバウンダリース
キャン検査が実行され、検査結果解析時に必要となる被
バウンダリースキャン検査回路の回路情報および期待値
データは、上記バウンダリースキャンテストベクトルに
付加されておりながら上記実行データの生成には使用さ
れることのない上記バウンダリースキャンテストベクト
ルのコメント部分から生成される。したがって、本バウ
ンダリースキャン検査装置によれば、バウンダリースキ
ャンテストベクトル生成部を持つことなく、バウンダリ
ースキャンテストベクトルに付加されたコメント部分か
ら検査結果を解析するのに必要な回路情報および期待値
データが生成されるため、安価な構成でバウンダリース
キャン検査を実行する事ができる。
【００６２】本発明に係る第２のバウンダリースキャン
検査装置では、上記第１のバウンダリースキャン検査装
置と同様にしてバウンダリースキャンテストベクトル生
成部を持つことなく、バウンダリースキャンテストベク
トルに付加されたコメント部分から検査結果を解析する
のに必要な回路情報および期待値データが生成されると
共に、バウンダリースキャン検査信号であるＴＤＩ，Ｔ
ＤＯ，ＴＣＫ，ＴＭＳとは別のデジタル入出力信号の制
御が、上記バウンダリースキャン検査信号の一連の流れ
であるバウンダリースキャン検査信号シフト，バウンダ
リースキャン検査信号ラッチ出力，バウンダリースキャ
ン検査結果信号取込み，バウンダリースキャン検査結果
信号シフトの間で行われるのではなくて、上記デジタル
入出力信号の制御が行われた後で上記バウンダリースキ
ャン検査信号の上記一連の流れが行われる。したがっ
て、本バウンダリースキャン検査装置によれば、上記デ
ジタル入出力信号の出力タイミングの制御が簡略化され
た構成で可能となるため、さらに安価な構成でバウンダ
リースキャン検査を実行する事ができる。
検査装置では、上記第１のバウンダリースキャン検査装
置と同様にしてバウンダリースキャンテストベクトル生
成部を持つことなく、バウンダリースキャンテストベク
トルに付加されたコメント部分から検査結果を解析する
のに必要な回路情報および期待値データが生成されると
共に、バウンダリースキャン検査信号であるＴＤＩ，Ｔ
ＤＯ，ＴＣＫ，ＴＭＳとは別のデジタル入出力信号の制
御が、上記バウンダリースキャン検査信号の一連の流れ
であるバウンダリースキャン検査信号シフト，バウンダ
リースキャン検査信号ラッチ出力，バウンダリースキャ
ン検査結果信号取込み，バウンダリースキャン検査結果
信号シフトの間で行われるのではなくて、上記デジタル
入出力信号の制御が行われた後で上記バウンダリースキ
ャン検査信号の上記一連の流れが行われる。したがっ
て、本バウンダリースキャン検査装置によれば、上記デ
ジタル入出力信号の出力タイミングの制御が簡略化され
た構成で可能となるため、さらに安価な構成でバウンダ
リースキャン検査を実行する事ができる。
【００６３】本発明に係る第３のバウンダリースキャン
検査装置では、上記第１のバウンダリースキャン検査装
置と同様にしてバウンダリースキャンテストベクトル生
成部を持つことなく、バウンダリースキャンテストベク
トルに付加されたコメント部分から検査結果を解析する
のに必要な回路情報および期待値データが生成されると
共に、インターフェースボックス内の検査装置用バウン
ダリースキャン回路のバウンダリスキャン検査信号端子
が被バウンダリースキャン検査回路のバウンダリースキ
ャン検査信号端子に接続されると、被バウンダリースキ
ャン検査回路と検査装置用バウンダリースキャン回路と
が単一のバウンダリースキャン回路を形成する。したが
って、本バウンダリースキャン検査装置によれば、上記
第１のバウンダリースキャン検査装置と同様に安価な構
成でバウンダリースキャン検査を実行できるという効果
に加えて、バウンダリースキャン検査対象回路が増える
ことにより被バウンダリースキャン検査回路の検査率が
向上するという効果が得られる。
検査装置では、上記第１のバウンダリースキャン検査装
置と同様にしてバウンダリースキャンテストベクトル生
成部を持つことなく、バウンダリースキャンテストベク
トルに付加されたコメント部分から検査結果を解析する
のに必要な回路情報および期待値データが生成されると
共に、インターフェースボックス内の検査装置用バウン
ダリースキャン回路のバウンダリスキャン検査信号端子
が被バウンダリースキャン検査回路のバウンダリースキ
ャン検査信号端子に接続されると、被バウンダリースキ
ャン検査回路と検査装置用バウンダリースキャン回路と
が単一のバウンダリースキャン回路を形成する。したが
って、本バウンダリースキャン検査装置によれば、上記
第１のバウンダリースキャン検査装置と同様に安価な構
成でバウンダリースキャン検査を実行できるという効果
に加えて、バウンダリースキャン検査対象回路が増える
ことにより被バウンダリースキャン検査回路の検査率が
向上するという効果が得られる。
【００６４】本発明に係る第４のバウンダリースキャン
検査装置によれば、インターフェースボックス内の検査
装置用バウンダリースキャン回路のバウンダリスキャン
検査信号端子が被バウンダリースキャン検査回路のバウ
ンダリースキャン検査信号端子に接続されると、被バウ
ンダリースキャン検査回路と検査装置用バウンダリース
キャン回路とが単一のバウンダリースキャン回路を形成
する。これにより、バウンダリースキャン検査対象回路
が増えるため、被バウンダリースキャン検査回路の検査
率が向上する。
検査装置によれば、インターフェースボックス内の検査
装置用バウンダリースキャン回路のバウンダリスキャン
検査信号端子が被バウンダリースキャン検査回路のバウ
ンダリースキャン検査信号端子に接続されると、被バウ
ンダリースキャン検査回路と検査装置用バウンダリース
キャン回路とが単一のバウンダリースキャン回路を形成
する。これにより、バウンダリースキャン検査対象回路
が増えるため、被バウンダリースキャン検査回路の検査
率が向上する。
【図面の簡単な説明】
【図１】 本発明の一実施形態（実施形態１）であるバ
ウンダリースキャン検査装置を示すブロック図。
ウンダリースキャン検査装置を示すブロック図。
【図２】 コメント部分から作成された接続対応テーブ
ルを示す図。
ルを示す図。
【図３】 コメント部分から作成された期待値データを
示す図。
示す図。
【図４】 本発明の他の実施形態（実施形態２）である
バウンダリースキャン検査装置を示すブロック図。
バウンダリースキャン検査装置を示すブロック図。
【図５】 従来のバウンダリースキャン検査装置を示す
ブロック図。
ブロック図。
【図６】 バウンダリースキャン検査信号の一連の流れ
を示す図。
を示す図。
【図７】 バウンダリースキャンテストベクトルのコメ
ント部分の一部を示す図。
ント部分の一部を示す図。
【図８】 従来使用していた期待値データファイルを示
す図。
す図。
【図９】 従来使用していたボードファイルを示す図。
１ 本発明のバウンダリースキャン検査装置 ２ テスト実行部 ３ テスト実行データ生成部 ４ 検査条件設定部 ５ 被バウンダリースキャン検査回路 ６ ＢＳＤＬ（Ｂｏｕｎｄａｒｙ Ｓｃａｎ Ｄｅｓ
ｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ）ファイル ７ ＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓ
ｉｇｎ）データ ８ バウンダリースキャンテストベクトル生成装置 ９ テストベクトルファイル（ＴＶファイル） １０ インターフェースボックス １１ 従来のバウンダリースキャン検査装置 １２ バウンダリースキャンテストベクトル生成部 ２１ テストコントロール部 ２２ 不良解析部 ２３ 検査信号処理部 ２４ 結果データ登録部 ２５ データ登録ファイル ３１ デジタル入出力部 ４１ バウンダリースキャン検査信号シフト ４２ バウンダリースキャン検査信号ラッチ出力 ４３ バウンダリースキャン検査結果信号取込み ４４ バウンダリースキャン検査結果信号シフト ５１ バウンダリースキャン検査対応ＩＣ ５２ バウンダリースキャン検査対応ＩＣ ５３ バウンダリースキャン検査対応ＩＣ ５４ インバーターＩＣ ５５ バッファーＩＣ ５６ コネクタ ６１ 解析データ生成部 １０１ バウンダリースキャン検査対応ＩＣ １０２ バウンダリースキャン検査対応ＩＣ １２２ 従来の不良解析部 １２３ 従来の検査信号処理部
ｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ）ファイル ７ ＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓ
ｉｇｎ）データ ８ バウンダリースキャンテストベクトル生成装置 ９ テストベクトルファイル（ＴＶファイル） １０ インターフェースボックス １１ 従来のバウンダリースキャン検査装置 １２ バウンダリースキャンテストベクトル生成部 ２１ テストコントロール部 ２２ 不良解析部 ２３ 検査信号処理部 ２４ 結果データ登録部 ２５ データ登録ファイル ３１ デジタル入出力部 ４１ バウンダリースキャン検査信号シフト ４２ バウンダリースキャン検査信号ラッチ出力 ４３ バウンダリースキャン検査結果信号取込み ４４ バウンダリースキャン検査結果信号シフト ５１ バウンダリースキャン検査対応ＩＣ ５２ バウンダリースキャン検査対応ＩＣ ５３ バウンダリースキャン検査対応ＩＣ ５４ インバーターＩＣ ５５ バッファーＩＣ ５６ コネクタ ６１ 解析データ生成部 １０１ バウンダリースキャン検査対応ＩＣ １０２ バウンダリースキャン検査対応ＩＣ １２２ 従来の不良解析部 １２３ 従来の検査信号処理部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイムズ・エル・ハッチンソン アメリカ合衆国80301コロラド州ボールダ ー、スポッテッド・ホース・トレイル5310 番 (72)発明者 ダニエル・ジー・ビーン アメリカ合衆国80521コロラド州フォー ト・コリンズ、サウス・ハウズ・ストリー ト421番、アパートメント406 (72)発明者 ケネス・ピー・パーカー アメリカ合衆国80525コロラド州フォー ト・コリンズ、ハニーローカスト・コート 5213番 (72)発明者 デイビッド・ジェイ・ラスティシ アメリカ合衆国80537コロラド州ラブラン ド、グローブ・コート800番 (72)発明者 高浦 敬祐 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 川端 統夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大木 裕之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 植松 孝則 東京都八王子市高倉町９番１号 日本ヒュ ーレット・パッカード株式会社内
Claims (4)
- 【請求項１】 バウンダリースキャン検査装置におい
て、 被バウンダリースキャン検査回路に応じたバウンダリー
スキャンテストベクトルであって外部に別途設けられた
バウンダリースキャンテストベクトル発生装置で生成さ
れたバウンダリースキャンテストベクトルを用いて、該
バウンダリースキャンテストベクトルを基に検査条件に
応じた実行データを生成するテスト実行データ生成手段
と、 バウンダリースキャン検査時の上記検査条件を設定する
検査条件設定手段と、 上記実行データに基づいてバウンダリースキャン検査を
実行するテスト実行手段と、 検査結果解析時に必要となる上記被バウンダリースキャ
ン検査回路の回路情報および期待値データを、上記バウ
ンダリースキャンテストベクトルに付加されておりなが
ら上記実行データの生成には使用されることのない上記
バウンダリースキャンテストベクトルのコメント部分か
ら生成する解析データ生成手段と、を備え、上記被バウ
ンダリースキャン検査回路に応じたバウンダリースキャ
ンテストベクトルの生成機能を持つことなく検査結果の
解析を可能にしたことを特徴とするバウンダリースキャ
ン検査装置。 - 【請求項２】 請求項１に記載のバウンダリースキャン
検査装置において、 上記テスト実行手段は、バウンダリースキャン検査信号
であるＴＤＩ，ＴＤＯ，ＴＣＫ，ＴＭＳとは別のデジタ
ル入出力信号の制御を上記バウンダリースキャン検査信
号の一連の流れであるバウンダリースキャン検査信号シ
フト，バウンダリースキャン検査信号ラッチ出力，バウ
ンダリースキャン検査結果信号取込み，バウンダリース
キャン検査結果信号シフトの間で行うのではなくて、上
記デジタル入出力信号の制御を行った後で上記バウンダ
リースキャン検査信号の上記一連の流れを行う様にした
ことを特徴とするバウンダリースキャン検査装置。 - 【請求項３】 請求項１に記載のバウンダリースキャン
検査装置において、 上記被バウンダリースキャン検査回路は、バウンダリー
スキャン検査信号の入力および出力を行うためのバウン
ダリースキャン検査信号端子を有し、 上記テスト実行手段は、上記被バウンダリースキャン検
査回路に対する入力および出力の信号であるＴＤＩ，Ｔ
ＤＯ，ＴＣＫ，ＴＭＳを含むバウンダリースキャン検査
信号を制御し、 上記バウンダリースキャン検査信号の入力および出力を
行うためのバウンダリスキャン検査信号端子を有する検
査装置用バウンダリースキャン回路を含むインターフェ
ースボックスを更に備え、上記検査装置用バウンダリー
スキャン回路のバウンダリスキャン検査信号端子が上記
被バウンダリースキャン検査回路のバウンダリースキャ
ン検査信号端子に接続されると、上記被バウンダリース
キャン検査回路と上記検査装置用バウンダリースキャン
回路とが単一のバウンダリースキャン回路を形成するこ
とを特徴とするバウンダリースキャン検査装置。 - 【請求項４】 被バウンダリースキャン検査回路にバウ
ンダリースキャン検査信号を入力し該被バウンダリース
キャン検査回路から出力されるバウンダリースキャン検
査信号を受け取ることでバウンダリースキャン検査を行
うバウンダリースキャン検査装置において、 上記バウンダリースキャン検査信号の入力および出力を
行うためのバウンダリスキャン検査信号端子を有する検
査装置用バウンダリースキャン回路を含むインターフェ
ースボックスを備え、 上記被バウンダリースキャン検査回路は上記バウンダリ
ースキャン検査信号の入力および出力を行うためのバウ
ンダリースキャン検査信号端子を有し、 上記検査装置用バウンダリースキャン回路のバウンダリ
スキャン検査信号端子が上記被バウンダリースキャン検
査回路のバウンダリースキャン検査信号端子に接続され
ると、上記被バウンダリースキャン検査回路と上記検査
装置用バウンダリースキャン回路とが単一のバウンダリ
ースキャン回路を形成することを特徴とするバウンダリ
ースキャン検査装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/805,553 US5751737A (en) | 1997-02-26 | 1997-02-26 | Boundary scan testing device |
| US08/805553 | 1997-02-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10311869A true JPH10311869A (ja) | 1998-11-24 |
| JP3853060B2 JP3853060B2 (ja) | 2006-12-06 |
Family
ID=25191900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04519298A Expired - Fee Related JP3853060B2 (ja) | 1997-02-26 | 1998-02-26 | バウンダリースキャン検査装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5751737A (ja) |
| JP (1) | JP3853060B2 (ja) |
| KR (1) | KR100537664B1 (ja) |
| TW (1) | TW388823B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100348992C (zh) * | 2003-11-19 | 2007-11-14 | 华为技术有限公司 | 一种外围互连线的测试方法 |
| CN100351638C (zh) * | 2003-05-01 | 2007-11-28 | 中兴通讯股份有限公司 | 一种集成电路边界扫描测试装置 |
| CN100427964C (zh) * | 2003-08-04 | 2008-10-22 | 华为技术有限公司 | 一种电路板的边界扫描测试方法 |
| JP2011505573A (ja) * | 2007-12-04 | 2011-02-24 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | 並列アクセスおよび直列アクセスを伴う、システムオンチップをテストするための方法ならびに装置 |
| JP2011102803A (ja) * | 2009-11-10 | 2011-05-26 | Jtag Technologies Bv | プリント回路基板上の接続をテストする方法および装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100301015B1 (ko) * | 1998-10-15 | 2001-09-06 | 윤종용 | 지시자 위치 제어 방법 |
| US7149001B1 (en) | 1999-11-19 | 2006-12-12 | Sharp Laboratories Of America, Inc. | System for supporting a multiplicity of copy features |
| US6813739B1 (en) * | 2000-04-04 | 2004-11-02 | Silicon Graphics, Inc. | Scan interface chip (SIC) system and method for scan testing electronic systems |
| TW538250B (en) | 2000-04-21 | 2003-06-21 | Ind Tech Res Inst | Built-in self-verification circuit applied in system chip design |
| KR100379721B1 (ko) * | 2001-05-23 | 2003-04-10 | 송동섭 | 경계주사 테스트용 테스트벡터의 생성방법 |
| US7428661B2 (en) * | 2001-09-21 | 2008-09-23 | Sam Michael | Test and debug processor and method |
| US6988229B1 (en) | 2002-02-11 | 2006-01-17 | Folea Jr Richard Victor | Method and apparatus for monitoring and controlling boundary scan enabled devices |
| JP4355525B2 (ja) * | 2002-10-09 | 2009-11-04 | 富士通マイクロエレクトロニクス株式会社 | 検証支援方法、検証支援プログラムおよび検証支援装置 |
| US20100180104A1 (en) * | 2009-01-15 | 2010-07-15 | Via Technologies, Inc. | Apparatus and method for patching microcode in a microprocessor using private ram of the microprocessor |
| US9152520B2 (en) * | 2013-09-26 | 2015-10-06 | Texas Instruments Incorporated | Programmable interface-based validation and debug |
| JP6386434B2 (ja) * | 2015-10-08 | 2018-09-05 | 株式会社アドバンテスト | 試験装置、試験信号供給装置、試験方法、およびプログラム |
| US10976367B2 (en) * | 2018-12-13 | 2021-04-13 | Micron Technology, Inc. | Controller structural testing with automated test vectors |
| TWI773402B (zh) * | 2021-06-24 | 2022-08-01 | 英業達股份有限公司 | 提高邊界掃描測試的腳位測試涵蓋率系統及其方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627842A (en) * | 1993-01-21 | 1997-05-06 | Digital Equipment Corporation | Architecture for system-wide standardized intra-module and inter-module fault testing |
| US5668817A (en) * | 1996-07-11 | 1997-09-16 | Northern Telecom Limited | Self-testable digital signal processor and method for self-testing of integrating circuits including DSP data paths |
-
1997
- 1997-02-26 US US08/805,553 patent/US5751737A/en not_active Expired - Fee Related
-
1998
- 1998-02-25 TW TW087102705A patent/TW388823B/zh not_active IP Right Cessation
- 1998-02-26 KR KR1019980006254A patent/KR100537664B1/ko not_active IP Right Cessation
- 1998-02-26 JP JP04519298A patent/JP3853060B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100351638C (zh) * | 2003-05-01 | 2007-11-28 | 中兴通讯股份有限公司 | 一种集成电路边界扫描测试装置 |
| CN100427964C (zh) * | 2003-08-04 | 2008-10-22 | 华为技术有限公司 | 一种电路板的边界扫描测试方法 |
| CN100348992C (zh) * | 2003-11-19 | 2007-11-14 | 华为技术有限公司 | 一种外围互连线的测试方法 |
| JP2011505573A (ja) * | 2007-12-04 | 2011-02-24 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | 並列アクセスおよび直列アクセスを伴う、システムオンチップをテストするための方法ならびに装置 |
| JP2011102803A (ja) * | 2009-11-10 | 2011-05-26 | Jtag Technologies Bv | プリント回路基板上の接続をテストする方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100537664B1 (ko) | 2006-03-27 |
| TW388823B (en) | 2000-05-01 |
| US5751737A (en) | 1998-05-12 |
| JP3853060B2 (ja) | 2006-12-06 |
| KR19980071767A (ko) | 1998-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10311869A (ja) | バウンダリースキャン検査装置 | |
| CN102156255B (zh) | 用于测试印刷电路板上的连接的方法及装置 | |
| JP2004509425A (ja) | テストコントローラアクセスデータを用いて回路をテスト及び／または診断する方法及びシステム | |
| US6760890B2 (en) | Systems and methods for linking a graphical display and an n-dimensional data structure in a graphical user interface | |
| US6721923B2 (en) | System and method for generating integrated circuit boundary register description data | |
| JPH0618635A (ja) | モデルのパターンマッチングに基づくプリント回路基板のための機能テストの生成方法 | |
| JP6297091B2 (ja) | 電子システムならびにシステム診断回路およびその動作方法 | |
| US7149943B2 (en) | System for flexible embedded Boundary Scan testing | |
| US7036046B2 (en) | PLD debugging hub | |
| Matos et al. | A boundary scan test controller for hierarchical BIST | |
| US9239897B2 (en) | Hierarchical testing architecture using core circuit with pseudo-interfaces | |
| JP4160656B2 (ja) | プリント回路基板のテスト方法 | |
| Lubaszewski et al. | A pragmatic test and diagnosis methodology for partially testable MCMs | |
| US7251761B2 (en) | Assembly for LSI test and method for the test | |
| JP2004280426A (ja) | 論理集積回路の内部信号トレース装置 | |
| JP2005069859A (ja) | 検査装置及び波形表示装置 | |
| US7051254B2 (en) | Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device | |
| Haberl et al. | A chip solution to hierarchical and boundary-scan compatible board level BIST | |
| Dettmer | JTAG-setting the standard for boundary-scan testing | |
| Ferreira et al. | A modular architecture for BIST of boundary scan boards | |
| JP2005214957A (ja) | バウンダリスキャン可視化方法 | |
| Bäckström | Boundary-Scan in the ATCA standard | |
| Jutman et al. | Web-Based Training System for Teaching Principles of Boundary Scan Technique | |
| CN100589082C (zh) | 检查装置调试系统 | |
| JP5347947B2 (ja) | 電子機器及びストレス試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| LAPS | Cancellation because of no payment of annual fees |