JP2005069859A

JP2005069859A - 検査装置及び波形表示装置

Info

Publication number: JP2005069859A
Application number: JP2003299730A
Authority: JP
Inventors: Nobuhiro Suetsugu; 伸浩末次; Yuzo Iwai; 裕三岩井; Yasuyuki Maeda; 康之前田; Hideaki Minamide; 英明南出
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-08-25
Filing date: 2003-08-25
Publication date: 2005-03-17
Also published as: CN100492029C; KR20050022313A; CN1591030A; KR100682183B1

Abstract

【課題】検査を実行する手順や規格値を記述するプログラム並びに画面に波形を表示するプログラムとは独立して、外部信号とプログラム変数を検出し、両者の波形を同一の画面に同時に表示し、この両者の比較を容易にすることによって、デバッグ時の効率を向上させる。
【解決手段】検査プログラムに従って検査を行う検査装置であって、検査プログラムに従って検査を行う実行手段と、検査プログラム内のプログラム変数及び検査装置から入出力される外部信号を記憶する記憶手段と、プログラム変数及び外部信号から所定の信号を選択して波形表示する波形表示手段を備え、プログラム変数及び外部信号を、検査プログラムの実行手段と独立して波形で表示可能としたことを特徴とする。
【選択図】図２

Description

この発明は、電気製品、機械製品など一般工業製品の生産ラインや生産システムで行われる製品検査に適用される検査装置に係り、特に、検査の手順や判断処理を検査対象に応じてプログラミングによって実現するプログラマブルな検査装置に関するものである。

従来、複数の実行可能関数および複数のデータ形式を定義する情報を格納するメモリと、仮想的な装置および装置の少なくとも１つを制御するために画像をディスプレイするディスプレイ手段と、ユーザの入力を受け取る手段と、データプロセッサとを含むコンピュータをプログラムする方法であって、該方法は、前記ディスプレイ手段上のデータフロー図であって、前記複数の実行可能関数のいずれかに対応する関数アイコンと、前記複数のデータ形式のいずれかに対応する変数アイコンと、前記データフロー図の制御の流れを示すスケジュールアイコンと、前記関数アイコン、前記変数アイコン、および前記スケジュールアイコンを相互に接続するアークとを含むデータフロー図を、前記ユーザの入力に応じて組み立てるデータフロー図組立ステップと、ユーザの入力に応じてディスプレイ上に前面パネル（ｆｒｏｎｔｐａｎｅｌ）を組み立てる前面パネル組立ステップと、実行可能プログラムであって、前記関数アイコンにより示され、および前記アークにより示された通りに相互に接続された１つ以上の前記実行可能関数を含み、ならびに前記スケジュールアイコンにより示された通りに前記少なくとも１つの第１関数アイコンに対して確立された制御フローを有する実行可能プログラムを、前記データフロー図および前記実行可能プログラムに対するユーザインタフェースを与える前記前面パネルに応じて生成する実行可能プログラム生成ステップとを備え、前記データフロー図組立ステップは、前記データフロー図中の少なくとも１つの第１関数アイコンを前記データフロー図中の前記スケジュールアイコン内に実質的に置くステップを含み、前記実行可能プログラムは、前記少なくとも１つの第１関数アイコンを前記スケジュールアイコン内に実質的に置くことにより示された通りに前記少なくとも１つの第１関数アイコンに対して確立された制御フローを有し、前記データフロー図組み立てステップは、前記データフロー図中の少なくとも１つの第２関数アイコンを前記データフロー図中の前記スケジュールアイコン外に実質的に置くステップを含み、前記実行可能プログラムは、前記少なくとも１つの第２関数アイコンを前記スケジュールアイコン外に実質的に置くために、前記少なくとも１つの第２関数アイコンに対して確立された制御フローを有さないことを特徴とするものがあった。（例えば、下記の特許文献１参照）

特許第３０１６７８３号（請求項１）

従来の前記特許文献１のシステムにおいて、オブジェクト指向の表示部品によって、表示画面をプログラミングし、この画面に冶具のピンで観測される信号をＡＤ変換によって電子計算機に取り込み、これと、さらに検査手順や規格値のためのプログラム内変数とを前記表示画面に表示して比較を行うという方法が可能であリ、この場合、別途計測器のための手間とコスト、設置スペース、および別々の画面の波形を見比べることによるミスを軽減するのに効果があると考えられる。しかしながら、この場合、オブジェクト指向によって手間の軽減効果はあるが、前記表示画面のプログラミングとそのデバッグという行為は完全にはなくなっていないという問題がある。

この発明は、上記のような問題点を解消するためになされたものであり、検査を実行する手順や規格値を記述するプログラム並びに画面に波形を表示するプログラムとは独立して、外部信号とプログラム変数を検出し、両者の波形を同一の画面に同時に表示し、この両者の比較を容易にすることによって、デバッグ時の効率を向上させる検査装置を提供することを目的とする。

この発明による検査装置は、検査プログラムに従って検査を行う実行手段と、検査プログラム内のプログラム変数及び検査装置から入出力される外部信号を記憶する記憶手段と、プログラム変数及び外部信号から所定の信号を選択して波形表示する波形表示手段を備え、プログラム変数及び外部信号を、検査プログラムの実行手段と独立して波形で表示可能としたことを特徴とする。

この発明による波形表示装置は、検査プログラムに従って検査を行う検査装置と通信回線で接続される波形表示装置であって、前記検査装置から前記検査プログラム内のプログラム変数及び前記検査装置から入出力される外部信号を取り込む手段と、前記プログラム変数及び前記外部信号から所定の信号を選択して波形表示する波形表示手段を備えたことを特徴とする。

この発明の検査装置によれば、検査プログラム内のプログラム変数及び検査装置から入出力される外部信号を記憶する記憶手段と、プログラム変数及び外部信号から所定の信号を選択して波形表示する波形表示手段を備え、プログラム変数及び外部信号を、検査プログラムの実行手段と独立して波形で表示可能としたので、外部信号を観測しながら、プログラム内変数に正しく一致しているかの確認作業を効率化することができる。

この発明の波形表示装置によれば、検査プログラムに従って検査を行う検査装置と通信回線で接続され、検査装置から検査プログラム内のプログラム変数及び検査装置から入出力される外部信号を取り込む手段と、プログラム変数及び外部信号から所定の信号を選択して波形表示する波形表示手段を備えたので、検査装置自体の構造に何ら改良を加えることなく、この波形表示装置により、外部信号を観測しながら、プログラム内変数に正しく一致しているかの確認作業を効率化することができる

発明の前提技術．
生産ラインや生産システムでは、製造製品に対し何らかの加工および組み立てを行った後に、正しく製品または半完成製品が出来上がっているかを調べるために、検査装置による検査が行われている。検査装置は、検査対象である製造製品の各部位に対し、所定の手順に従って試験信号を与える。この信号は、製造製品の各機能ブロックを通過し、応答信号として検査装置によって検出される。この応答信号が所定の範囲以内に入っている場合、製造製品は良品と判定され、所定の範囲の外に出ている場合は、不良品とされる。不良品の場合、手直しを行って再び検査装置によって検査されたり、生産ラインから廃除されたりする。

例えば、電気製品の場合、様々な回路ブロックから成り立っているが、ある回路ブロックが正しい部品によって正しく組み立てられているか検査する場合、検査装置は、この回路ブロックに試験用の電圧または電流を与える。この試験信号はこの回路ブロックを通過し、出力電圧または電流として外部に出力されたり、次段の回路ブロックに伝達されたりするが、検査装置は、この出力信号を検出して所定の規格値と比較することによって該当の回路ブロックの良否判定を行う。一般に電気製品は、このような回路ブロックの集合体であり、検査装置は、各回路ブロックを所定の手順で試験信号により順次試験を行い、最終的に良品か不良品かの判定を行う。

図１５は、上記所定の手順で順次試験を行う検査装置の構成を示す図である。図において、検査装置１５００は、一般には電子計算機１５０５を中心に、表示デバイス１５０６、試験信号を発生させるＤＡ変換回路１５０３、応答信号を検出するＡＤ変換回路１５０９、ＤＡ変換回路１５０３およびＡＤ変換回路１５０９を結合するためのコネクターケーブル（ハーネス）１５１０、複数のハーネスを一本のハーネスにまとめ上げるための配線変換基板１５０８、配線変換基板１５０８と治具１５１２を接続するハーネス１５１１、検査対象１５０７に信号を直接付与しかつ受け取るピン１５０２を備えた治具１５１２から構成され、この電子計算機１５０５の一例として、パーソナルコンピューターが挙げられる。ここで、検査の手順や、良否判定のための基準値とその比較処理は、電子計算機内のプログラムによって記述され実行される。

次に、図１６は図１５の検査装置のプログラムによる処理と信号の伝達の例を示す。検査の手順は図１６のフローチャートで示すプログラムにより表現され、ＣやＢＡＳＩＣ等の言語によって記述される。この検査手順において、試験信号出力ステップＳ１６０１では、検査装置の電子計算機１５０５からＤＡ変換回路１５０３を通して試験信号が出力される。この試験信号は、ハーネス１５１０、配線変換基板１５０８、次段のハーネス１５１１、治具１５１２、ピン１５０２を経由して、検査対象１５０７に印加される。この試験信号は、検査対象１５０７の中の機能ブロックを通過し、そのブロックの出力信号となる。この出力信号は、試験信号とは逆に、ピン１５０２、冶具１５１２、ハーネス１５１１、配線変換基板１５０８、ハーネス１５１０、ＡＤ変換回路１５０９を経由し、検査装置の電子計算機１５０５へ戻される。図１６の信号検出ステップＳ１６０２では、このＡＤ変換回路１５０９からの信号を電子計算機１５０５のプログラム処理内部に取り込む。その後、規格値との判定ステップＳ１６０３において、出力信号と規格値との比較が行われ、良否判定がなされる。なお、図１５で電子計算機１５０５の表示デバイス１５０６には、検査の良否判定結果に応じて例えばＯＫやＮＧのメッセージや、検出した信号の波形など、検査装置の内部で行われている処理状態を人が外部から見やすく表示するのが一般的である。

ここで、検査装置のプログラムの記述であるが、これはソフトウェア全般に対して一般に言えることであるが、手間のかかる作業である。これに対して、前記特許文献１にあるシステムは、主に自動計測システムを構築するものであるが、所定の手順に従って計測を行うためのプログラムをブロック図で記述し、ブロック図の内容を対象の電子計算機が実行する構成によって、プログラムの作成工数を軽減することに効果をあげている。さらにこのシステムでは、プログラム内の変数の変化を見やすく表示するために、グラフィカルに波形を表示するための画面を作成するためのプログラミングに対しても、表示のためのソフトウェア部品をオブジェクト指向によってあらかじめ複数用意し、この中から必要な部品を選択し、選択した部品に対しプログラム内の変数にリンクを張り、これを電子計算機はプログラムと解釈し画面表示を実行するという構成によって、波形表示画面の作成を効率化している。この様なプログラムをグラフィカルな記述で実現する手法は、他の産業用途（シーケンス制御）へ向けたプログラマブル・ロジック・コントローラでも実施例が見られる。また、オブジェクト指向のソフトウェア部品による表示画面の作成手法もプログラマブル表示器で同様の実施例が見られる。

次に、図１５と図１６で示した検査装置の作成段階での手順について述べる。検査装置およびそのプログラムは、一般に検査装置の設計図面、各種変換回路やハーネスの結線図、検査手順のフローチャート、フローチャートを実際に計算機に実行させるためのプログラム等を順次作成し、図面と結線図に応じたハードウェアの作成および組み立てを行い、プログラムは電子計算機へ組み込まれ検査装置全体が構成される。そして次は、デバッグとよばれる作業が行われる。このデバッグは、図面や結線図、あるいは作成したハードウェアに設計または組み立ての間違いが無いか、さらにプログラムにも設計ミスやコーディングミスが無いかを検査装置を動作させながら確認し、間違いが見つかった場合は、これを修正していく作業である。デバッグが完了し、検査装置の動作が正常である事が確認できると、検査装置の作成が終了し、生産ラインなどへ搬入され、以降は稼動となる。

このデバッグで最も一般的な手法は、プログラムをステップ的に実行していき、プログラムのロジックが正しいか、プログラム内の各変数のデータは正しいかを順次確認し、特にＤＡ変換ステップでは、プログラム内の変数がＤＡ変換され、これが信号として正しく末端の冶具のピンまで届いているかをオシロスコープやテスターなどの計測機器で波形を観測し、これが元のプログラム内の変数変化と等しいかを確認するものである。同様に、ＡＤ変換ステップでは、冶具のピンで計測機器によって観測される信号がプログラム内の所定の変数に正しく読み込まれているかを変数の変化を見て確認する。このデバッグ作業で、例えば仮にＤＡ変換された信号波形が冶具のピンで正しく観測されなかった場合、ＤＡ変換回路、ハーネスまたは配線変換基板のいずれかに設計ミスまたは組立ミスがあるものと判断し、今度は冶具のピンではなく、ハーネスや配線基板、ＤＡ変換回路の各部位で検出される信号を計測機器で観測し、ミスの箇所を特定、これを修正していく。

上記検査装置のデバッグ作業において、冶具のピンで観測される信号と、プログラム内の変数の変化が一致しているかを調べる際に、手間、コスト、作業スペースが加わり、正確さの点で課題があった。すなわち、別途計測器を用意し、ピンの波形を計測器の表示画面に表示し、さらにこれとは別にプログラム変数の変化を検査装置に備え付けられている画面に波形で表示するためのプログラムを用意し、これを実行させ、プログラム変数の変化を表示させた上、計測器が表示する波形と見比べるという作業が必要なため、計測器のコスト、計測器を設置するスペース、プログラム変数の表示のためのプログラミングの手間、このプログラムのミスをデバッグしてミスを修正する手間、さらには、この両者の波形を見比べる時に、別々の画面を目視によって比較するため正確な比較ができないといった問題があった。特に、目視による比較でミスが起こりやすい要因として、測定器の表示画面の大きさ、解像度、表示スケーリングと、プログラム変数の表示のための画面のそれらは一般には異なるため、同じ波形であっても一見異なる波形に見えるという課題もあった。

これに対して、前記特許文献１のシステムは、オブジェクト指向の表示部品によって、表示画面をプログラミングし、この画面に冶具のピンで観測される信号をＡＤ変換によって電子計算機に取り込み、これと、さらに検査手順や規格値のためのプログラム内変数とを前記表示画面に表示して比較を行うという方法が可能であり、この場合、別途計測器のための手間とコスト、設置スペース、および別々の画面の波形を見比べることによるミスを軽減するのに効果があると考えられる。しかし、この場合も、オブジェクト指向によって手間の軽減効果はあるが、前記表示画面のプログラミングとそのデバッグという行為は完全にはなくなっていないという問題がある。

また、冶具のピンの信号表示とプログラム変数の波形表示を目視によって比較する代わりに、対象の電子計算機によって正確に行わせようとすることも可能であるが、この場合、その比較のためのプログラムがさらに別途必要となり、プログラム作成とそのデバッグの手間が増大するという課題がある。さらに、冶具のピンの信号は、ノイズや途中の伝送経路のインピーダンスにより、波形が本来の姿から変化したり、時間的なずれを生じたりする場合があり、プログラム変数との一致を目視による比較で判断することを一層困難にしたり、比較を行わせるプログラムを別途用意する場合に、これら信号の変化を加味またはキャンセルする処理を追加する手間がさらに発生するという課題もある。

ここで、冶具等の外部の信号とプログラム内変数との比較は、デバッグのための行為であり、この比較のためにプログラム内変数を表示したり、比較そのものを対象の電子計算機によって処理させたりする部分にプログラミングが要求される場合、これは、検査装置の稼動段階のための本来のプログラムである手順や規格値を記述するプログラミングとは別であり、付加的な労力であることを既に述べた。さらに、これは、デバッグ段階では、これら本来のプログラムのデバッグと、付加的なプログラムのデバッグの両者を行う時に、この両者がプログラムとして分離されておらず、一体になっている場合、デバッグしている箇所が本来の部分であるのか、付加的な部分であるのか整理がしにくくなり、デバッグ作業を混乱させるという課題にもつながる。

この発明による検査装置は、上記課題を解決するためのものであり、検査を実行する手順や規格値を記述するプログラム並びに画面に波形を表示するプログラムとは独立して、冶具等の外部信号を検出すると共に、検査手順を記述したプログラム変数を検出し、両者の波形を同一の画面に同時に表示し、この両者の比較を容易にすることによって、デバッグ時の効率を向上させる。

さらに、外部信号とプログラム変数の両者を取り込んだ後、この比較を目視によらず、検査装置内の比較手段によって比較し、また、外部信号またはプログラム変数に対して許容誤差をキャンセルしたり、時間軸のずれを補正したり、フィルタリングによってノイズなどの不要成分を除去したり、その他任意の演算処理を行った後に比較を行うことにより、デバッグ効率を向上させる。

さらに、検査装置と通信回線で接続され、その検査装置内のプログラム変数を前記通信回線によって読み込み、これとは別に冶具等の外部信号を入力し、前記プログラム変数と、前記外部信号の両者を表示手段に並べてまたは重ね合わせて表示することにより、デバッグ時の効率を向上させる。

実施の形態１．
この発明の実施の形態１による検査装置は、検査手順や規格値を記述するプログラムおよびその実行手段とは別の構成で、プログラム変数及び外部信号を読み取り、プログラム変数の変化を示す波形と外部信号とを、同一の画面に表示する波形表示手段を備え、検査装置のデバッグ段階で、外部信号を観測しながら、これがプログラム変数に正しく一致しているかの確認作業を効率化するものである。更に、冶具等の外部の信号を入力する外部信号検出手段を新たに設置する。

図１はこの発明の実施の形態１による検査装置の基本構成を示す図である。図１において、検査装置１００のハードウェアは、電子計算機１０５を中心に、表示デバイス１０６、試験信号を発生させるＤＡ変換回路１０３、応答信号を検出するＡＤ変換回路１０９、ＤＡ変換回路１０３およびＡＤ変換回路１０９を結合するためのコネクターケーブル（ハーネス）１１０、複数のハーネスを一本のハーネスにまとめ上げるための配線変換基板１０８、配線変換基板１０８と治具１１２を接続するハーネス１１１、検査対象１０７に信号を直接付与しかつ受け取るピン１０２を備えた治具１１２から構成される。

さらに、検査装置１００は、前記構成に加えて、外部の信号を検出する外部信号検出手段１０１と、外部信号検出手段１０１で検出された信号を検査装置の中心部である電子計算機１０５に取り込むためのＡ／Ｄ変換手段１０４を備えている。そして、外部信号検出手段１０１およびＡ／Ｄ変換手段１０４によって外部信号入力手段を構成している。これらは、Ｄ／Ａ変換手段１０３により治具１０２のピンなどに出力された電圧値を測定するためのものであり、例えば外部信号検出手段１０１の先端をプローブとし、このプローブとＡ／Ｄ変換手段１０４を柔軟なケーブルで接続することによって、電子計算機１０５から治具のピン１０２に出力される信号を検出することができる。さらに、治具のピン１０２に出力される信号のみならず、検査対象１０７の任意の回路ブロックの出力信号や、配線変換基板１０８で中継される信号を検出し、検査対象１０７からＡ／Ｄ変換手段１０９を通して電子計算機１０５に読み込まれる信号の外部の状態を検出する。

次に、図２は図１の電子計算機１０５の内部で主にソフトウェアで実現される検査装置の機能ブロック図である。プログラムデータ２０１は、検査手順や規格値をソフトウェアによって処理するためのプログラムデータであり、電子計算機１０５内のＲＡＭやＲＯＭなどの記憶デバイスに格納され、電子計算機１０５の中央演算処理部等（ＣＰＵ）の制御タスク２０３によって実行される。この部分は、検査装置の稼動段階では、生産システムで行われる製品検査の本来の処理を行う部分である。画面データ２０２は、図１の表示デバイス１０６に表示を行うためのもので、表示するメッセージや波形などの画面データであり、これも、電子計算機１０５内のＲＡＭやＲＯＭなどの記憶デバイスに格納され、電子計算機１０５の中央演算処理部等（ＣＰＵ）の画面表示タスク２０４によって処理される。この部分も、検査装置の稼動段階では、生産システムで行われる製品検査の本来の処理を行う部分であり、ＯＫ、ＮＧの判定結果を表示したり、生産中に検査した各部の波形の表示を行ったりするものである。図２では、プログラムデータ２０１と画面データ２０２、並びに制御タスク２０３と画面表示タスク２０４を別々に構成しており、マルチタスクＯＳにより管理される計算機システムではこの構成で最適となる。ただし、プログラムデータ２０１と画面データ２０２、並びに制御タスク２０３と画面表示タスク２０４を別々に構成せず、一体のものとして構成することも可能である。

図２において、制御タスク２０３と画面表示タスク２０４の別々に提供される各タスク間で、信号データや変数データを共通に利用するために、共有メモリ２０５を設けている。共有メモリ２０５において、Ｄａｔａ０、Ｄａｔａ１、・・・とあるのは、制御タスク２０３または画面表示タスク２０４で処理されるプログラム変数である。Ｉｎ１、Ｉｎ２、・・・、Ｏｕｔ１、Ｏｕｔ２、・・・とあるのは、ＡＤ／ＤＡ変換実行タスク２０８によって更新される外部信号データであり、ＡＤ変換によってＩｎ１、Ｉｎ２、・・・には外部信号が入力され、ＤＡ変換によってＯｕｔ１、Ｏｕｔ２、・・・の値が外部へ出力される。これら外部信号データは、プログラム変数と同様、制御タスク２０３または画面表示タスク２０４によってリードまたはライトされる。また、共有メモリ２０５でＰＲＯＢとあるのは、図１の外部信号検出手段１０１によって検出される信号を示し、ＡＤ／ＤＡ変換実行タスク２０８は図１のＡＤ変換手段１０４に対してＡＤ変換を実行し、このＰＲＯＢにデータを格納する。図２では、共有メモリ２０５によって実施したが、これを例えば制御タスク２０３などあるタスクのみがアクセスできるメモリにより実現し、画面表示タスク２０４などの別のタスクとタスク間通信を行うことによってデータを共通に利用することも可能である。

次に、内部信号／外部信号選択手段２０６及び波形表示タスク２０７は、制御タスク２０３および画面表示タスク２０４とは別に設置されている。波形表示タスク２０７は、内部信号／外部信号選択手段２０６により選択されたプログラム変数Ｄａｔａ０、Ｄａｔａ１、・・・と、図１の外部信号検出手段１０１によって検出される外部信号ＰＲＯＢあるいは別の外部信号データＩｎ１、Ｉｎ２、・・・、Ｏｕｔ１、Ｏｕｔ２、・・・を、共有メモリ２０５からそれぞれ読み取り、これを波形によって表示するものである。

図３は、図２の波形表示タスク２０７によって図１の表示デバイス１０６に表示される表示例を示したもので、ここでは波形３０１と波形３０２の２つの波形が表示されている。表示する波形の数は３つ以上であっても良い。信号／変数指定手段３０３、３０４は、図２の内部変数／外部信号選択手段２０６内に構成されるプログラム内変数並びにプローブの信号を含む外部信号を直接指定する手段であり、検査装置のデバッグ段階で用いられる。信号／変数指定手段３０３は、波形３０１として、どの外部信号またはプログラム内変数を表示させるかの指定手段である。同様に信号／変数指定手段３０４は、波形３０２として、どの外部信号またはプログラム内変数を表示させるかの指定手段である。信号／変数指定手段３０３、３０４の例として、図３では、ドロップダウンリストの形式を図示している。これは、波形３０１または波形３０２に対してデバッグを行う者が、例えばダブルクリックなどの操作を行うことで表示される。その他、図３の表示画面にメニューを設け、このメニューから波形３０３または波形３０４の選択リストを図３の画面上に表示してもよい。

図４は、図２の内部変数／外部信号選択手段２０６の動作の流れを示したもので、図３の信号／変数指定手段３０３又は３０４によって指定されたプログラム内変数Ｄａｔａ０、Ｄａｔａ１、・・・、あるいは外部信号ＰＲＯＢ、Ｉｎ１、Ｉｎ２、・・・、Ｏｕｔ１、Ｏｕｔ２、・・・などの選択値である信号／変数選択値４０１をデコーダ４０２によってアドレス４０３に変換する。このアドレス４０３によって図２の共有メモリ２０５から所定のデータを取得し、波形表示タスク２０７にデータを転送して波形を表示する。

以上のように実施の形態１によれば、検査プログラム内のプログラム変数及び検査装置から入出力される外部信号を記憶する記憶手段（共有メモリ２０５）と、プログラム変数及び外部信号から所定の信号を選択して波形表示する波形表示手段（内部変数／外部信号指定手段２０６と波形表示タスク２０７）を備え、プログラム変数及び外部信号を、検査プログラムの実行手段（制御タスク２０３）と独立して波形で表示可能としたので、外部信号を観測しながら、プログラム変数に正しく一致しているかの確認作業を効率化することができる。

すなわち、検査装置１００のデバッグ段階で、電子計算機１０５が実行するプログラム内の変数が正しくＤＡ変換され、これがハーネス１１０，１１１や配線変換基板１０８を通過し、冶具のピン１０２まで正しく届いているかを、デバッグ対象の稼動段階の本来のプログラムとは分離して、また、別途オシロスコープやテスターなどの測定器を準備することなく、同時に同一の画面に、プログラム内変数と冶具のピン等で検出される外部信号とを波形表示し、両者の比較を行う事で効率的に確認することができる。

実施の形態２．
この発明の実施の形態２による波形表示装置は、別途設けられた検査装置に対するデバッグ作業を効率化するもので、検査装置と通信回線で接続され、検査装置に入出力する外部信号と検査装置のプログラム変数を通信回線を通して読み取り、外部信号とプログラム変数の変化を示す波形を同一の画面に表示する波形表示手段を備えたものである。これにより、通信回線で接続できるさらに別の検査装置に対するデバッグでも活用が可能で、検査装置個々に波形表示のための各手段を設ける必要をなくし、低コストで複数の検査装置のデバッグ作業を効率化するものである。

図５は、この発明の実施の形態２による波形表示装置の基本構成を示す図である。図５において、検査装置５０１とは別に、この検査装置５０１と通信回線（有線、無線を問わない）５０２で接続される波形表示装置５００を設ける。この波形表示装置５００は、波形表示手段５０３、前記通信回線５０２との通信インターフェース５０４、ＡＤ変換手段５０５、外部の信号検出のための外部信号検出手段５０６、この波形表示装置５００の各手段を制御する中央演算装置（ＣＰＵ）５０７から構成される。なお、ＡＤ変換手段５０５及び外部信号検出手段５０６は信号入力手段を構成する。

図６は、図５の中央演算装置（ＣＰＵ）５０７によって実行されるソフトウェアまたは処理の構成を示す。図６において、ＡＤ変換タスク６０２は、冶具のピンなどで観測される信号を外部信号検出手段５０６で取り込みＡＤ変換する。内部変数／外部信号選択手段６０３は、図３および図４と同様の手段であり、選択された信号または変数の選択値をアドレスに変換する。通信タスク６０４は、通信回線６０７を通して前記アドレスを別途設けられた検査装置の電子計算機６０５へ知らせる。電子計算機６０５の内部に設けた通信タスク６０６は、波形表示装置の通信タスク６０４から送られてくるアドレスを受け取り、このアドレスを基に共有メモリ２０５へアクセスして、所定のデータを取り出す。所定のデータを取り出した後、今度は通信回線６０７を通して、波形表示装置の通信タスク６０４へデータを送り返す。波形表示手段６０１は、ＡＤ変換タスク６０２によって得られた値と、通信タスク６０４から送り返された値を図５の表示手段５０３へ波形として表示する波形表示タスクである。なお、ここで、内部変数／外部信号選択手段６０３では、選択された信号または波形の選択値のみを通信回線６０７によって電子計算機６０５へ送り、電子計算機６０５の内部でこの選択値をアドレスに変換してもよい。

以上のように、本実施の形態の波形表示装置によれば、検査プログラムに従って検査を行う検査装置と通信回線で接続され、検査装置から検査プログラム内のプログラム変数及び検査装置から入出力される外部信号を取り込む手段と、プログラム変数及び外部信号から所定の信号を選択して波形表示する波形表示手段を備えたので、検査装置６０５自体から、波形表示タスク６０１やＡＤ変換タスク６０２、内部変数／外部信号判別手段６０３などの波形表示に関する手段を省略し、検査装置自体の構成を単純にすることができ、実施の形態１で示した検査装置によって得られる効果と同様の効果を低コストで得る事ができる。

実施の形態３．
この発明の実施の形態３による検査装置は、波形の高さスケールと時間軸スケールの設定および表示調整手段を備え、外部信号及びプログラム変数の波形を目視によって確認する作業を行いやすくするものである。

図７はこの発明の実施の形態３による検査装置の波形表示手段を示すブロック図である。本実施の形態の波形表示手段は、図２の内部変数／外部信号選択手段２０６と波形表示タスク２０７の間に波形の高さスケールを調整する手段を設けたものである。これは、波形表示タスクによって表示される波形の数だけ、内部変数／外部信号選択手段２０６から得られるデータにある倍率を掛ける増幅圧縮処理を行う増幅圧縮手段７０１，７０２と、さらに図８で示される高さスケールの設定手段である高さスケール設定手段８０１，８０２で構成される。高さスケール設定手段８０１，８０２は、図３の信号／変数指定手段３０３，３０４と同様の働きを行う手段で、それぞれの波形の高さスケールをデバッグを行う者に指定させるものである。

さらに、図７の時間軸調整手段７０３は、波形表示タスク２０７によって描かれる波形の時間軸スケールを調整するものであり、図８の時間軸スケール設定手段８０３によって指定されたスケール値を波形表示タスク２０７へ伝達するものである。図７の波形表示タスク２０７では、この値に従って、波形を表示するための１つのプロットと次のプロットの間隔を決定することができる。あるいは、このプロットの間隔は一定にしておき、スケール値に応じて波形表示を実行する時間間隔を決定してもよい。

以上のように実施の形態３によれば、波形の高さスケールと時間軸スケールを自由に調整可能であるので、外部信号とプログラム変数を目視によって確認する作業を行いやすくすることができ、効率的な波形の比較が可能となる。

実施の形態４．
この発明の実施の形態４は、内部変数／外部信号選択手段により選択した外部信号とプログラム変数とを比較する比較手段を備え、一致または不一致の比較結果を示し、比較作業を迅速、正確に行うことによってデバッグ作業を効率化するものである。

図９はこの発明の実施の形態４による検査装置の波形表示手段を示すブロック図である。図９において、内部変数／外部信号選択手段２０６の後段に、選択した外部信号とプログラム変数とを比較する比較手段（コンパレータ）９０１を設置する。比較手段９０１の比較結果は、後段の波形表示手段２０７へ伝達し、波形の代わりに、両者が一致している場合は、ＯＫなどの表示、不一致の場合はＮＧなどの表示を行う。この場合、比較結果だけが判別できればよいので、グラフィック表示デバイスなどを用いず、ＬＥＤなどの安価な表示素子で代用が可能になる。この構成によって、目視による比較に比べてより正確な比較を、低コストで実現することができる。

以上のように実施の形態４によれば、外部信号とプログラム変数とを比較する比較手段を備え、一致または不一致の比較結果を示したので、目視による比較によらず、波形の比較作業を迅速、正確に行うことができ、また実際の波形表示を省略することによって低コストでデバッグ作業を効率化することができる。

実施の形態５．
この発明の実施の形態５は、内部変数／外部信号選択手段により選択した外部信号とプログラム変数を表示又は比較する際に、測定誤差など許容誤差を除去する手段を有し、比較作業を迅速、正確に行うことによってデバッグ作業を効率化するものである。

図１０はこの発明の実施の形態５による検査装置の波形表示手段を示すブロック図である。図１０において、内部変数／外部信号選択手段２０６の後段に、加減算器１００１を設けたもので、この構成により、測定誤差など所定の許容誤差をキャンセルした上での比較が可能になる。ここで、加減算器の代わりに、フィルタリング処理手段を設けた場合は、ノイズなど不要な周波数成分をキャンセルした上での比較が可能になる。

以上のように実施の形態５によれば、許容誤差を除去する誤差除去手段を備えることにより、ノイズ成分を除去することができ、波形の比較作業を迅速、正確に行い、デバッグ作業を効率化することができる。

実施の形態６．
この発明の実施の形態６は、内部変数／外部信号選択手段により選択した外部信号とプログラム変数を表示又は比較する際に、信号伝送経路上の遅延時間や、プログラム変数の値を波形表示手段まで伝達するまでの処理による時間軸のずれをキャンセルする手段を備え、比較作業を迅速、正確に行うことによってデバッグ作業を効率化するものである。

本実施の形態６では、図３の信号／変数指定手段３０３，３０４と同様の手段により、時間軸のずれの補正値を設定する手段を設け、この設定値を図２の波形表示タスク２０７へ伝達することによって、時間軸のずれをキャンセルして波形の比較が可能になる。例えば、図３の波形信号３０１に比べ、波形信号３０２が遅延して波形表示タスクへ伝達される場合、設定された時間軸補正値だけ左にずらして表示することで、波形信号３０１と３０２の比較を補正することができる。あるいは、図１１に示すように、内部変数／外部信号選択手段２０６の後段に遅延手段１１０１を設けることによって、時間軸のずれの補正を行ってもよい。

以上のように実施の形態６によれば、内部変数／外部信号選択手段により選択した外部信号とプログラム変数の時間軸のずれをキャンセルする手段を備えることにより、波形の比較作業を迅速、正確に行い、デバッグ作業を効率化することができる。

実施の形態７．
この発明の実施の形態７は、関数の保持手段とこの関数を演算する手段を備え、内部変数／外部信号選択手段により選択した外部信号とプログラム変数に対して、前記関数演算を行い、外部信号やプログラム内変数に非線形の特性の値が付加重畳されている場合でも、別途要求される前記値の除去作業を省略し、比較作業を迅速、正確に行うことによってデバッグ作業を効率化するものである。

図１２はこの発明の実施の形態７による検査装置の波形表示手段を示すブロック図である。図１２において、内部変数／外部信号選択手段２０６の後段に、関数演算タスク１２０１，１２０３を設置している。関数演算タスク１２０１，１２０３は、関数保持手段１２０２、１２０４に保持している所定の関数から読み取った関数に従って、内部変数／外部信号選択手段２０６から伝達されるデータを加工し、後段に伝達するものである。ここで、関数の変数は、内部変数／外部信号選択手段２０６から伝達されるデータ、又は図２の共有メモリ２０５内にある別のデータであってもよい。さらに、ここで、関数保持手段１２０２、１２０４に与えられる関数は、図１３の様に各波形に対して設定されるものである。また、図１３のテキスト入力ボックス１３０１、１３０２は、各波形に対してテキストで関数を設定するようになっている。

以上のように実施の形態７によれば、例えば、非線形の成分が信号やデータに重畳されている場合、非線形成分を高次の関数によって近似し、この成分を除去するなどの処理が可能となり、より一般性の高い補正を行った上での比較が可能となる。

実施の形態８．
この発明の実施の形態８は、内部変数／外部信号選択手段により選択した外部信号とプログラム変数に対して別途割り当てられた名前を保持する保持手段と、前記名前と外部信号及びプログラム変数との間にリンクを形成するリンク手段を備え、波形表示手段に波形を表示する際に前記名前を表示することによって、外部の信号とプログラム内の変数を目視によって確認する作業を行いやすくするものである。

図１４はこの発明の実施の形態８によるプログラム変数及び外部信号の名前の保持手段とリンク手段を示す構成図である。図１４において、名前の保持手段１４０１は、図２の共有メモリ２０５内の各データ（プログラム変数、外部信号、外部信号検出手段による外部信号）に対し名前を割り当て、これを保持する手段であり、例えば図２の共有メモリ２０５内にそのデータを配置することで実施される。そして、この割り当てられた名前とそれに対応する外部信号又はプログラム変数との間にはリンクが形成されている。波形表示手段１４０２に表示するべき波形は、図３の信号／変数指定手段３０３、３０４によって選択されるが、この選択値に応じて波形表示手段は、共有メモリ２０５にアクセスし、名前の保持手段１４０１のテーブルから名前を読み出し、この名前を対応する波形の近傍に表示を実施する。この構成により、波形を信号や変数の性格や種類を容易に特定しながら比較を行うことが可能となる。

以上のように実施の形態８によれば、内部変数／外部信号選択手段により選択した外部信号とプログラム変数の名前を波形に付加して表示することによって、外部の信号とプログラム内の変数を目視によって確認する作業を行いやすくすることができる。

この発明の実施の形態１による検査装置のハードウェア構成を示す図である。この発明の実施の形態１による検査装置内部の機能を示すブロック図である。この発明の実施の形態１による検査装置の外部信号とプログラム内変数の表示例を示す図である。この発明の実施の形態１による検査装置の内部変数／外部信号選択手段の動作フローを示す図である。この発明の実施の形態２による波形表示装置の基本構成を示す図である。この発明の実施の形態２による波形表示装置内部の機能を示す構成ブロック図である。この発明の実施の形態３による検査装置の波形表示手段を示すブロック図である。この発明の実施の形態３による検査装置の波形表示の高さスケールと時間スケールの設定手段を示す図である。この発明の実施の形態４による検査装置の波形表示手段を示すブロック図である。この発明の実施の形態５による検査装置の波形表示手段を示すブロック図である。この発明の実施の形態６による検査装置の波形表示手段を示すブロック図である。この発明の実施の形態７による検査装置の波形表示手段を示すブロック図である。この発明の実施の形態７による検査装置の関数設定手段を示す図である。この発明の実施の形態８による検査装置のプログラム変数及び外部信号の名前の保持手段とリンク手段を示す構成図である。この発明の前提技術による検査装置の構成を示す図である。この発明の前提技術による検査装置による検査手順を示すフローチャートである。

符号の説明

１００、５００検査装置
１０１、５０６外部信号検出手段
１０２冶具のピン
１０３ＤＡ変換手段
１０４、１０９、５０５ＡＤ変換手段
１０５電子計算機
１０６表示デバイス
１０７検査対象
１０８配線変換基板
２０１プログラムデータ
２０２画面データ
２０３制御タスク
２０４画面表示タスク
２０５共有メモリ
２０６、６０３内部変数／外部信号判別手段
２０７、６０１波形表示タスク
２０８ＡＤ／ＤＡ変換実行タスク
５００波形表示装置
５０２通信回線
５０３波形表示手段
６０２ＡＤ変換タスク
６０４、６０６通信タスク
７０１、７０２増幅圧縮手段
７０３時間軸調整手段
８０１、８０２高さスケール設定手段
８０３時間軸スケール設定手段
９０１コンパレータ
１２０１、１２０３関数演算タスク
１２０２、１２０４関数保持手段
１４０１名前の保持手段
１４０２波形表示手段

Claims

検査プログラムに従って検査を行う検査装置において、
検査プログラムに従って検査を行う実行手段と、
前記検査プログラム内のプログラム変数及び前記検査装置から入出力される外部信号を記憶する記憶手段と、
前記プログラム変数及び前記外部信号から所定の信号を選択して波形表示する波形表示手段を備え、
前記プログラム変数及び前記外部信号を、前記検査プログラムの実行手段と独立して波形で表示可能としたことを特徴とする検査装置。
外部の信号を検出する外部信号検出手段を別途設置し、前記外部信号検出手段で検出された信号を外部信号として波形表示することを特徴とする請求項１に記載の検査装置。
検査プログラムに従って検査を行う検査装置と通信回線で接続される波形表示装置であって、
前記検査装置から前記検査プログラム内のプログラム変数及び前記検査装置から入出力される外部信号を取り込む手段と、
前記プログラム変数及び前記外部信号から所定の信号を選択して波形表示する波形表示手段を備えたことを特徴とする波形表示装置。
外部の信号を検出する外部信号検出手段を別途設置し、前記外部信号検出手段で検出された信号を外部信号として波形表示することを特徴とする請求項３に記載の波形表示装置。
前記プログラム変数及び前記外部信号の波形を表示する波形表示手段において、波形の高さスケール又は時間軸スケールの設定を調整する手段を備えたことを特徴とする請求項１から請求項４のいずれか１項に記載の検査装置又は波形表示装置。
前記プログラム変数及び前記外部信号の波形を表示する波形表示手段において、前記内部変数／外部信号選択手段により選択した外部信号とプログラム変数とを比較する比較手段を備え、一致または不一致の比較結果を示すことを特徴とする請求項１から請求項５のいずれか１項に記載の検査装置又は波形表示装置。
前記プログラム変数及び前記外部信号の波形を表示する波形表示手段において、前記内部変数／外部信号選択手段により選択した外部信号とプログラム変数の所定の許容誤差を除去する誤差除去手段を備えたことを特徴とする請求項１から請求項６のいずれか１項に記載の検査装置又は波形表示装置。
前記プログラム変数及び前記外部信号の波形を表示する波形表示手段において、前記内部変数／外部信号選択手段により選択した外部信号とプログラム変数の時間軸のずれをキャンセルする手段を備えたことを特徴とする請求項１から請求項７のいずれか１項に記載の検査装置又は波形表示装置。
前記プログラム変数及び前記外部信号の波形を表示する波形表示手段において、前記内部変数／外部信号選択手段により選択した外部信号とプログラム変数に対して、関数保持手段に保持している関数で近似演算することを特徴とする請求項１から請求項８のいずれか１項に記載の検査装置又は波形表示装置。
前記内部変数／外部信号選択手段により選択した外部信号とプログラム変数に対して別途割り当てられた名前を保持する保持手段と、前記名前と外部信号及びプログラム変数との間にリンクを形成するリンク手段を備え、波形表示手段に波形を表示する際に前記名前を表示することを特徴とする請求項１から請求項９のいずれか１項に記載の検査装置又は波形表示装置。