JPH1152023A - Ｌｓｉの故障箇所推定方法及びｌｓｉの故障箇所推定プログラムを記録した記録媒体 - Google Patents
Ｌｓｉの故障箇所推定方法及びｌｓｉの故障箇所推定プログラムを記録した記録媒体Info
- Publication number
- JPH1152023A JPH1152023A JP9212267A JP21226797A JPH1152023A JP H1152023 A JPH1152023 A JP H1152023A JP 9212267 A JP9212267 A JP 9212267A JP 21226797 A JP21226797 A JP 21226797A JP H1152023 A JPH1152023 A JP H1152023A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- candidate
- failure
- data
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】本発明は、ＬＳＩの故障シミュレーションの処
理時間の高速化を図ると共に故障可能性のある故障候補
を的確に推定し多重故障の可能性をも知らしめることを
目的とする。 【解決手段】故障シミュレーション中に、シミュレーシ
ョン結果である各故障候補に対する出力信号値とテスタ
出力結果の比較を行い、その比較結果により故障候補を
シミュレーション対象から除外し、またその比較結果に
より各故障候補の故障可能性の確からしさを出力する構
成とした。
理時間の高速化を図ると共に故障可能性のある故障候補
を的確に推定し多重故障の可能性をも知らしめることを
目的とする。 【解決手段】故障シミュレーション中に、シミュレーシ
ョン結果である各故障候補に対する出力信号値とテスタ
出力結果の比較を行い、その比較結果により故障候補を
シミュレーション対象から除外し、またその比較結果に
より各故障候補の故障可能性の確からしさを出力する構
成とした。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ（第規模集
積回路）における故障シミュレーションを用いた故障個
所推定方法に関する。
積回路）における故障シミュレーションを用いた故障個
所推定方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩの素子数は増大化し、また
その機能は複雑化する傾向をたどっており、このＬＳＩ
の大規模化及び機能の複雑化に伴い、不良ＬＳＩの故障
個所の解析が困難になってきている。この故障個所の解
析を支援するための一手段が、故障シミュレーションで
あり、ＬＳＩの信頼性の向上及び維持のため、その重要
性は高まっている。
その機能は複雑化する傾向をたどっており、このＬＳＩ
の大規模化及び機能の複雑化に伴い、不良ＬＳＩの故障
個所の解析が困難になってきている。この故障個所の解
析を支援するための一手段が、故障シミュレーションで
あり、ＬＳＩの信頼性の向上及び維持のため、その重要
性は高まっている。
【０００３】しかしながら、ＬＳＩの大規模化のため、
従来の故障シミュレーションには膨大な時間を要すると
いう問題がある。また、処理の複雑化を避けるために故
障シミュレーションが通常取り扱う故障は単一故障であ
る。そのため従来の故障シミュレーションによっては、
ＬＳＩの機能の複雑化のために生じる多重故障を検出で
きないという問題もある。
従来の故障シミュレーションには膨大な時間を要すると
いう問題がある。また、処理の複雑化を避けるために故
障シミュレーションが通常取り扱う故障は単一故障であ
る。そのため従来の故障シミュレーションによっては、
ＬＳＩの機能の複雑化のために生じる多重故障を検出で
きないという問題もある。
【０００４】以下、これらの問題を従来技術を挙げて具
体的に述べる。まず、特開平５−０２６９６１号公報に
おいては、単一故障による故障箇所推定方法が記載され
ている。この方法は、故障シミュレーション実行中に故
障可能性の低い故障候補（ＬＳＩの故障箇所として推定
される故障）を排除して故障シミュレーションの対象と
なる故障候補の絞り込みを行い、短時間で故障箇所の推
定を行うことを目的とするものである。
体的に述べる。まず、特開平５−０２６９６１号公報に
おいては、単一故障による故障箇所推定方法が記載され
ている。この方法は、故障シミュレーション実行中に故
障可能性の低い故障候補（ＬＳＩの故障箇所として推定
される故障）を排除して故障シミュレーションの対象と
なる故障候補の絞り込みを行い、短時間で故障箇所の推
定を行うことを目的とするものである。
【０００５】しかしながら、この方法では、故障可能性
の低い故障候補を排除する過程において全ての故障候補
が排除されてしまうという事態が生じる可能性がある。
その対処として最後に排除される予定の故障候補を故障
可能性が低いにもかかわらずに故障候補として残して故
障シミュレーションをそのまま継続するため、故障可能
性の高い故障候補を検出するという故障シミュレーショ
ン本来の目的と矛盾が生じてしまう。 また、この方法
は、故障シミュレーション結果として、ＬＳＩの故障箇
所と推定される故障候補を挙げるだけなので、その故障
がどの程度の確からしさでＬＳＩの故障の候補として挙
げられたのかが不明であり、確実な故障箇所を推定でき
ないという問題をも有する。
の低い故障候補を排除する過程において全ての故障候補
が排除されてしまうという事態が生じる可能性がある。
その対処として最後に排除される予定の故障候補を故障
可能性が低いにもかかわらずに故障候補として残して故
障シミュレーションをそのまま継続するため、故障可能
性の高い故障候補を検出するという故障シミュレーショ
ン本来の目的と矛盾が生じてしまう。 また、この方法
は、故障シミュレーション結果として、ＬＳＩの故障箇
所と推定される故障候補を挙げるだけなので、その故障
がどの程度の確からしさでＬＳＩの故障の候補として挙
げられたのかが不明であり、確実な故障箇所を推定でき
ないという問題をも有する。
【０００６】次に、特開平３−１２０４８５号公報にお
いても、単一故障による故障箇所推定方法が記載されて
いる。この方法は、予め、ＬＳＩの論理回路データとテ
ストパターンにより故障シミュレーションを行い、故障
辞書（仮定した故障とその故障を検出可能なテストパタ
ーンの組み合わせ）を作成する。そして、その作成され
た故障辞書と、論理回路データをテスタにかけその結果
フェイルとなったテストパターンとを比較して、故障可
能性のある故障候補を抽出し、故障可能性の高い方から
優先順位付けを行って、その優先順位に応じて実故障指
摘のための後処理を行うものである。
いても、単一故障による故障箇所推定方法が記載されて
いる。この方法は、予め、ＬＳＩの論理回路データとテ
ストパターンにより故障シミュレーションを行い、故障
辞書（仮定した故障とその故障を検出可能なテストパタ
ーンの組み合わせ）を作成する。そして、その作成され
た故障辞書と、論理回路データをテスタにかけその結果
フェイルとなったテストパターンとを比較して、故障可
能性のある故障候補を抽出し、故障可能性の高い方から
優先順位付けを行って、その優先順位に応じて実故障指
摘のための後処理を行うものである。
【０００７】しかしながら、この方法では、故障辞書を
作成するために予め全ての故障候補に対して故障シミュ
レーションを行う必要があり、シミュレーション対象と
なる故障候補の絞り込みは行わないために相当な時間を
要することになる。また、ＬＳＩの論理回路に対する実
際のテスタ出力結果とシミュレーションによって論理回
路内で実際に処理された出力信号結果とを比較せずに、
入力するテストパターン同志を比較するという手法をと
っているため、故障箇所推定の信頼性に欠けるとの問題
をも有する。
作成するために予め全ての故障候補に対して故障シミュ
レーションを行う必要があり、シミュレーション対象と
なる故障候補の絞り込みは行わないために相当な時間を
要することになる。また、ＬＳＩの論理回路に対する実
際のテスタ出力結果とシミュレーションによって論理回
路内で実際に処理された出力信号結果とを比較せずに、
入力するテストパターン同志を比較するという手法をと
っているため、故障箇所推定の信頼性に欠けるとの問題
をも有する。
【０００８】
【発明が解決しようとする課題】このように、本発明
は、前述した従来技術の問題点を一挙に解決することを
目的とする。即ち、本発明は、第一に、ＬＳＩの大規模
化による故障シミュレーションに要する膨大な時間を大
幅に削減する。
は、前述した従来技術の問題点を一挙に解決することを
目的とする。即ち、本発明は、第一に、ＬＳＩの大規模
化による故障シミュレーションに要する膨大な時間を大
幅に削減する。
【０００９】第二に、ＬＳＩの内部を伝搬した出力信号
値を基に正確かつ詳細に故障可能性のある故障の抽出を
図る。第三に、客観的なデータに基づいて故障可能性の
確からしさを割り出す。本発明は、これら全ての課題を
同時に達成しようとするものである。また、本発明は、
これらの従来技術の問題点を解決するばかりではなく、
ＬＳＩの開発に柔軟性をもたせることをも目的とする。
値を基に正確かつ詳細に故障可能性のある故障の抽出を
図る。第三に、客観的なデータに基づいて故障可能性の
確からしさを割り出す。本発明は、これら全ての課題を
同時に達成しようとするものである。また、本発明は、
これらの従来技術の問題点を解決するばかりではなく、
ＬＳＩの開発に柔軟性をもたせることをも目的とする。
【００１０】
［請求項１］請求項１においては、論理回路データを入
力し、故障候補データを出力する故障抽出工程と、前記
論理回路データ、前記故障候補データ、信号データ及び
前記論理回路データに対するテスタ出力データを入力し
て、故障候補毎に故障シミュレーションを行うシミュレ
ーション工程と、前記シミュレーション工程から出力さ
れる故障候補毎の外部出力値と前記テスタ出力データと
を比較する工程とを有するＬＳＩの故障箇所推定方法を
提供する。
力し、故障候補データを出力する故障抽出工程と、前記
論理回路データ、前記故障候補データ、信号データ及び
前記論理回路データに対するテスタ出力データを入力し
て、故障候補毎に故障シミュレーションを行うシミュレ
ーション工程と、前記シミュレーション工程から出力さ
れる故障候補毎の外部出力値と前記テスタ出力データと
を比較する工程とを有するＬＳＩの故障箇所推定方法を
提供する。
【００１１】請求項１に係るＬＳＩの故障箇所推定方法
によれば、故障可能性の高い故障候補のみにしぼってシ
ミュレーションが行われるため故障シミュレーションの
処理時間を大幅に短縮できる。 ［請求項２］請求項２においては、前記テスタ出力デー
タと前記信号データに対する前記論理回路の故障候補毎
の外部出力値が一致する場合には、該故障候補に対する
一致数としてカウントする工程と、前記テスタ出力デー
タと前記信号データに対する前記論理回路の故障候補毎
の外部出力値が不一致である場合には、該故障候補に対
する不一致数としてカウントする工程と、前記故障候補
に対する不一致数が一定数に達した場合には、該故障候
補をシミュレーションの処理対象から除外する工程とを
有する請求項４に記載のＬＳＩの故障箇所推定方法を提
供する。
によれば、故障可能性の高い故障候補のみにしぼってシ
ミュレーションが行われるため故障シミュレーションの
処理時間を大幅に短縮できる。 ［請求項２］請求項２においては、前記テスタ出力デー
タと前記信号データに対する前記論理回路の故障候補毎
の外部出力値が一致する場合には、該故障候補に対する
一致数としてカウントする工程と、前記テスタ出力デー
タと前記信号データに対する前記論理回路の故障候補毎
の外部出力値が不一致である場合には、該故障候補に対
する不一致数としてカウントする工程と、前記故障候補
に対する不一致数が一定数に達した場合には、該故障候
補をシミュレーションの処理対象から除外する工程とを
有する請求項４に記載のＬＳＩの故障箇所推定方法を提
供する。
【００１２】請求項２に係るＬＳＩの故障箇所推定方法
によれば、故障シミュレーション中に、故障可能性の低
い故障候補の処理を中止するというシミュレーション対
象の除外処理を行っており、この除外処理が行われる結
果、故障可能性の高い故障候補のみにしぼってシミュレ
ーションが行われるため故障シミュレーションの処理時
間を大幅に短縮できる。
によれば、故障シミュレーション中に、故障可能性の低
い故障候補の処理を中止するというシミュレーション対
象の除外処理を行っており、この除外処理が行われる結
果、故障可能性の高い故障候補のみにしぼってシミュレ
ーションが行われるため故障シミュレーションの処理時
間を大幅に短縮できる。
【００１３】また、係る除外処理は、テスタ出力データ
と信号データに対する論理回路のシミュレーション結果
である故障候補毎の外部出力値との比較によっておこな
われるため、実際に論理回路内で処理( シミュレーショ
ン) された外部出力値に基づくという点において、外部
から与えられるテストパターンによる比較よりも一層正
確な故障箇所の推定が可能となる。
と信号データに対する論理回路のシミュレーション結果
である故障候補毎の外部出力値との比較によっておこな
われるため、実際に論理回路内で処理( シミュレーショ
ン) された外部出力値に基づくという点において、外部
から与えられるテストパターンによる比較よりも一層正
確な故障箇所の推定が可能となる。
【００１４】この除外処理を行う基準は、出力信号値の
比較結果の一つである不一致が何回発生したかによる
が、この除外基準である回数（以下、ドロップカウント
数という）は外部からの指定が可能である。ドロップカ
ウント数に大きな値を設定すれば、処理時間を要するが
より正確で詳細な故障箇所の推定が可能となると共に多
重故障発生の推定能力が向上する。一方、ドロップカウ
ント数に小さな値を設定すれば、故障箇所の正確で詳細
な推定を多少犠牲にすると共に多重故障発生の推定能力
が低下するが、処理時間を短縮することができる。従っ
て、ユーザが直面している状況に合わせて、故障シミュ
レーションを行うことができるという長所も有する。例
えば、複数箇所で故障が発生する可能性が高い開発の初
期段階においては、ドロップカウント数の値を大きく設
定し詳細な故障診断データを得て着実な開発を行うこと
ができる。また、ＬＳＩの量産過程における故障解析に
おいては、ドロップカウント数の値を小さく設定して迅
速な量産を進めることが考えられる。このような、ドロ
ップカウント数の使い分けはＬＳＩ開発者にとって有用
である。
比較結果の一つである不一致が何回発生したかによる
が、この除外基準である回数（以下、ドロップカウント
数という）は外部からの指定が可能である。ドロップカ
ウント数に大きな値を設定すれば、処理時間を要するが
より正確で詳細な故障箇所の推定が可能となると共に多
重故障発生の推定能力が向上する。一方、ドロップカウ
ント数に小さな値を設定すれば、故障箇所の正確で詳細
な推定を多少犠牲にすると共に多重故障発生の推定能力
が低下するが、処理時間を短縮することができる。従っ
て、ユーザが直面している状況に合わせて、故障シミュ
レーションを行うことができるという長所も有する。例
えば、複数箇所で故障が発生する可能性が高い開発の初
期段階においては、ドロップカウント数の値を大きく設
定し詳細な故障診断データを得て着実な開発を行うこと
ができる。また、ＬＳＩの量産過程における故障解析に
おいては、ドロップカウント数の値を小さく設定して迅
速な量産を進めることが考えられる。このような、ドロ
ップカウント数の使い分けはＬＳＩ開発者にとって有用
である。
【００１５】［請求項３］請求項３においては、シミュ
レーションの処理対象から除外された故障候補において
は、シミュレーションの処理対象から除外されるまでの
該故障候補に対する一致数及び不一致数を出力する工程
と、シミュレーションの処理対象から除外されなかった
故障候補においては、シミュレーションの終了時までの
該故障候補に対する一致数と不一致数を出力する工程
と、前記故障候補に対する一致数及び不一致数から該故
障候補毎の不一致率を計算する工程と、前記故障候補毎
の不一致率の小さい順に故障候補を並べ替えて優先順位
付き故障候補リストを作成する優先順位付き故障候補リ
スト作成処理工程とを有する請求項４及び請求項５に記
載のＬＳＩの故障箇所推定方法を提供する。
レーションの処理対象から除外された故障候補において
は、シミュレーションの処理対象から除外されるまでの
該故障候補に対する一致数及び不一致数を出力する工程
と、シミュレーションの処理対象から除外されなかった
故障候補においては、シミュレーションの終了時までの
該故障候補に対する一致数と不一致数を出力する工程
と、前記故障候補に対する一致数及び不一致数から該故
障候補毎の不一致率を計算する工程と、前記故障候補毎
の不一致率の小さい順に故障候補を並べ替えて優先順位
付き故障候補リストを作成する優先順位付き故障候補リ
スト作成処理工程とを有する請求項４及び請求項５に記
載のＬＳＩの故障箇所推定方法を提供する。
【００１６】請求項３に係るＬＳＩの故障箇所推定方法
によれば、出力信号値の比較の結果を一致数及び不一致
数という客観的な数値データとして出力し、これらの数
値データに基づいて不一致率を計算して、故障可能性の
高い故障候補からの優先順位付き故障候補リストを作成
する。この優先順位付き故障候補リストにより、客観的
な指標に基づく各故障候補の故障可能性の確からしさを
知ることができる。このことは、以後の故障箇所特定処
理等においてどの故障候補を優先して処理するかという
処理の優先度を示唆することになる。これにより、ＬＳ
Ｉの開発工程全体の迅速化を図ることができる。また、
故障可能性の大きい故障候補が複数存在する場合には多
重故障発生の可能性をも暗示し、以後の故障箇所特定処
理等に対し大きな示唆を与えることになる。
によれば、出力信号値の比較の結果を一致数及び不一致
数という客観的な数値データとして出力し、これらの数
値データに基づいて不一致率を計算して、故障可能性の
高い故障候補からの優先順位付き故障候補リストを作成
する。この優先順位付き故障候補リストにより、客観的
な指標に基づく各故障候補の故障可能性の確からしさを
知ることができる。このことは、以後の故障箇所特定処
理等においてどの故障候補を優先して処理するかという
処理の優先度を示唆することになる。これにより、ＬＳ
Ｉの開発工程全体の迅速化を図ることができる。また、
故障可能性の大きい故障候補が複数存在する場合には多
重故障発生の可能性をも暗示し、以後の故障箇所特定処
理等に対し大きな示唆を与えることになる。
【００１７】［請求項４］請求項４においては、論理回
路データを入力し、故障候補データを出力する故障抽出
工程と、前記論理回路データ、前記故障候補データ、信
号データ及び前記論理回路データに対するテスタ出力デ
ータを入力して、故障候補毎に故障シミュレーションを
行うシミュレーション工程と、前記シミュレーション工
程から出力される故障候補毎の外部出力値と前記テスタ
出力データとを比較する工程とを有するＬＳＩの故障箇
所推定プログラムを記憶した記録媒体を提供する。
路データを入力し、故障候補データを出力する故障抽出
工程と、前記論理回路データ、前記故障候補データ、信
号データ及び前記論理回路データに対するテスタ出力デ
ータを入力して、故障候補毎に故障シミュレーションを
行うシミュレーション工程と、前記シミュレーション工
程から出力される故障候補毎の外部出力値と前記テスタ
出力データとを比較する工程とを有するＬＳＩの故障箇
所推定プログラムを記憶した記録媒体を提供する。
【００１８】請求項４に係るＬＳＩの故障箇所推定プロ
グラムを記憶した記録媒体によれば、請求項１に係るＬ
ＳＩの故障箇所推定方法と同様な作用効果を得ることが
できる。また、この請求項４に係る記録媒体によって、
本発明たるＬＳＩの故障箇所推定方法の提供が、汎用性
の高いまた持ち運びに便利な記録媒体を通して可能とな
り、本発明のより広い実施が見込まれる。
グラムを記憶した記録媒体によれば、請求項１に係るＬ
ＳＩの故障箇所推定方法と同様な作用効果を得ることが
できる。また、この請求項４に係る記録媒体によって、
本発明たるＬＳＩの故障箇所推定方法の提供が、汎用性
の高いまた持ち運びに便利な記録媒体を通して可能とな
り、本発明のより広い実施が見込まれる。
【００１９】［請求項５］請求項５においては、前記テ
スタ出力データと前記信号データに対する前記論理回路
の故障候補毎の外部出力値が一致する場合には、該故障
候補に対する一致数としてカウントする工程と、前記テ
スタ出力データと前記信号データに対する前記論理回路
の故障候補毎の外部出力値が不一致である場合には、該
故障候補に対する不一致数としてカウントする工程と、
前記故障候補に対する不一致数が一定数に達した場合に
は、該故障候補をシミュレーションの処理対象から除外
する工程とを有する請求項４に記載のＬＳＩの故障箇所
推定プログラムを記憶した記録媒体を提供する。
スタ出力データと前記信号データに対する前記論理回路
の故障候補毎の外部出力値が一致する場合には、該故障
候補に対する一致数としてカウントする工程と、前記テ
スタ出力データと前記信号データに対する前記論理回路
の故障候補毎の外部出力値が不一致である場合には、該
故障候補に対する不一致数としてカウントする工程と、
前記故障候補に対する不一致数が一定数に達した場合に
は、該故障候補をシミュレーションの処理対象から除外
する工程とを有する請求項４に記載のＬＳＩの故障箇所
推定プログラムを記憶した記録媒体を提供する。
【００２０】請求項５に係るＬＳＩの故障箇所推定装置
によれば、請求項２に係るＬＳＩの故障箇所推定装置と
同様な作用効果を得ることができる。 ［請求項６］請求項６においては、シミュレーションの
処理対象から除外された故障候補においては、シミュレ
ーションの処理対象から除外されるまでの該故障候補に
対する一致数及び不一致数を出力する工程と、シミュレ
ーションの処理対象から除外されなかった故障候補にお
いては、シミュレーションの終了時までの該故障候補に
対する一致数と不一致数を出力する工程と、前記故障候
補に対する一致数及び不一致数から該故障候補毎の不一
致率を計算する工程と、前記故障候補毎の不一致率の小
さい順に故障候補を並べ替えて優先順位付き故障候補リ
ストを作成する優先順位付き故障候補リスト作成処理工
程とを有する請求項４及び請求項５に記載のＬＳＩの故
障箇所推定プログラムを記憶した記録媒体を提供する。
によれば、請求項２に係るＬＳＩの故障箇所推定装置と
同様な作用効果を得ることができる。 ［請求項６］請求項６においては、シミュレーションの
処理対象から除外された故障候補においては、シミュレ
ーションの処理対象から除外されるまでの該故障候補に
対する一致数及び不一致数を出力する工程と、シミュレ
ーションの処理対象から除外されなかった故障候補にお
いては、シミュレーションの終了時までの該故障候補に
対する一致数と不一致数を出力する工程と、前記故障候
補に対する一致数及び不一致数から該故障候補毎の不一
致率を計算する工程と、前記故障候補毎の不一致率の小
さい順に故障候補を並べ替えて優先順位付き故障候補リ
ストを作成する優先順位付き故障候補リスト作成処理工
程とを有する請求項４及び請求項５に記載のＬＳＩの故
障箇所推定プログラムを記憶した記録媒体を提供する。
【００２１】請求項６に係るＬＳＩの故障箇所推定装置
によれば、請求項３に係るＬＳＩの故障箇所推定装置と
同様な作用効果を得ることができる。
によれば、請求項３に係るＬＳＩの故障箇所推定装置と
同様な作用効果を得ることができる。
【００２２】
【発明の実施の形態】図１は、本発明のシステム構成図
を示す。第一段階において、故障抽出処理手段は、故障
シミュレーションの対象となる論理回路データ（１）を
故障抽出処理して、故障候補データ（２）を出力する。
第二段階において、故障シミュレーション手段（５）
が、論理回路データ（１）、故障候補データ（２）、信
号データ（３）及びテスタ出力データ（４）を故障シミ
ュレーション処理して、故障診断データ（６）を出力す
る。
を示す。第一段階において、故障抽出処理手段は、故障
シミュレーションの対象となる論理回路データ（１）を
故障抽出処理して、故障候補データ（２）を出力する。
第二段階において、故障シミュレーション手段（５）
が、論理回路データ（１）、故障候補データ（２）、信
号データ（３）及びテスタ出力データ（４）を故障シミ
ュレーション処理して、故障診断データ（６）を出力す
る。
【００２３】第三段階において、故障候補リスト作成処
理手段（７）は、この故障診断データ（６）をリスト作
成処理して、優先順位付故障候補リスト（８）を出力す
る。図２は、故障シミュレーション手段（５）のフロー
チャートを示す。信号データ（３）によって与えられる
外部入力信号に変化がある場合には、入力信号処理即ち
外部入力信号を回路内部に入力する処理が行われる。次
に、回路内部において信号の変化がある場合には、回路
内部の信号変化処理を行うイベント処理が行われる。
理手段（７）は、この故障診断データ（６）をリスト作
成処理して、優先順位付故障候補リスト（８）を出力す
る。図２は、故障シミュレーション手段（５）のフロー
チャートを示す。信号データ（３）によって与えられる
外部入力信号に変化がある場合には、入力信号処理即ち
外部入力信号を回路内部に入力する処理が行われる。次
に、回路内部において信号の変化がある場合には、回路
内部の信号変化処理を行うイベント処理が行われる。
【００２４】このイベント処理の終了後、現在のシミュ
レーション時刻がテスタ出力データによって与えられる
外部出力信号の測定時刻である場合には、故障候補各々
に対する外部出力信号とテスタ出力データとの比較が行
われる。ここで、故障候補各々に対する外部出力信号と
は、故障候補の内容をなす故障のみが回路内に存在する
と仮定した場合において入力信号が該回路内を伝搬し現
シミュレーション時刻に回路外部に出力された外部出力
信号をいう。
レーション時刻がテスタ出力データによって与えられる
外部出力信号の測定時刻である場合には、故障候補各々
に対する外部出力信号とテスタ出力データとの比較が行
われる。ここで、故障候補各々に対する外部出力信号と
は、故障候補の内容をなす故障のみが回路内に存在する
と仮定した場合において入力信号が該回路内を伝搬し現
シミュレーション時刻に回路外部に出力された外部出力
信号をいう。
【００２５】故障候補各々に対する外部出力信号とテス
タ出力データが一致する場合にはその故障候補に対する
一致数をカウントアップし、不一致の場合はその故障候
補に対する不一致数をカウントアップするという処理が
行われる。そして、不一致数がドロップカウント数以上
になった場合には、当該故障候補がシミュレーション対
象から除外されて、以後その故障候補に対してはシミュ
レーション処理は行わない。
タ出力データが一致する場合にはその故障候補に対する
一致数をカウントアップし、不一致の場合はその故障候
補に対する不一致数をカウントアップするという処理が
行われる。そして、不一致数がドロップカウント数以上
になった場合には、当該故障候補がシミュレーション対
象から除外されて、以後その故障候補に対してはシミュ
レーション処理は行わない。
【００２６】この外部信号値の比較処理は、現シミュレ
ーション時刻においてシミュレーション対象となってい
る故障候補に対して行なわれる。シミュレーション対象
となる故障候補全ての比較処理が終了した後、現シミュ
レーション時刻の更新を行い、以上に述べた処理全てを
シミュレーション最終時刻まで繰り返す。
ーション時刻においてシミュレーション対象となってい
る故障候補に対して行なわれる。シミュレーション対象
となる故障候補全ての比較処理が終了した後、現シミュ
レーション時刻の更新を行い、以上に述べた処理全てを
シミュレーション最終時刻まで繰り返す。
【００２７】以下、図３、表１、表２及び表３によっ
て、本発明の一実施例を説明する。図３は、この実施例
が対象とする不良ＬＳＩの論理回路図である。当該論理
回路は、２個のＡＮＤゲート（Ｇ１，Ｇ２）と１個のＯ
Ｒゲート（Ｇ３）によって構成されている。また、この
不良ＬＳＩには、ａ／１故障（ａネットの１縮退故障で
あることを示す。以下縮退故障はこの方法で表現す
る。）とｐ／０故障の多重故障が発生している。
て、本発明の一実施例を説明する。図３は、この実施例
が対象とする不良ＬＳＩの論理回路図である。当該論理
回路は、２個のＡＮＤゲート（Ｇ１，Ｇ２）と１個のＯ
Ｒゲート（Ｇ３）によって構成されている。また、この
不良ＬＳＩには、ａ／１故障（ａネットの１縮退故障で
あることを示す。以下縮退故障はこの方法で表現す
る。）とｐ／０故障の多重故障が発生している。
【００２８】表１は、この不良ＬＳＩに対して与えられ
る信号データとその不良ＬＳＩのテスタ出力データを示
す。信号データは、入力パターンと当該パターンに対す
る正常回路（回路に故障が無いとした場合の回路）の出
力期待値とによって構成される。
る信号データとその不良ＬＳＩのテスタ出力データを示
す。信号データは、入力パターンと当該パターンに対す
る正常回路（回路に故障が無いとした場合の回路）の出
力期待値とによって構成される。
【００２９】
【表１】 表２は、故障抽出手段によって抽出された故障候補、当
該故障候補各々に対する外部出力信号とテスタ出力デー
タの比較の結果及び当該故障候補各々に対する不一致
数、一致数及び不一致率を示す。
該故障候補各々に対する外部出力信号とテスタ出力デー
タの比較の結果及び当該故障候補各々に対する不一致
数、一致数及び不一致率を示す。
【００３０】
【表２】 表２中、「ｘ／０，ｘ／１，ｄ／１，ｃ／１，ａ／１，
ｂ／１，ｙ／０，ｙ／１，ｐ／０，ｑ／０」は不良ＬＳ
Ｉから抽出された故障候補である。但し、論理的に等価
な故障は省かれる。例えば、ｄ／０故障はｘ／０故障と
論理的に等価であり、ｘ／０故障に吸収されるため省か
れることとなる。
ｂ／１，ｙ／０，ｙ／１，ｐ／０，ｑ／０」は不良ＬＳ
Ｉから抽出された故障候補である。但し、論理的に等価
な故障は省かれる。例えば、ｄ／０故障はｘ／０故障と
論理的に等価であり、ｘ／０故障に吸収されるため省か
れることとなる。
【００３１】なお、本実施例においては、ドロップカウ
ント数は３と設定する。また、表２の左に記載されてい
る縦並びの番号は表１で示すパターン番号に対応し、当
該パターン番号の右側に記載されている記号「＿」、
「＊」は各々の故障候補における比較結果が「一致」、
「不一致」であったことを示す。表２中、「Ｎfail」
は、各々の故障候補に対する不一致数を、「Ｎpass」は
各々の故障候補に対する一致数を、そして「Ｐfail」は
各々の故障候補に対する不一致率を示す。
ント数は３と設定する。また、表２の左に記載されてい
る縦並びの番号は表１で示すパターン番号に対応し、当
該パターン番号の右側に記載されている記号「＿」、
「＊」は各々の故障候補における比較結果が「一致」、
「不一致」であったことを示す。表２中、「Ｎfail」
は、各々の故障候補に対する不一致数を、「Ｎpass」は
各々の故障候補に対する一致数を、そして「Ｐfail」は
各々の故障候補に対する不一致率を示す。
【００３２】表２を、表１との関連において、もう少し
具体的に述べる。まず、表１における第１パターンのシ
ミュレーションを行う。この場合、例えば、ｘ／０故障
のシミュレーション結果は、ｘは０、ｙは１となる。何
故ならば、ｘは０縮退故障であるため、回路内部からど
のような信号が伝搬してきてもｘは０となり、また回路
内にはｘ／０故障以外には故障がないと仮定されるため
に第１パターンの伝搬の結果、ｙは１となるからであ
る。
具体的に述べる。まず、表１における第１パターンのシ
ミュレーションを行う。この場合、例えば、ｘ／０故障
のシミュレーション結果は、ｘは０、ｙは１となる。何
故ならば、ｘは０縮退故障であるため、回路内部からど
のような信号が伝搬してきてもｘは０となり、また回路
内にはｘ／０故障以外には故障がないと仮定されるため
に第１パターンの伝搬の結果、ｙは１となるからであ
る。
【００３３】一方、第１パターンに対するテスタ出力結
果は表１によりｘは０、ｙは０である。従って、第１パ
ターンのシミュレーション結果である「ｘは０、ｙは
１」とテスタ出力結果である「ｘは０，ｙは０」とを比
較すると、表２の様にｘは一致して記号「＿」で表さ
れ、ｙは不一致であって記号「＊」で表される。ここ
で、ｘ／０故障の一致数は１とカウントされ、不一致数
も１とカウントされる。
果は表１によりｘは０、ｙは０である。従って、第１パ
ターンのシミュレーション結果である「ｘは０、ｙは
１」とテスタ出力結果である「ｘは０，ｙは０」とを比
較すると、表２の様にｘは一致して記号「＿」で表さ
れ、ｙは不一致であって記号「＊」で表される。ここ
で、ｘ／０故障の一致数は１とカウントされ、不一致数
も１とカウントされる。
【００３４】そして、第２パターン以降同様な処理が繰
り返され、第４パターンのシミュレーションが終了した
のち、不一致数「３」及び一致数「５」という結果を基
にして不一致率が計算される。以下、他の故障候補も同
様な処理によって、表２に示される一致又は不一致の結
果、不一致数、一致数及び不一致率が得られる。
り返され、第４パターンのシミュレーションが終了した
のち、不一致数「３」及び一致数「５」という結果を基
にして不一致率が計算される。以下、他の故障候補も同
様な処理によって、表２に示される一致又は不一致の結
果、不一致数、一致数及び不一致率が得られる。
【００３５】なお、ｘ／１故障の一致又は不一致の結果
は第３パターン目で終了しているが、これはドロップカ
ウント数が３であり、第３パターン目において不一致数
が３となったため、第４パターン目以降はシミュレーシ
ョンの対象から除外された結果である。ｂ／１故障、ｙ
／１故障及びｑ／０故障も同様である。表３は、優先順
位付き故障候補リストを示す。
は第３パターン目で終了しているが、これはドロップカ
ウント数が３であり、第３パターン目において不一致数
が３となったため、第４パターン目以降はシミュレーシ
ョンの対象から除外された結果である。ｂ／１故障、ｙ
／１故障及びｑ／０故障も同様である。表３は、優先順
位付き故障候補リストを示す。
【００３６】
【表３】 故障シミュレーションの結果、各故障候補に対する一致
数及び不一致数が故障診断データとして出力される。こ
の故障診断データを基にして各故障候補に対する不一致
率が計算される。ｉ番目の故障候補に対する不一致率、
Ｐfail(i) は、以下の式により求められる。
数及び不一致数が故障診断データとして出力される。こ
の故障診断データを基にして各故障候補に対する不一致
率が計算される。ｉ番目の故障候補に対する不一致率、
Ｐfail(i) は、以下の式により求められる。
【００３７】
【数１】 各故障候補に対する不一致率を小さい順に並べ変えるこ
とにより、表３に示す優先順位付き故障候補リストが作
成される。表３の結果により、ａ／１故障とｐ／０故障
とがともに不一致率が小さく、故障可能性が高いという
ことができる。
とにより、表３に示す優先順位付き故障候補リストが作
成される。表３の結果により、ａ／１故障とｐ／０故障
とがともに不一致率が小さく、故障可能性が高いという
ことができる。
【００３８】この実施例の対象である不良ＬＳＩは、ａ
／１故障とｐ／０故障という多重故障を有していること
から、本発明の故障シミュレーションの結果はこの多重
故障を的確に推定しているということができる。このこ
とは、本発明が単一故障の検出を仮定したシミュレーシ
ョンでありながら、多重故障の推定に対しても有効であ
ることを示している。なお、表３の優先順位付き故障候
補リストには、不一致数がドロップカウント数に達した
ためにシミュレーション途中でシミュレーション対象か
ら除外された故障候補に対して、いつの時点で除外され
たのかを示すデータ（ドロップ時刻）が付加されてい
る。
／１故障とｐ／０故障という多重故障を有していること
から、本発明の故障シミュレーションの結果はこの多重
故障を的確に推定しているということができる。このこ
とは、本発明が単一故障の検出を仮定したシミュレーシ
ョンでありながら、多重故障の推定に対しても有効であ
ることを示している。なお、表３の優先順位付き故障候
補リストには、不一致数がドロップカウント数に達した
ためにシミュレーション途中でシミュレーション対象か
ら除外された故障候補に対して、いつの時点で除外され
たのかを示すデータ（ドロップ時刻）が付加されてい
る。
【００３９】
【発明の効果】以上説明した様に、本発明によれば、故
障シミュレーション中に故障可能性の低い故障候補を処
理対象から除外し、シミュレーション対象を故障可能性
の高い故障候補に絞り込んで、故障シミュレーションの
処理時間の高速化を図ることができる。
障シミュレーション中に故障可能性の低い故障候補を処
理対象から除外し、シミュレーション対象を故障可能性
の高い故障候補に絞り込んで、故障シミュレーションの
処理時間の高速化を図ることができる。
【００４０】また、シミュレーション対象からの除外処
理が、テスタ出力データと信号データに対する論理回路
のシミュレーション結果である故障候補毎の外部出力値
との比較によっておこなわれるため、一層正確な故障箇
所の推定が可能となる。そして、除外判断基準であるド
ロップカウント数を外部から指定できるため、開発段階
に合わせた故障シミュレーションの利用が可能となり、
ＬＳＩの開発に対して柔軟性のあるツールを提供でき
る。
理が、テスタ出力データと信号データに対する論理回路
のシミュレーション結果である故障候補毎の外部出力値
との比較によっておこなわれるため、一層正確な故障箇
所の推定が可能となる。そして、除外判断基準であるド
ロップカウント数を外部から指定できるため、開発段階
に合わせた故障シミュレーションの利用が可能となり、
ＬＳＩの開発に対して柔軟性のあるツールを提供でき
る。
【００４１】更に、各故障候補に対する一致数及び不一
致数という客観的データから、各故障候補に対する不一
致率が計算され、客観的な指標に基づく各故障候補の故
障可能性の確からしさを知ることができる。また、各故
障候補の不一致率を示した優先順位付故障候補リストが
出力されるため、故障可能性の高い故障候補を一目で知
ることができると共に多重故障発生の可能性をも知るこ
とができ、以後のＬＳＩの開発にこの故障シミュレーシ
ョンの結果を反映することができる。
致数という客観的データから、各故障候補に対する不一
致率が計算され、客観的な指標に基づく各故障候補の故
障可能性の確からしさを知ることができる。また、各故
障候補の不一致率を示した優先順位付故障候補リストが
出力されるため、故障可能性の高い故障候補を一目で知
ることができると共に多重故障発生の可能性をも知るこ
とができ、以後のＬＳＩの開発にこの故障シミュレーシ
ョンの結果を反映することができる。
【図１】本発明のシステム構成図である。
【図２】本発明の故障シミュレーション手段部のフロー
チャートである。
チャートである。
【図３】本発明の一実施例を説明するためのシミュレー
ション対象である不良ＬＳＩの論理回路図である。
ション対象である不良ＬＳＩの論理回路図である。
【符号の説明】 （１） 論理回路データ （２） 故障候補データ （３） 信号データ （４） テスタ出力データ （５） 故障シミュレーション手段 （６） 故障診断データ （７） 故障候補リスト作成処理手段 （８） 優先順位付き故障候補リスト Ｇ１，Ｇ２ ＡＮＤゲート Ｇ３ ＯＲゲート ａ，ｂ，ｃ，ｄ，ｐ，ｑ，ｘ，ｙ ネット
Claims (6)
- 【請求項１】論理回路データを入力し、故障候補データ
を出力する故障抽出工程と、 前記論理回路データ、前記故障候補データ、信号データ
及び前記論理回路データに対するテスタ出力データを入
力して、故障候補毎に故障シミュレーションを行うシミ
ュレーション工程と、 前記シミュレーション工程から出力される故障候補毎の
外部出力値と前記テスタ出力データとを比較する工程
と、 を有するＬＳＩの故障箇所推定方法。 - 【請求項２】前記テスタ出力データと前記信号データに
対する前記論理回路の故障候補毎の外部出力値が一致す
る場合には、該故障候補に対する一致数としてカウント
する工程と、 前記テスタ出力データと前記信号データに対する前記論
理回路の故障候補毎の外部出力値が不一致である場合に
は、該故障候補に対する不一致数としてカウントする工
程と、 前記故障候補に対する不一致数が一定数に達した場合に
は、該故障候補をシミュレーションの処理対象から除外
する工程と、 を有する請求項４に記載のＬＳＩの故障箇所推定方法。 - 【請求項３】シミュレーションの処理対象から除外され
た故障候補においては、シミュレーションの処理対象か
ら除外されるまでの該故障候補に対する一致数及び不一
致数を出力する工程と、 シミュレーションの処理対象から除外されなかった故障
候補においては、シミュレーションの終了時までの該故
障候補に対する一致数と不一致数を出力する工程と、 前記故障候補に対する一致数及び不一致数から該故障候
補毎の不一致率を計算する工程と前記故障候補毎の不一
致率の小さい順に故障候補を並べ替えて優先順位付き故
障候補リストを作成する優先順位付き故障候補リスト作
成処理工程と、 を有する請求項４及び請求項５に記載のＬＳＩの故障箇
所推定方法。 - 【請求項４】論理回路データを入力し、故障候補データ
を出力する故障抽出工程と、 前記論理回路データ、前記故障候補データ、信号データ
及び前記論理回路データに対するテスタ出力データを入
力して、故障候補毎に故障シミュレーションを行うシミ
ュレーション工程と、 前記シミュレーション工程から出力される故障候補毎の
外部出力値と前記テスタ出力データとを比較する工程
と、 を有するＬＳＩの故障箇所推定プログラムを記憶した記
録媒体。 - 【請求項５】前記テスタ出力データと前記信号データに
対する前記論理回路の故障候補毎の外部出力値が一致す
る場合には、該故障候補に対する一致数としてカウント
する工程と、 前記テスタ出力データと前記信号データに対する前記論
理回路の故障候補毎の外部出力値が不一致である場合に
は、該故障候補に対する不一致数としてカウントする工
程と、 前記故障候補に対する不一致数が一定数に達した場合に
は、該故障候補をシミュレーションの処理対象から除外
する工程と、 を有する請求項４に記載のＬＳＩの故障箇所推定プログ
ラムを記憶した記録媒体。 - 【請求項６】シミュレーションの処理対象から除外され
た故障候補においては、シミュレーションの処理対象か
ら除外されるまでの該故障候補に対する一致数及び不一
致数を出力する工程と、 シミュレーションの処理対象から除外されなかった故障
候補においては、シミュレーションの終了時までの該故
障候補に対する一致数と不一致数を出力する工程と、 前記故障候補に対する一致数及び不一致数から該故障候
補毎の不一致率を計算する工程と前記故障候補毎の不一
致率の小さい順に故障候補を並べ替えて優先順位付き故
障候補リストを作成する優先順位付き故障候補リスト作
成処理工程と、 を有する請求項４及び請求項５に記載のＬＳＩの故障箇
所推定プログラムを記憶した記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9212267A JPH1152023A (ja) | 1997-08-06 | 1997-08-06 | Ｌｓｉの故障箇所推定方法及びｌｓｉの故障箇所推定プログラムを記録した記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9212267A JPH1152023A (ja) | 1997-08-06 | 1997-08-06 | Ｌｓｉの故障箇所推定方法及びｌｓｉの故障箇所推定プログラムを記録した記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1152023A true JPH1152023A (ja) | 1999-02-26 |
Family
ID=16619763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9212267A Pending JPH1152023A (ja) | 1997-08-06 | 1997-08-06 | Ｌｓｉの故障箇所推定方法及びｌｓｉの故障箇所推定プログラムを記録した記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1152023A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100630722B1 (ko) * | 2004-12-04 | 2006-10-02 | 삼성전자주식회사 | 출력 단자 수를 고려한 효율적인 고장 진단을 위한 매칭방법 |
| US7120829B2 (en) | 2001-07-12 | 2006-10-10 | Nec Electronics Corporation | Failure propagation path estimate system |
| JP2007024523A (ja) * | 2005-07-12 | 2007-02-01 | Toshiba Corp | 故障解析装置及び故障解析方法 |
| US7844873B2 (en) | 2006-10-05 | 2010-11-30 | Nec Electronics Corporation | Fault location estimation system, fault location estimation method, and fault location estimation program for multiple faults in logic circuit |
-
1997
- 1997-08-06 JP JP9212267A patent/JPH1152023A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7120829B2 (en) | 2001-07-12 | 2006-10-10 | Nec Electronics Corporation | Failure propagation path estimate system |
| KR100630722B1 (ko) * | 2004-12-04 | 2006-10-02 | 삼성전자주식회사 | 출력 단자 수를 고려한 효율적인 고장 진단을 위한 매칭방법 |
| JP2007024523A (ja) * | 2005-07-12 | 2007-02-01 | Toshiba Corp | 故障解析装置及び故障解析方法 |
| US7844873B2 (en) | 2006-10-05 | 2010-11-30 | Nec Electronics Corporation | Fault location estimation system, fault location estimation method, and fault location estimation program for multiple faults in logic circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4562713B2 (ja) | 論理回路における多重故障の故障箇所推定システム、故障箇所推定方法および故障箇所推定用プログラム | |
| US11361248B2 (en) | Multi-stage machine learning-based chain diagnosis | |
| JP5270458B2 (ja) | 故障箇所推定装置 | |
| Yang et al. | Quick scan chain diagnosis using signal profiling | |
| JPH04148882A (ja) | 論理集積回路の故障位置指摘方法 | |
| US8843796B2 (en) | Profiling-based scan chain diagnosis | |
| Ye et al. | Diagnosis of multiple arbitrary faults with mask and reinforcement effect | |
| Fan et al. | Diagnosis of cell internal defects with multi-cycle test patterns | |
| JPH1152023A (ja) | Ｌｓｉの故障箇所推定方法及びｌｓｉの故障箇所推定プログラムを記録した記録媒体 | |
| US20160267216A1 (en) | Methods and systems for circuit fault diagnosis | |
| JP4057207B2 (ja) | ショート故障解析方法 | |
| JP3555071B2 (ja) | 故障伝搬経路推定方法、故障伝搬経路推定装置及び記録媒体 | |
| JP2008076121A (ja) | ディレイ不良解析方法およびその装置 | |
| US7689399B1 (en) | Automatic extraction of design properties | |
| JPH0455776A (ja) | 論理集積回路の故障診断装置 | |
| JP3127856B2 (ja) | Ｌｓｉ組み合わせ回路故障推論装置 | |
| KR100901522B1 (ko) | 심볼릭 시뮬레이션을 이용한 스캔 체인 고장 진단 방법 및장치 | |
| CN111782695B (zh) | Mpw多产品联测的数据处理方法、存储介质及计算机设备 | |
| JP2005043274A (ja) | 故障モード特定方法及び故障診断装置 | |
| JP2715989B2 (ja) | Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法 | |
| Yamazaki et al. | Diagnosing resistive open faults using small delay fault simulation | |
| JPH03120485A (ja) | 半導体集積回路の故障個所推定方式 | |
| JP2861861B2 (ja) | 故障診断システム | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| JPH1183945A (ja) | 論理回路の故障診断方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040804 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080520 |