JPH04101372A - 誤接続検出回路 - Google Patents
誤接続検出回路Info
- Publication number
- JPH04101372A JPH04101372A JP2217489A JP21748990A JPH04101372A JP H04101372 A JPH04101372 A JP H04101372A JP 2217489 A JP2217489 A JP 2217489A JP 21748990 A JP21748990 A JP 21748990A JP H04101372 A JPH04101372 A JP H04101372A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- cable
- storage device
- connectors
- identification number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract 7
- 230000015654 memory Effects 0.000 abstract 5
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は誤接続検出回路に関し、特に回路基板間を接続
するケーブルの誤接続検出方法に関する。
するケーブルの誤接続検出方法に関する。
従来技術
従来、この種の誤接続検出方法においては、ケーブル両
端に表示され、接続するコネクタの回路基板上でのコネ
クタ位置と、回路基板の実装位置とを人手により１本ず
つ確認していた。
端に表示され、接続するコネクタの回路基板上でのコネ
クタ位置と、回路基板の実装位置とを人手により１本ず
つ確認していた。
このような従来の誤接続検出方法では、人手によりケー
ブルを１本ずつ確認していたので、情報処理装置が大規
模となり、使用されるケーブル数が膨大な量になると、
製造時や保守時、および評価時におけるケーブル接続の
確認やケーブルの脱落、切断などのチエツクに多大な時
間を要するという欠点がある。
ブルを１本ずつ確認していたので、情報処理装置が大規
模となり、使用されるケーブル数が膨大な量になると、
製造時や保守時、および評価時におけるケーブル接続の
確認やケーブルの脱落、切断などのチエツクに多大な時
間を要するという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、ケーブルの誤接続や未接続、およびケー
ブルの脱落や切断などのチェック時間を短縮することが
できる誤接続検出回路の提供を目的とする。
されたもので、ケーブルの誤接続や未接続、およびケー
ブルの脱落や切断などのチェック時間を短縮することが
できる誤接続検出回路の提供を目的とする。
発明の構成
本発明による誤接続検出回路は、複数のコネクタと、前
記複数のコネクタ各々を特定する識別情報を保持する保
持手段とを有する第１の回路基板と、前記第１の回路基
板の複数のコネクタのうち少なくとも一つに接続可能な
コネクタを有し、該コネクタを特定する識別情報を保持
する保持手段を有する第２の回路基板と、前記第１の回
路基板の複数のコネクタのうち一つに前記第２の回路基
板のコネクタが接続されたとき、前記第１および第２の
回路基板各々の保持手段から互いに接続されたコネクタ
の識別情報を読出す読出し手段と、前記読出し手段によ
り前記第１および第２の回路基板各々の保持手段から読
出された前記識別情報に基づいて前記コネクタの誤接続
を検出する検出手段とを有することを特徴とする。
記複数のコネクタ各々を特定する識別情報を保持する保
持手段とを有する第１の回路基板と、前記第１の回路基
板の複数のコネクタのうち少なくとも一つに接続可能な
コネクタを有し、該コネクタを特定する識別情報を保持
する保持手段を有する第２の回路基板と、前記第１の回
路基板の複数のコネクタのうち一つに前記第２の回路基
板のコネクタが接続されたとき、前記第１および第２の
回路基板各々の保持手段から互いに接続されたコネクタ
の識別情報を読出す読出し手段と、前記読出し手段によ
り前記第１および第２の回路基板各々の保持手段から読
出された前記識別情報に基づいて前記コネクタの誤接続
を検出する検出手段とを有することを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、論理基板１２はケブル３，４を介して
互いに接続されている。
る。図において、論理基板１２はケブル３，４を介して
互いに接続されている。
すなわち、論理基板１のコネクタ１０はケーブル３のコ
ネクタ３０に、コネクタ］１はケーブル４のコネクタ４
０に夫々接続され、論理基板２のコネクタ２０はケーブ
ル３のコネクタ３１に、コネクタ２１はケーブル４のコ
ネクタ４１に夫々接続されている。
ネクタ３０に、コネクタ］１はケーブル４のコネクタ４
０に夫々接続され、論理基板２のコネクタ２０はケーブ
ル３のコネクタ３１に、コネクタ２１はケーブル４のコ
ネクタ４１に夫々接続されている。
論理基板１の記憶装置１２および論理基板２の記憶装置
２２と、論理基板１の記憶装置１３および論理基板２の
記憶装置２３とには夫々異なる識別番号が保持されてお
り、識別番号アドレス＋００で示されるアドレスのビッ
トパターンか夫々出力される。
２２と、論理基板１の記憶装置１３および論理基板２の
記憶装置２３とには夫々異なる識別番号が保持されてお
り、識別番号アドレス＋００で示されるアドレスのビッ
トパターンか夫々出力される。
すなわち、論理基板１の記憶装置１２にはコネクタ１０
固有の識別番号が、記憶装置１３にはコネクタ１１固有
の識別番号が夫々保持されており、論理基板２の記憶装
置２２にはコネクタ２０固有の識別番号か、記憶装置２
３にはコネクタ２１固有の識別番号が夫々保持されてい
る。
固有の識別番号が、記憶装置１３にはコネクタ１１固有
の識別番号が夫々保持されており、論理基板２の記憶装
置２２にはコネクタ２０固有の識別番号か、記憶装置２
３にはコネクタ２１固有の識別番号が夫々保持されてい
る。
ここで、論理基板１の記憶装置１２と論理基板２の記憶
装置２２とには同じビットパターンが保持され、論理基
板１の記憶装置１３と論理基板２の記憶装置２３とには
同しビットパターンが保持されている。
装置２２とには同じビットパターンが保持され、論理基
板１の記憶装置１３と論理基板２の記憶装置２３とには
同しビットパターンが保持されている。
識別番号アドレス１００およびこの識別番号アドレス１
００により記憶装置２２から読出された識別番号データ
１２０はケーブル３を通って論理基板１゜２間で受は渡
され、識別番号アドレス１００およびこの識別番号アド
レス１００により記憶装置２３から読出された識別番号
データ１２１はケーブル４を通って論理基板１，２間で
受は渡される。
００により記憶装置２２から読出された識別番号データ
１２０はケーブル３を通って論理基板１゜２間で受は渡
され、識別番号アドレス１００およびこの識別番号アド
レス１００により記憶装置２３から読出された識別番号
データ１２１はケーブル４を通って論理基板１，２間で
受は渡される。
セレクタ１４は識別番号アドレスｌｏｏにより論理基板
２の記憶装置２２．２３から読出された識別番号データ
１２０，１２１のうち一方をケーブル選択信号１０１に
応して選択し、送信側識別番号１１２として比較器１６
に送出し、セレクタ１５は識別番号アドレス１００によ
り論理基板１の記憶装置１２゜１３から読出された識別
番号データ１１０，１１１のうち一方をケーブル選択信
号１０１に応じて選択し、受信側識別番号１１３として
比較器１６に送出する。
２の記憶装置２２．２３から読出された識別番号データ
１２０，１２１のうち一方をケーブル選択信号１０１に
応して選択し、送信側識別番号１１２として比較器１６
に送出し、セレクタ１５は識別番号アドレス１００によ
り論理基板１の記憶装置１２゜１３から読出された識別
番号データ１１０，１１１のうち一方をケーブル選択信
号１０１に応じて選択し、受信側識別番号１１３として
比較器１６に送出する。
比較器１６てはセレクタ１４からの送信側識別番号１１
２と、セレクタ１５からの受信側識別番号１１３とを比
較し、その結果具なったパターンを検出すると、接続エ
ラー信号１１４を出力する。
２と、セレクタ１５からの受信側識別番号１１３とを比
較し、その結果具なったパターンを検出すると、接続エ
ラー信号１１４を出力する。
この第１図を用いて本発明の一実施例の動作について説
明する。
明する。
まず、ケーブル３．４が論理基板１，２間で正しく接続
されている場合、まずケーブル選択信号１０１によって
ケーブル３か選択されるときには、セレクタ１４で論理
基板２の記憶装置２２から読出された識別番号データ１
２０か選択されて送信側識別番号１１２として比較器１
６に送出され、セレクタ１５で論理基板］の記憶装置１
２から読出された識別番号データ１１０が選択されて受
信側識別番号１１３として比較器１６に送出される。
されている場合、まずケーブル選択信号１０１によって
ケーブル３か選択されるときには、セレクタ１４で論理
基板２の記憶装置２２から読出された識別番号データ１
２０か選択されて送信側識別番号１１２として比較器１
６に送出され、セレクタ１５で論理基板］の記憶装置１
２から読出された識別番号データ１１０が選択されて受
信側識別番号１１３として比較器１６に送出される。
識別番号アドレス１００が順次変更されることにより、
論理基板１の記憶装置１２および論理基板２の記憶装置
２２に保持された識別番号の全ビットパターンが比較器
１６て比較される。
論理基板１の記憶装置１２および論理基板２の記憶装置
２２に保持された識別番号の全ビットパターンが比較器
１６て比較される。
この場合、ケーブル３か論理基板１．２間で正しく接続
されているので、記憶装置１２および記憶装置２２の全
アドレスから同しパターンが比較器１６に入力されるた
め、比較器１６から接続エラー信号１１４か出力される
ことはない。
されているので、記憶装置１２および記憶装置２２の全
アドレスから同しパターンが比較器１６に入力されるた
め、比較器１６から接続エラー信号１１４か出力される
ことはない。
また、ケーブル選択信号１０１によってケーブル４が選
択されるときには、セレクタ１４て論理基板２の記憶装
置２３から読出された識別番号データ１２１が選択され
て送信側識別番号１１２として比較器１６に送出され、
セレクタ１５て論理基板１の記憶装置１３から読出され
た識別番号データ１１１が選択されて受信側識別番号１
１３として比較器１６に送出される。
択されるときには、セレクタ１４て論理基板２の記憶装
置２３から読出された識別番号データ１２１が選択され
て送信側識別番号１１２として比較器１６に送出され、
セレクタ１５て論理基板１の記憶装置１３から読出され
た識別番号データ１１１が選択されて受信側識別番号１
１３として比較器１６に送出される。
識別番号アドレス１００か順次変更されることにより、
論理基板１の記憶装置１３および論理基板２の記憶装置
２３に保持された識別番号の全ビットパターンか比較器
１６で比較される。
論理基板１の記憶装置１３および論理基板２の記憶装置
２３に保持された識別番号の全ビットパターンか比較器
１６で比較される。
この場合、ケーブル４か論理基板］、２間て正しく接続
されているので、記憶装置１３および記憶装置２３の全
アドレスから同じパターンが比較器１６に入力されるた
め、比較器１６から接続エラー信号１１４か出力される
ことはない。
されているので、記憶装置１３および記憶装置２３の全
アドレスから同じパターンが比較器１６に入力されるた
め、比較器１６から接続エラー信号１１４か出力される
ことはない。
一方、ケーブル３のコネクタ３１が論理基板２のコネク
タ２１に接続され、ケーブル４のコネクタ４１が論理基
板２のコネクタ２０に接続された場合、ケーブル選択信
号１０１によってケーブル３が選択されると、セレクタ
１４て論理基板２の記憶装置２３から読出された識別番
号データ１２１か選択され、セレクタ１５て論理基板１
の記憶装置１２から読出された識別番号データ１１０か
選択されて夫々比較器１６に送出される。
タ２１に接続され、ケーブル４のコネクタ４１が論理基
板２のコネクタ２０に接続された場合、ケーブル選択信
号１０１によってケーブル３が選択されると、セレクタ
１４て論理基板２の記憶装置２３から読出された識別番
号データ１２１か選択され、セレクタ１５て論理基板１
の記憶装置１２から読出された識別番号データ１１０か
選択されて夫々比較器１６に送出される。
よって、論理基板１の記憶装置１２および論理基板２の
記憶装置２３に保持された識別番号の全ビットパターン
か比較器１６て比較されるので、比較器１６でビットパ
ターンの不一致か検出され、比較器１６から接続エラー
信号１】４か出力される。
記憶装置２３に保持された識別番号の全ビットパターン
か比較器１６て比較されるので、比較器１６でビットパ
ターンの不一致か検出され、比較器１６から接続エラー
信号１】４か出力される。
このときのケーブル選択信号１０１によって、ケーブル
３が接続エラーとなったことを検出することがてきる。
３が接続エラーとなったことを検出することがてきる。
また、ケーブル選択信号１０１によってケーブル４が選
択されると、セレクタ１４て論理基板２の記憶装置２２
から読出された識別番号データ１２０が選択され、セレ
クタ１５で論理基板］の記憶装置１３から読出された識
別番号データ１１１が選択されて夫々比較器］６に送出
される。
択されると、セレクタ１４て論理基板２の記憶装置２２
から読出された識別番号データ１２０が選択され、セレ
クタ１５で論理基板］の記憶装置１３から読出された識
別番号データ１１１が選択されて夫々比較器］６に送出
される。
よって、論理基板１の記憶装置１３および論理基板２の
記憶装置２２に保持された識別番号の全ビットパターン
か比較器１６で比較されるので、比較器１６でビットパ
ターンの不一致が検出され、比較器１６から接続エラー
信号１１４か出力される。
記憶装置２２に保持された識別番号の全ビットパターン
か比較器１６で比較されるので、比較器１６でビットパ
ターンの不一致が検出され、比較器１６から接続エラー
信号１１４か出力される。
このときのケーブル選択信号１０１によって、ケーブル
４が接続エラーとなったことを検出することができる。
４が接続エラーとなったことを検出することができる。
このように、論理基板１．２がケーブル３．４で接続さ
れるとき、ケーブル３．４によって互いに接続されたコ
ネクタ固有の識別番号を記憶装置１２．１３，２２．２
３から読出して比較器１６により比較するようにするこ
とによって、ケーブル３．４の誤接続や未接続、および
ケーブル３４の脱落や切断などのチエツクを短時間で行
う二とができ、正常に接続されていないケーブル３゜４
を特定することかできる。
れるとき、ケーブル３．４によって互いに接続されたコ
ネクタ固有の識別番号を記憶装置１２．１３，２２．２
３から読出して比較器１６により比較するようにするこ
とによって、ケーブル３．４の誤接続や未接続、および
ケーブル３４の脱落や切断などのチエツクを短時間で行
う二とができ、正常に接続されていないケーブル３゜４
を特定することかできる。
尚、本発明の一実施例ではケーブル３．４を介して接続
され、各々複数のコネクタ１．０，１，１２０．２１を
有する論理基板］、２について述べたか、複数のコネク
タを有する論理基板に単数のコネクタを有する複数の論
理基板か直接コネクタ同士を接続する場合にも適用する
ことかでき、これらに限定されない。
され、各々複数のコネクタ１．０，１，１２０．２１を
有する論理基板］、２について述べたか、複数のコネク
タを有する論理基板に単数のコネクタを有する複数の論
理基板か直接コネクタ同士を接続する場合にも適用する
ことかでき、これらに限定されない。
発明の詳細
な説明したように本発明によれば、回路基板のコネクタ
が互いに接続されたとき、それら回路基板に保持され、
それらのコネクタ各々を特定する識別情報に基づいてそ
れらのコネクタの誤接続を検出するようにすることによ
って、ケーブルの誤接続や未接続、およびケーブルの脱
落や切断などのチエツク時間を短縮することかできると
いう効果がある。
が互いに接続されたとき、それら回路基板に保持され、
それらのコネクタ各々を特定する識別情報に基づいてそ
れらのコネクタの誤接続を検出するようにすることによ
って、ケーブルの誤接続や未接続、およびケーブルの脱
落や切断などのチエツク時間を短縮することかできると
いう効果がある。
第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １０゜ ３０゜ １２゜ ３１゜ １３゜ １．２・・・・・・論理基板 ３．４・・・・・ケーブル ２０、 ２１゜ ４０．４１・・・・・・コネクタ ２２．２３・・・・・・記憶装置 １４ ］５・・・・・・セレクタ １６・・・・・比較器
る。 主要部分の符号の説明 １０゜ ３０゜ １２゜ ３１゜ １３゜ １．２・・・・・・論理基板 ３．４・・・・・ケーブル ２０、 ２１゜ ４０．４１・・・・・・コネクタ ２２．２３・・・・・・記憶装置 １４ ］５・・・・・・セレクタ １６・・・・・比較器
Claims (1)
- （１）複数のコネクタと、前記複数のコネクタ各々を特
定する識別情報を保持する保持手段とを有する第１の回
路基板と、前記第１の回路基板の複数のコネクタのうち
少なくとも一つに接続可能なコネクタを有し、該コネク
タを特定する識別情報を保持する保持手段を有する第２
の回路基板と、前記第１の回路基板の複数のコネクタの
うち一つに前記第２の回路基板のコネクタが接続された
とき、前記第１および第２の回路基板各々の保持手段か
ら互いに接続されたコネクタの識別情報を読出す読出し
手段と、前記読出し手段により前記第１および第２の回
路基板各々の保持手段から読出された前記識別情報に基
づいて前記コネクタの誤接続を検出する検出手段とを有
することを特徴とする誤接続検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2217489A JPH04101372A (ja) | 1990-08-17 | 1990-08-17 | 誤接続検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2217489A JPH04101372A (ja) | 1990-08-17 | 1990-08-17 | 誤接続検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04101372A true JPH04101372A (ja) | 1992-04-02 |
Family
ID=16705042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2217489A Pending JPH04101372A (ja) | 1990-08-17 | 1990-08-17 | 誤接続検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04101372A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652200U (ja) * | 1992-12-16 | 1994-07-15 | 株式会社ニコン | 製品の識別装置 |
| JP2013097971A (ja) * | 2011-10-31 | 2013-05-20 | Canon Inc | 電子機器 |
-
1990
- 1990-08-17 JP JP2217489A patent/JPH04101372A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652200U (ja) * | 1992-12-16 | 1994-07-15 | 株式会社ニコン | 製品の識別装置 |
| JP2013097971A (ja) * | 2011-10-31 | 2013-05-20 | Canon Inc | 電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1266236B1 (en) | System and method for testing signal interconnections using built-in self test | |
| US5455911A (en) | Communications protocol for use in transferring data over a serial bus | |
| CN108804261B (zh) | 连接器的测试方法及装置 | |
| US6349235B1 (en) | Programmable logic controller system and method for module number assignment | |
| US20070022333A1 (en) | Testing of interconnects associated with memory cards | |
| US20040023560A1 (en) | Apparatus and method for a reversible emulator/target cable connector | |
| EP0632280A2 (en) | Inter-section cross cable detection system | |
| US6484215B1 (en) | System having I/O module number assignment utilizing module number signal line having pair of inputs adapted for receiving module number signal and propagation of module number signal down stream | |
| JPH04101372A (ja) | 誤接続検出回路 | |
| US6289043B1 (en) | Data communication device | |
| CN115729872A (zh) | 一种计算设备及pcie线缆连接的检测方法 | |
| CN100512062C (zh) | 一种检测链路交叉错接的方法 | |
| CN100523841C (zh) | 板间连接故障检测方法及单板与背板的插座结构 | |
| GB2226477A (en) | Data transmission with erroneous data distribution detection | |
| US6901538B2 (en) | Method, system, and recording medium of testing a 1394 interface card | |
| JP2900781B2 (ja) | ケーブル接続異常検出回路およびその方法 | |
| US7478005B2 (en) | Technique for testing interconnections between electronic components | |
| US6553519B1 (en) | Method for detecting signal transfer errors in near real time in a digital system | |
| CN112100109B (zh) | 一种线缆连接容错连接装置及方法 | |
| KR100235248B1 (ko) | 신호케이블에 따른 하드웨어간 연결상태를 점검하는 시스템 | |
| US4267594A (en) | Decommutator patchboard verifier | |
| JPH04148258A (ja) | バス線試験方法および該方法を実施する装置 | |
| CN112666447B (zh) | 一种应用于双冗余架构设备的板位识别电路 | |
| JPH05134790A (ja) | ケーブルの誤接続防止回路 | |
| JPH01209502A (ja) | プログラマブルコントローラの増設バスチェック装置 |