CN102053174A - 跳线板 - Google Patents

跳线板 Download PDF

Info

Publication number
CN102053174A
CN102053174A CN2009101985669A CN200910198566A CN102053174A CN 102053174 A CN102053174 A CN 102053174A CN 2009101985669 A CN2009101985669 A CN 2009101985669A CN 200910198566 A CN200910198566 A CN 200910198566A CN 102053174 A CN102053174 A CN 102053174A
Authority
CN
China
Prior art keywords
test
jumper wire
wire board
signal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009101985669A
Other languages
English (en)
Inventor
谢君强
张启华
丁育林
孙阳阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101985669A priority Critical patent/CN102053174A/zh
Publication of CN102053174A publication Critical patent/CN102053174A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种跳线板,包括基底以及形成于所述基底上的信号端和接线端,其中,所述跳线板还包括连接到所述基底的开关芯片,所述开关芯片包括多个输入端、多个输出端以及多路开关,所述多个输入端电性连接所述信号端,所述多个输出端电性连接所述接线端,所述多路开关控制所述任一输入端与所述任一输出端之间的连通和关断。由此,本发明提供的跳线板对不同种类的集成电路产品只需编程控制该多路开关的状态以实现信号端与接线端间的连接关系,满足测试要求。

Description

跳线板
技术领域
本发明涉及电子元器件领域,特别涉及一种跳线板。
背景技术
集成电路产品的测试通常需要使用对应的测试机台和测试板,例如用于高速加温和加湿的用力试验(highly-accelerated temperature and humidity stress test,HAST)的HAST板以及用于测试产品生命周期的老化板(burn-in board)等。通常测试板包括测试座、信号端孔座和接线端孔座。测试座用于放置测试芯片,信号端孔座电性连接测试信号的接入端,接线端孔座电性连接测试芯片的引脚。跳线板通常与测试板配合使用,其作用是按照测试要求控制测试信号加到测试芯片的测试引脚上。
请同时参考图1至图4,图1至图4分别为常规的跳线板的俯视图、仰视图、前视图以及侧视图。其中,常规的跳线板包括基底11以及形成于基底11上的信号端12和接线端13。信号端12具有信号端针脚121,用于插置在测试板的信号端孔座中以电性连接信号端孔座。接线端13具有接线端针脚131,用于插置在测试板的接线端孔座中以电性连接接线端孔座。跳线板还包括有多层互连线14以电性连接信号端12和接线端13。实际测试时,测试信号加到测试板的接入端后,通过测试板内的互连线与测试板的信号端孔座接通,当跳线板与测试板配合使用时,测试信号便通过信号端针脚121加到信号端12上,再通过多层互联线14接通到接线端13,而接线端13又通过接线端针脚131接通测试板的接线端孔座,并进而通过测试板内的互连线接通到测试芯片的引脚。如此,测试信号便可以加至测试芯片的测试引脚上。
然而,常规的跳线板适用于单一集成电路产品的测试。可以看出,集成电路产品的测试要求决定了跳线板上信号端和接线端的对应连接关系,进而决定了跳线板上多层互连线的布局。由于不同种类的集成电路产品,例如包括静态随机存储器(SRAM)、动态随机存储器(DRAM)以及Nand和Nor规格的闪存(flash)等,即使它们的封装类型相同,但信号和电源引脚的分布位置也会不同,因此需要制作相应的具有不同多层互连线布局的跳线板以满足测试要求。这导致跳线板重复利用率低,资源浪费严重,且跳线板数目的增加将使得存放负担加剧(跳线板的针脚易变形折断,需泡沫保护)。而且,由于制作跳线板周期较长,新集成电路产品测试的准备时间相应变长。此外,长期插拔跳线板对测试板的损伤很大,并影响测试效果。
发明内容
本发明的目的在于提供一种跳线板,能够满足不同集成电路产品的测试要求。
本发明提供一种跳线板,与测试芯片的测试板配合使用,所述测试板包括测试座、信号端孔座和接线端孔座,所述测试座用于放置测试芯片,所述信号端孔座电性连接测试信号的接入端,所述接线端孔座电性连接所述测试芯片的引脚;所述跳线板包括:基底;形成于所述基底上的信号端,其具有信号端针脚,用于插置在所述信号端孔座中以电性连接所述信号端孔座;以及形成于所述基底上的接线端,其具有接线端针脚,用于插置在所述接线端孔座中以电性连接所述接线端孔座;
其中,所述跳线板还包括连接到所述基底的开关芯片,所述开关芯片包括多个输入端、多个输出端以及多路开关,所述多个输入端电性连接所述信号端,所述多个输出端电性连接所述接线端,所述多路开关控制所述任一输入端与所述任一输出端之间的连通和关断。
进一步的,所述开关芯片为可编程逻辑器件。
进一步的,所述开关芯片为可重复编程逻辑器件。
进一步的,所述开关芯片的封装类型为双列直插式封装、薄型小尺寸封装或球栅阵列封装。
进一步的,所述开关芯片以焊接、插装或贴装的方式连接到所述基底。
进一步的,所述基底的材料为硅、树脂或聚酰亚胺。
进一步的,所述信号端针脚的材料为金、铜、锡、铅、银、钨、镍、钽、铬中的一种。
进一步的,所述接线端针脚的材料为金、铜、锡、铅、银、钨、镍、钽、铬中的一种。
与现有技术相比,本发明提供的跳线板,通过使用开关芯片内的多路开关来控制跳线板上信号端与接线端间的连通和关断,对不同种类的集成电路产品只需编程控制该多路开关的状态以实现信号端与接线端间的连接关系,满足测试要求。根据本发明的跳线板具有如下优点:
1、由于可以通过对开关芯片编程实现跳线板的不同连线状态,进而满足不同集成电路产品的测试要求,因此根据本发明的跳线板可以满足现有存储器系列产品的可靠性测试,同类产品的测试利用率高;
2、由于即使在断电的情况下开关芯片内部的逻辑关系不会改变,也不会受到测试机台的噪声信号影响,因此根据本发明的跳线板具有很好的可靠性;
3、由于利用控制芯片可以在几十分钟内完成新集成电路产品测试的准备工作,而常规的跳线板从设计到加工需要10天时间,因此根据本发明的跳线板很大程度上缩短了测试的准备时间;
4、由于开关芯片价格便宜,且使用寿命长,因此根据本发明的跳线板从长期效益来看节约了大量的成本;
5、由于根据本发明的跳线板插置于测试板上后,在做不同集成电路产品的测试时无需插拔该跳线板,因此不会对测试板造成损坏,大大提高昂贵的测试板的使用寿命。
附图说明
图1至图4分别为常规的跳线板的俯视图、仰视图、前视图以及侧视图;
图5至图8分别为根据本发明的跳线板的实施例的俯视图、仰视图、前视图以及侧视图;
图9为根据本发明的跳线板的实施例所用的芯片MT8816的管脚分配图;
图10为根据本发明的跳线板的实施例所用的芯片MT8816的内部功能框图。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明。
在背景技术中已经提及,常规的跳线板适用于单一集成电路产品的测试,对不同种类的集成电路产品需要制作相应的跳线板以满足测试要求。
本发明的核心思想在于,通过使用开关芯片内的多路开关来控制跳线板上信号端与接线端间的连通和关断,对不同种类的集成电路产品只需编程控制该多路开关的状态以实现信号端与接线端间的连接关系,满足测试要求。
图5至图8分别为根据本发明的跳线板的实施例的俯视图、仰视图、前视图以及侧视图。该跳线板与测试芯片的测试板配合使用,所述测试板包括测试座、信号端孔座和接线端孔座。所述测试座用于放置测试芯片,所述信号端孔座电性连接测试信号的接入端,所述接线端孔座电性连接所述测试芯片的引脚。从图5和图8可以看出,所述跳线板包括:基底21;形成于所述基底21上的信号端22,其具有信号端针脚221,用于插置在所述信号端孔座中以电性连接所述信号端孔座;以及形成于所述基底21上的接线端23,其具有接线端针脚231,用于插置在所述接线端孔座中以电性连接所述接线端孔座。优选的,所述基底21的材料为硅、树脂或聚酰亚胺,所述信号端针脚221和所述接线端针脚231的材料为金、铜、锡、铅、银、钨、镍、钽、铬中的一种。其中,所述跳线板还包括连接到所述基底21的开关芯片24,所述开关芯片24包括多个输入端、多个输出端以及多路开关,所述多个输入端电性连接所述信号端22,所述多个输出端电性连接所述接线端23,所述多路开关控制所述任一输入端与所述任一输出端之间的连通和关断。
优选的,所述开关芯片24为可编程逻辑器件,特别是可重复可编程逻辑器件。其封装类型可以为双列直插式封装(Dual In-line Package,DIP)、薄型小尺寸封装(Thin Small Outline Package,TSOP)或球栅阵列封装(Ball Grid Array Package,BGA),并以焊接、插装或贴装的方式连接到所述基底21。经过比较,本实施例中所述开关芯片24选用MITEL公司的芯片MT8816。芯片MT8816具有以下优点:它基于CMOS工艺,具有低能耗和高灵敏度等优点;它可提供8×16路模拟开关,通过相应信号的设置可以对每路开关单独控制;在擦写完成后,即使断电时它也能保持所有开关的连接状态,不会受到其它噪音信号的影响;它的工作环境的范围为-40℃~130℃,正常使用寿命可以达到10年以上,完全满足机台测试的要求。
图9显示了芯片MT8816的管脚分配图,各管脚功能如下:X0~X15为开关阵列的16个行输入/输出端,Y0~Y7为开关阵列的8个列输出/输入端,AX0~AX3为行地址输入端,AY0~AY2为列地址输入端;DATA代表控制数据;VDD、VEE以及VSS分别代表正电源、负电源以及数字地;RESET、STROBE以及CS分别代表复位信号、选通脉冲以及片选信号;NC代表空脚。
芯片MT8816的内部功能框图如图10所示。它由7~128线地址译码器(7to128Decoder)、128位控制数据锁存器(Latches)和8×16模拟开关阵列(8×16Switch Array)组成。8×16模拟开关阵列受128位锁存器所控制,至于哪个锁存器输入控制数据DATA,则由行地址AX0~AX3和列地址AY0~AY2所决定。其工作过程是:置CS为高电平,设置好行地址和列地址以选择其中一路开关,例如Y1作为该路开关的输入端,X3作为该路开关的输出端。置STROBE为高电平,将地址输入。再将STROBE置为低电平,利用STROBE的下降沿将控制数据DATA写入锁存器,控制所选的该路开关的连通与关断。若DATA为高电平,则该路开关连通;若DATA为低电平,则该路开关关断。当数据DATA写入锁存器时,仅与所选的该路开关有关,而与其它开关无关,这可实现输入端到输出端的任意连接。复位信号输入RESET若为高电平,不管片选CS处于何种电平,则均将全部开关置于关断状态。
在本实施例中,将芯片MT8816的Y0~Y7作为输入端,X0~X15作为输出端。从图6中可以看出,所述输入端Y0~Y7全部电性连接所述信号端22,所述输出端X0~X15全部电性连接所述接线端23。芯片MT8816中的8×16路开关控制所述任一输入端与所述任一输出端之间的连通和关断,进而控制所述信号端22与所述接线端23之间的连通和关断。在实际工作过程中,首先根据待测试的集成电路产品的引脚定义,编写相应的测试程序并烧录到芯片MT8816中,使得其内部的8×16路开关达到满足测试要求的连接状态;测试跳线板的功能,验证是否将测试程序成功烧录到芯片MT8816中,烧录成功则进行下个步骤,否则继续烧录;将内部连线已满足测试要求的跳线板与测试板配合使用以进行测试。
综上所述,本发明提供的跳线板,通过使用开关芯片内的多路开关来控制跳线板上信号端与接线端间的连通和关断,对不同种类的集成电路产品只需编程控制该多路开关的状态以实现信号端与接线端间的连接关系,满足测试要求。根据本发明的跳线板具有如下优点:
1、由于可以通过对开关芯片编程实现跳线板的不同连线状态,进而满足不同集成电路产品的测试要求,因此根据本发明的跳线板可以满足现有存储器系列产品的可靠性测试,同类产品的测试利用率高;
2、由于即使在断电的情况下开关芯片内部的逻辑关系不会改变,也不会受到测试机台的噪声信号影响,因此根据本发明的跳线板具有很好的可靠性;
3、由于利用控制芯片可以在几十分钟内完成新集成电路产品测试的准备工作,而常规的跳线板从设计到加工需要10天时间,因此根据本发明的跳线板很大程度上缩短了测试的准备时间;
4、由于开关芯片价格便宜,且使用寿命长(MT8816正常使用可靠性在10年以上),因此根据本发明的跳线板从长期效益来看节约了大量的成本;
5、由于根据本发明的跳线板插置于测试板上后,在做不同集成电路产品的测试时无需插拔该跳线板,因此不会对测试板造成损坏,大大提高昂贵的测试板的使用寿命。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种跳线板,与测试芯片的测试板配合使用,所述测试板包括测试座、信号端孔座和接线端孔座,所述测试座用于放置测试芯片,所述信号端孔座电性连接测试信号的接入端,所述接线端孔座电性连接所述测试芯片的引脚;所述跳线板包括:
基底;
形成于所述基底上的信号端,其具有信号端针脚,用于插置在所述信号端孔座中以电性连接所述信号端孔座;以及
形成于所述基底上的接线端,其具有接线端针脚,用于插置在所述接线端孔座中以电性连接所述接线端孔座;
其特征在于,所述跳线板还包括连接到所述基底的开关芯片,所述开关芯片包括多个输入端、多个输出端以及多路开关,所述多个输入端电性连接所述信号端,所述多个输出端电性连接所述接线端,所述多路开关控制所述任一输入端与所述任一输出端之间的连通和关断。
2.如权利要求1所述的跳线板,其特征在于,所述开关芯片为可编程逻辑器件。
3.如权利要求2所述的跳线板,其特征在于,所述开关芯片为可重复编程逻辑器件。
4.如权利要求1所述的跳线板,其特征在于,所述开关芯片的封装类型为双列直插式封装、薄型小尺寸封装或球栅阵列封装。
5.如权利要求4所述的跳线板,其特征在于,所述开关芯片以焊接、插装或贴装的方式连接到所述基底。
6.如权利要求1所述的跳线板,其特征在于,所述基底的材料为硅、树脂或聚酰亚胺。
7.如权利要求1所述的跳线板,其特征在于,所述信号端针脚的材料为金、铜、锡、铅、银、钨、镍、钽、铬中的一种。
8.如权利要求1所述的跳线板,其特征在于,所述接线端针脚的材料为金、铜、锡、铅、银、钨、镍、钽、铬中的一种。
CN2009101985669A 2009-11-10 2009-11-10 跳线板 Pending CN102053174A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101985669A CN102053174A (zh) 2009-11-10 2009-11-10 跳线板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101985669A CN102053174A (zh) 2009-11-10 2009-11-10 跳线板

Publications (1)

Publication Number Publication Date
CN102053174A true CN102053174A (zh) 2011-05-11

Family

ID=43957709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101985669A Pending CN102053174A (zh) 2009-11-10 2009-11-10 跳线板

Country Status (1)

Country Link
CN (1) CN102053174A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093990A (zh) * 2011-10-31 2013-05-08 成都高新区尼玛电子产品外观设计工作室 系统物理按键复用设计电路
CN110501633A (zh) * 2019-08-29 2019-11-26 上海华力集成电路制造有限公司 封装级芯片测试装置及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093990A (zh) * 2011-10-31 2013-05-08 成都高新区尼玛电子产品外观设计工作室 系统物理按键复用设计电路
CN103093990B (zh) * 2011-10-31 2015-06-03 成都信息工程学院 系统物理按键复用设计电路
CN110501633A (zh) * 2019-08-29 2019-11-26 上海华力集成电路制造有限公司 封装级芯片测试装置及方法

Similar Documents

Publication Publication Date Title
US7443188B2 (en) Electronic device having an interface supported testing mode
US11009548B2 (en) Testing fuse configurations in semiconductor devices
US6812726B1 (en) Entering test mode and accessing of a packaged semiconductor device
US6744656B2 (en) Semiconductor device and process for manufacturing the same
CN104064556B (zh) 可编程中介层电路系统
US7245141B2 (en) Shared bond pad for testing a memory within a packaged semiconductor device
US20070013402A1 (en) Shared memory bus architecture for system with processor and memory units
US7982217B2 (en) Semiconductor device and its test method
EP2533277A2 (en) Semiconductor device
CN105164805B (zh) 具有集成电路芯片和电压调谐器的半导体封装件
CN106548807A (zh) 修复电路、使用它的半导体装置和半导体系统
CN102095946A (zh) 通用型封装构造电性测试装置
US7561481B2 (en) Memory controllers and pad sequence control methods thereof
CN101398461A (zh) 一种芯片静电放电测试装置
US20210351164A1 (en) Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
US20140258780A1 (en) Memory controllers including test mode engines and methods for repair of memory over busses used during normal operation of the memory
CN201741410U (zh) 一种具有多个eeprom的在线烧录系统
CN102053174A (zh) 跳线板
US7492623B2 (en) Option circuits and option methods of semiconductor chips
CN101545946A (zh) 用于产品可靠性测试板的跳线板
US20240192252A1 (en) Chip socket, testing fixture and chip testing method thereof
DE102007007566B4 (de) Halbleiter-Bauelement-System, Speichermodul und Verfahren zum Betreiben eines Halbleiter-Bauelement-Systems
KR100509975B1 (ko) 모듈용 인쇄회로기판
CN103258573B (zh) 一种老化板
CN115763442A (zh) 半导体封装件和包括其的存储器装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110511