CN117491842A - 一种优化dc参数准确性且缩短测试时间的方法 - Google Patents

一种优化dc参数准确性且缩短测试时间的方法 Download PDF

Info

Publication number
CN117491842A
CN117491842A CN202311451537.5A CN202311451537A CN117491842A CN 117491842 A CN117491842 A CN 117491842A CN 202311451537 A CN202311451537 A CN 202311451537A CN 117491842 A CN117491842 A CN 117491842A
Authority
CN
China
Prior art keywords
chip
scanning
output voltage
interval
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202311451537.5A
Other languages
English (en)
Inventor
赵玉成
范世容
李龙杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Dianke Xingtuo Technology Co ltd
Original Assignee
Zhuhai Dianke Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Dianke Xingtuo Technology Co ltd filed Critical Zhuhai Dianke Xingtuo Technology Co ltd
Priority to CN202311451537.5A priority Critical patent/CN117491842A/zh
Publication of CN117491842A publication Critical patent/CN117491842A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/60—Arrangements for transfer of electric power between AC networks or generators via a high voltage DC link [HVCD]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种优化DC参数准确性且缩短测试时间的方法，该方法采用AWG扫描来测试芯片DC参数，并在进行AWG扫描时，通过二分法和芯片输出电压检测，来设置AWG扫描的扫描区间。一方面，本发明的方法能够将扫描区间压缩到1/2N，也即是将测试时间缩短至1/2N，N为根据实际需要进行二分的次数。另一方面，本发明的方法通过压缩AWG扫描的扫描区间，能够使得测试得到的芯片DC参数(芯片的输入高电平VIH和输入低电平VIL)在很小的区间波动，从而提高了测试准确性。

Description

一种优化DC参数准确性且缩短测试时间的方法
技术领域
本发明涉及芯片DC(Direct Current，直流)参数测试技术领域，具体而言，涉及一种优化DC参数准确性且缩短测试时间的方法。
背景技术
随着芯片工艺能力越来越先进，芯片中集成的晶体管越来越多，芯片的功能也越来越多、越来越复杂。如此情况下，一方面，ATE(Automatic Test Equipment，自动化测试设备)程序开发会变得更加复杂；另一方面，传统的技术方案一般采用AWG(ArbitraryWaveform Generator，任意波形发生器)扫描来测试芯片DC参数，使得测试时间相对较长，这样会增加芯片的成本。
发明内容
本发明旨在提供一种优化DC参数准确性且缩短测试时间的方法，以解决采用AWG扫描方法测试芯片DC参数时测试时间长的问题。
本发明提供的一种优化DC参数准确性且缩短测试时间的方法，采用AWG扫描来测试芯片DC参数；其中，进行AWG扫描时，通过二分法和芯片输出电压检测，来设置AWG扫描的扫描区间。
进一步的，所述优化DC参数准确性且缩短测试时间的方法，包括如下步骤：
S1，确定AWG扫描的扫描区间，初始为测试芯片DC参数的电压区间；
S2，进行二分法和芯片输出电压检测：
S21，根据当前AWG扫描的扫描区间，设置芯片输入电压和芯片输出电压；
S22，取扫描区间的中间值作为芯片输入电压，并检测芯片输出电压是否发生电平翻转；然后根据检测结果，以中间值为基础重新设置扫描区间；
S23，以重新设置的扫描区域，返回重新执行步骤S21～S22，执行N次步骤S21～S22后，得到所需的AWG扫描的扫描区间，N≥1；
S3，以步骤S23得到的扫描区间进行AWG扫描，测试芯片DC参数。
进一步的，步骤S21中，需要根据测试的芯片DC参数，来设置芯片输入电压和芯片输出电压。
进一步的，所述测试的芯片DC参数包括芯片的输入高电平VIH和输入低电平VIL。
进一步的，步骤S21中，若测试的芯片DC参数为芯片的输入高电平VIH时，设置芯片输入电压为0，保证芯片输出电压为低电平。
进一步的，若测试的芯片DC参数为芯片的输入高电平VIH时，步骤S22中，根据检测结果，以中间值为基础重新设置扫描区间包括：
若芯片输出电压发生电平翻转，则重新设置扫描区间为原扫描区间最小值到中间值；
若芯片输出电压未发生电平翻转，则重新设置扫描区间为中间值到原扫描区间最大值。
进一步的，步骤S21中，若测试的芯片DC参数为芯片的输入低电平VIL时，设置芯片输入电压为测试芯片DC参数的电压区间最大值，保证芯片输出电压为高电平。
进一步的，若测试的芯片DC参数为芯片的输入低电平VIL时，步骤S22中，根据检测结果，以中间值为基础重新设置扫描区间包括：
若芯片输出电压发生电平翻转，则重新设置扫描区间为原扫描区间最大值到中间值；
若芯片输出电压未发生电平翻转，则重新设置扫描区间为中间值到原扫描区间最小值。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
1、本发明的方法在进行AWG扫描时，通过二分法和芯片输出电压检测，来设置AWG扫描的扫描区间，能够将扫描区间压缩到1/2N，也即是将测试时间缩短至1/2N，N为根据实际需要进行二分的次数。
2、本发明的方法通过压缩AWG扫描的扫描区间，能够使得测试得到的芯片DC参数(芯片的输入高电平VIH和输入低电平VIL)在很小的区间波动，从而提高了测试准确性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为传统的技术方案采用AWG扫描来测试芯片DC参数的示意图。
图2为本发明中优化DC参数准确性且缩短测试时间的方法的原理图。
图3为本发明中优化DC参数准确性且缩短测试时间的方法的流程图。
图4为本发明实施例中测试芯片DC参数的电路图。
图5为本发明实施例中示例一通过一次二分来测试芯片的输入高电平VIH的流程图。
图6为本发明实施例中示例二通过一次二分来测试芯片的输入低电平VIL的流程图。
图7为本发明实施例中示例三通过两次二分来测试芯片的输入高电平VIH的流程图。
图8为本发明实施例中示例四通过两次二分来测试芯片的输入低电平VIL的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
测试的芯片DC参数通常包括芯片的输入高电平VIH和输入低电平VIL。如图1所示，传统的技术方案采用AWG扫描来测试芯片的输入高电平VIH和输入低电平VIL时，当芯片的输入电压增加到一定值时，输出电压将会发生电平翻转，此输出电压发生电平翻转时对应的输入电压即为输入高电平VIH或输入低电平VIL。但是该技术方案需要芯片输入电压从0到VDD(测试芯片DC参数的电压区间最大值)依次扫描，使得整体测试时间较长。
为此，本实施例实现一种优化DC参数准确性且缩短测试时间的方法，该方法也采用AWG扫描来测试芯片DC参数，但在进行AWG扫描时，通过二分法和芯片输出电压检测，来设置AWG扫描的扫描区间。
如图2所示，所述二分法和芯片输出电压检测的原理为：在0到VDD的扫描区间，取扫描区间的中间值(VDD/2)作为芯片输入电压；通过检测芯片输出电压是否发生电平翻转状态变化，可以确定芯片的输入高电平VIH和输入低电平VIL在0到VDD/2或VDD/2到VDD，这样可以将扫描时间节省一半；同理，还可以继续第二次二分，可以将扫描区间压缩到1/4，依次类推，根据需要进行多次二分，从而进一步缩短扫描时间。
由此，如图3所示，本实施例提出的一种优化DC参数准确性且缩短测试时间的方法，包括如下步骤：
S1，确定AWG扫描的扫描区间，初始为测试芯片DC参数的电压区间(即本实施例中的0到VDD)；
S2，进行二分法和芯片输出电压检测：
S21根据当前AWG扫描的扫描区间，，设置芯片输入电压和芯片输出电压；该步骤S21中，需要根据测试的芯片DC参数，来设置芯片输入电压和芯片输出电压。具体地：
若测试的芯片DC参数为芯片的输入高电平VIH时，设置芯片输入电压为0，保证芯片输出电压为低电平。
若测试的芯片DC参数为芯片的输入低电平VIL时，设置芯片输入电压为测试芯片DC参数的电压区间最大值(即VDD)，保证芯片输出电压为高电平。
S22，取扫描区间的中间值作为芯片输入电压，并检测芯片输出电压是否发生电平翻转；然后根据检测结果，以中间值为基础重新设置扫描区间：
第一种情况，若测试的芯片DC参数为芯片的输入高电平VIH时，步骤S22中，根据检测结果，以中间值为基础重新设置扫描区间包括：
若芯片输出电压发生电平翻转，则重新设置扫描区间为原扫描区间最小值到中间值；
若芯片输出电压未发生电平翻转，则重新设置扫描区间为中间值到原扫描区间最大值。
第二种情况，若测试的芯片DC参数为芯片的输入低电平VIL时，步骤S22中，根据检测结果，以中间值为基础重新设置扫描区间包括：
若芯片输出电压发生电平翻转，则重新设置扫描区间为原扫描区间最大值到中间值；
若芯片输出电压未发生电平翻转，则重新设置扫描区间为中间值到原扫描区间最小值。
S23，以重新设置的扫描区域，返回重新执行步骤S21～S22，执行N次步骤S21～S22后，得到所需的AWG扫描的扫描区间，N≥1；
S3，以步骤S23得到的扫描区间进行AWG扫描，测试芯片DC参数。
以下通过具体示例为进行详细说明。
示例一，通过一次二分(即N＝1)来测试芯片的输入高电平VIH，如图5所示：
步骤1，将芯片正常上电；如图4所示，芯片待测试引脚Vin连接到ATE的供电压端口FOVI1，以提供芯片输入电压；芯片输出管脚Vout连接到ATE的测电压端口FOVI2，以检测芯片输出电压)；同时，确定AWG扫描的扫描区间，初始为测试芯片DC参数的电压区间，即0到VDD；
步骤2，设置供电压端口FOVI1提供的芯片输入电压＝0，保证测电压端口FOVI2检测的芯片输出电压为低电平；
步骤3，设置供电压端口FOVI1提供的芯片输入电压＝VDD/2，此时观察测电压端口FOVI2检测的芯片输出电压：
若芯片输出电压为高电平(即由低电平翻转为高电平，芯片状态发生了变化)，则芯片的输入高电平VIH在0到VDD/2之间；
若芯片输出电压为低电平(即芯片输出电压的电平保持不变，芯片状态未发生变化)，则芯片的输入高电平VIH在VDD/2到VDD之间；
步骤4，根据步骤3的检测结果重新设置AWG扫描的扫描区间：
芯片的输入高电平VIH在0到VDD/2之间，则重新设置扫描区间为0到VDD/2；
芯片的输入高电平VIH在VDD/2到VDD之间，并重新设置扫描区间为VDD/2到VDD；
然后，设置AWG扫描的扫描点数量(比如可以设置100个扫描点，扫描点的点数越多，则测试精度越高，但是测试时间越长)；以重新设置的扫描区间开始AWG扫描，观察测电压端口FOVI2检测的芯片输出电压，当芯片输出电压发生电平翻转时，自动记录此时供电压端口FOVI1提供的芯片输入电压，即为输入高电平VIH。
示例二，通过一次二分(即N＝1)来测试芯片的输入低电平VIL，如图6所示：
步骤1，将芯片正常上电；如图4所示，芯片待测试引脚Vin连接到ATE的供电压端口FOVI1，以提供芯片输入电压；芯片输出管脚Vout连接到ATE的测电压端口FOVI2，以检测芯片输出电压)；同时，确定AWG扫描的扫描区间，初始为测试芯片DC参数的电压区间，即0到VDD；
步骤2，设置供电压端口FOVI1提供的芯片输入电压＝VDD，保证测电压端口FOVI2检测的芯片输出电压为高电平；
步骤3，设置供电压端口FOVI1提供的芯片输入电压＝VDD/2，此时观察测电压端口FOVI2检测的芯片输出电压：
若芯片输出电压为低电平(即由高电平翻转为低电平，芯片状态发生了变化)，则芯片的输入低电平VIL在VDD/2到VDD之间；
若芯片输出电压为高电平(即芯片输出电压的电平保持不变，芯片状态未发生变化)，则芯片的输入低电平VIL在0到VDD/2之间；
步骤4，根据步骤3的检测结果重新设置AWG扫描的扫描区间：
芯片的输入低电平VIL在VDD/2到VDD之间，则重新设置扫描区间为VDD到VDD/2；
芯片的输入低电平VIL在0到VDD/2之间，并重新设置扫描区间为VDD/2到0；
然后，设置AWG扫描的扫描点数量(比如100个扫描点，扫描点的点数越多，则测试精度越高，但是测试时间越长)；以重新设置的扫描区间开始AWG扫描，观察测电压端口FOVI2检测的芯片输出电压，当芯片输出电压发生电平翻转时，自动记录此时供电压端口FOVI1提供的芯片输入电压，即为输入低电平VIL。
示例三，通过两次二分(即N＝2)来测试芯片的输入高电平VIH，如图7所示：
步骤1，将芯片正常上电；如图4所示，芯片待测试引脚Vin连接到ATE的供电压端口FOVI1，以提供芯片输入电压；芯片输出管脚Vout连接到ATE的测电压端口FOVI2，以检测芯片输出电压)；同时，确定AWG扫描的扫描区间，初始为测试芯片DC参数的电压区间，即0到VDD；
步骤2，设置供电压端口FOVI1提供的芯片输入电压＝0，保证测电压端口FOVI2检测的芯片输出电压为低电平；
步骤3，设置供电压端口FOVI1提供的芯片输入电压＝VDD/2，此时观察测电压端口FOVI2检测的芯片输出电压：
若芯片输出电压为高电平(即由低电平翻转为高电平，芯片状态发生了变化)，则芯片的输入高电平VIH在0到VDD/2之间，执行步骤4；
若芯片输出电压为低电平(即芯片输出电压的电平保持不变，芯片状态未发生变化)，则芯片的输入高电平VIH在VDD/2到VDD之间，执行步骤5；
步骤4，设置供电压端口FOVI1提供的芯片输入电压＝0，保证测电压端口FOVI2检测的芯片输出电压为低电平；然后设置供电压端口FOVI1提供的芯片输入电压＝VDD/4，此时观察测电压端口FOVI2检测的芯片输出电压：
若芯片输出电压为高电平(即由低电平翻转为高电平，芯片状态发生了变化)，则芯片的输入高电平VIH在0到VDD/4之间；
若芯片输出电压为低电平(即芯片输出电压的电平保持不变，芯片状态未发生变化)，则芯片的输入高电平VIH在VDD/4到VDD/2之间；
步骤5，设置供电压端口FOVI1提供的芯片输入电压＝0，保证测电压端口FOVI2检测的芯片输出电压为低电平；然后设置供电压端口FOVI1提供的芯片输入电压＝3VDD/4，此时观察测电压端口FOVI2检测的芯片输出电压：
若芯片输出电压为高电平(即由低电平翻转为高电平，芯片状态发生了变化)，则芯片的输入高电平VIH在VDD/2到3VDD/4之间；
若芯片输出电压为低电平(即芯片输出电压的电平保持不变，芯片状态未发生变化)，则芯片的输入高电平VIH在3VDD/4到VDD之间；
步骤6，根据步骤4和步骤5的检测结果重新设置AWG扫描的扫描区间：
芯片的输入高电平VIH在0到VDD/4之间，则重新设置扫描区间为0到VDD/2；
芯片的输入高电平VIH在VDD/4到VDD/2之间，则重新设置扫描区间为VDD/4到VDD/2；
芯片的输入高电平VIH在VDD/2到3VDD/4之间，并重新设置扫描区间为VDD/2到3VDD/4；
芯片的输入高电平VIH在3VDD/4到VDD之间，并重新设置扫描区间为3VDD/4到VDD；
然后，设置AWG扫描的扫描点数量(比如可以设置100个扫描点，扫描点的点数越多，则测试精度越高，但是测试时间越长)；以重新设置的扫描区间开始AWG扫描，观察测电压端口FOVI2检测的芯片输出电压，当芯片输出电压发生电平翻转时，自动记录此时供电压端口FOVI1提供的芯片输入电压，即为输入高电平VIH。
示例四，通过两次二分(即N＝2)来测试芯片的输入低电平VIL，如图8所示：
步骤1，将芯片正常上电；如图4所示，芯片待测试引脚Vin连接到ATE的供电压端口FOVI1，以提供芯片输入电压；芯片输出管脚Vout连接到ATE的测电压端口FOVI2，以检测芯片输出电压)；同时，确定AWG扫描的扫描区间，初始为测试芯片DC参数的电压区间，即0到VDD；
步骤2，设置供电压端口FOVI1提供的芯片输入电压＝VDD，保证测电压端口FOVI2检测的芯片输出电压为高电平；
步骤3，设置供电压端口FOVI1提供的芯片输入电压＝VDD/2，此时观察测电压端口FOVI2检测的芯片输出电压：
若芯片输出电压为高电平(即由低电平翻转为高电平，芯片状态发生了变化)，则芯片的输入低电平VIL在VDD/2到VDD之间，执行步骤4；
若芯片输出电压为低电平(即芯片输出电压的电平保持不变，芯片状态未发生变化)，则芯片的输入低电平VIL在0到VDD/2之间，执行步骤5；
步骤4，设置供电压端口FOVI1提供的芯片输入电压＝VDDD，保证测电压端口FOVI2检测的芯片输出电压为高电平；然后设置供电压端口FOVI1提供的芯片输入电压＝3VDD/4，此时观察测电压端口FOVI2检测的芯片输出电压：
若芯片输出电压为低电平(即由高电平翻转为低电平，芯片状态发生了变化)，则芯片的输入低电平VIL在3VDD/4到VDD之间；
若芯片输出电压为高电平(即芯片输出电压的电平保持不变，芯片状态未发生变化)，则芯片的输入低电平VIL在VDD/2到3VDD/4之间；
步骤5，设置供电压端口FOVI1提供的芯片输入电压＝VDD，保证测电压端口FOVI2检测的芯片输出电压为高电平；然后设置供电压端口FOVI1提供的芯片输入电压＝VDD/4，此时观察测电压端口FOVI2检测的芯片输出电压：
若芯片输出电压为低电平(即由高电平翻转为低电平，芯片状态发生了变化)，则芯片的输入低电平VIL在VDD/4到VDD/2之间；
若芯片输出电压为高电平(即芯片输出电压的电平保持不变，芯片状态未发生变化)，则芯片的输入低电平VIL在0到VDD/4之间；
步骤6，根据步骤4和步骤5的检测结果重新设置AWG扫描的扫描区间：
芯片的输入低电平VIL在3VDD/4到VDD之间，并重新设置扫描区间为VDD到3VDD/4；
芯片的输入低电平VIL在VDD/2到3VDD/4之间，并重新设置扫描区间为3VDD/4到VDD/2；
芯片的输入低电平VIL在VDD/4到VDD/2之间，则重新设置扫描区间为VDD/2到VDD/4；
芯片的输入低电平VIL在0到VDD/4之间，则重新设置扫描区间为VDD/4到0；
然后，设置AWG扫描的扫描点数量(比如可以设置100个扫描点，扫描点的点数越多，则测试精度越高，但是测试时间越长)；以重新设置的扫描区间开始AWG扫描，观察测电压端口FOVI2检测的芯片输出电压，当芯片输出电压发生电平翻转时，自动记录此时供电压端口FOVI1提供的芯片输入电压，即为输入低电平VIL。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种优化DC参数准确性且缩短测试时间的方法，该方法采用AWG扫描来测试芯片DC参数，其特征在于，进行AWG扫描时，通过二分法和芯片输出电压检测，来设置AWG扫描的扫描区间。
2.根据权利要求1所述的优化DC参数准确性且缩短测试时间的方法，其特征在于，包括如下步骤：
S1，确定AWG扫描的扫描区间，初始为测试芯片DC参数的电压区间；
S2，进行二分法和芯片输出电压检测：
S21，根据当前AWG扫描的扫描区间，设置芯片输入电压和芯片输出电压；
S22，取扫描区间的中间值作为芯片输入电压，并检测芯片输出电压是否发生电平翻转；然后根据检测结果，以中间值为基础重新设置扫描区间；
S23，以重新设置的扫描区域，返回重新执行步骤S21～S22，执行N次步骤S21～S22后，得到所需的AWG扫描的扫描区间，N≥1；
S3，以步骤S23得到的扫描区间进行AWG扫描，测试芯片DC参数。
3.根据权利要求2所述的优化DC参数准确性且缩短测试时间的方法，其特征在于，步骤S21中，需要根据测试的芯片DC参数，来设置芯片输入电压和芯片输出电压。
4.根据权利要求3所述的优化DC参数准确性且缩短测试时间的方法，其特征在于，所述测试的芯片DC参数包括芯片的输入高电平VIH和输入低电平VIL。
5.根据权利要求4所述的优化DC参数准确性且缩短测试时间的方法，其特征在于，步骤S21中，若测试的芯片DC参数为芯片的输入高电平VIH时，设置芯片输入电压为0，保证芯片输出电压为低电平。
6.根据权利要求5所述的优化DC参数准确性且缩短测试时间的方法，其特征在于，若测试的芯片DC参数为芯片的输入高电平VIH时，步骤S22中，根据检测结果，以中间值为基础重新设置扫描区间包括：
若芯片输出电压发生电平翻转，则重新设置扫描区间为原扫描区间最小值到中间值；
若芯片输出电压未发生电平翻转，则重新设置扫描区间为中间值到原扫描区间最大值。
7.根据权利要求4所述的优化DC参数准确性且缩短测试时间的方法，其特征在于，步骤S21中，若测试的芯片DC参数为芯片的输入低电平VIL时，设置芯片输入电压为测试芯片DC参数的电压区间最大值，保证芯片输出电压为高电平。
8.根据权利要求7所述的优化DC参数准确性且缩短测试时间的方法，其特征在于，若测试的芯片DC参数为芯片的输入低电平VIL时，步骤S22中，根据检测结果，以中间值为基础重新设置扫描区间包括：
若芯片输出电压发生电平翻转，则重新设置扫描区间为原扫描区间最大值到中间值；
若芯片输出电压未发生电平翻转，则重新设置扫描区间为中间值到原扫描区间最小值。
CN202311451537.5A 2023-11-02 2023-11-02 一种优化dc参数准确性且缩短测试时间的方法 Withdrawn CN117491842A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311451537.5A CN117491842A (zh) 2023-11-02 2023-11-02 一种优化dc参数准确性且缩短测试时间的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311451537.5A CN117491842A (zh) 2023-11-02 2023-11-02 一种优化dc参数准确性且缩短测试时间的方法

Publications (1)

Publication Number Publication Date
CN117491842A true CN117491842A (zh) 2024-02-02

Family

ID=89684234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311451537.5A Withdrawn CN117491842A (zh) 2023-11-02 2023-11-02 一种优化dc参数准确性且缩短测试时间的方法

Country Status (1)

Country Link
CN (1) CN117491842A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1172542A (ja) * 1997-08-29 1999-03-16 Aoi Denshi Kk ヒシテリシス特性を有する電子回路の閾値電圧測定方法
CN104035023A (zh) * 2013-03-07 2014-09-10 上海宏测半导体科技有限公司 Mcu的测试方法和系统
CN104865469A (zh) * 2015-05-21 2015-08-26 中国科学院空间应用工程与技术中心 一种基于ate的fpga器件测试系统及方法
CN112305400A (zh) * 2020-01-04 2021-02-02 成都华微电子科技有限公司 一种参数快速扫描测试装置和方法
CN113341296A (zh) * 2021-05-17 2021-09-03 上海科海华泰船舶电气有限公司 一种基于ate的soc芯片测试方法
CN113640650A (zh) * 2021-08-13 2021-11-12 四川中微芯成科技有限公司 一种触摸芯片的测试方法和系统
CN114062905A (zh) * 2022-01-17 2022-02-18 绍兴中芯集成电路制造股份有限公司 芯片突变电压测试方法、装置及存储介质
CN114755554A (zh) * 2020-12-29 2022-07-15 圣邦微电子（北京）股份有限公司 测试方法、服务器和存储介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1172542A (ja) * 1997-08-29 1999-03-16 Aoi Denshi Kk ヒシテリシス特性を有する電子回路の閾値電圧測定方法
CN104035023A (zh) * 2013-03-07 2014-09-10 上海宏测半导体科技有限公司 Mcu的测试方法和系统
CN104865469A (zh) * 2015-05-21 2015-08-26 中国科学院空间应用工程与技术中心 一种基于ate的fpga器件测试系统及方法
CN112305400A (zh) * 2020-01-04 2021-02-02 成都华微电子科技有限公司 一种参数快速扫描测试装置和方法
CN114755554A (zh) * 2020-12-29 2022-07-15 圣邦微电子（北京）股份有限公司 测试方法、服务器和存储介质
CN113341296A (zh) * 2021-05-17 2021-09-03 上海科海华泰船舶电气有限公司 一种基于ate的soc芯片测试方法
CN113640650A (zh) * 2021-08-13 2021-11-12 四川中微芯成科技有限公司 一种触摸芯片的测试方法和系统
CN114062905A (zh) * 2022-01-17 2022-02-18 绍兴中芯集成电路制造股份有限公司 芯片突变电压测试方法、装置及存储介质

Similar Documents

Publication Publication Date Title
CN109406902B (zh) 逻辑扫描老化测试系统
CN1714295A (zh) 集成电路接触缺陷的测试方法和测试装置
CN113900869A (zh) 一种芯片测试数据判断方法、装置、存储介质及测试方法
US6563323B2 (en) Method for testing a semiconductor integrated circuit
US6128757A (en) Low voltage screen for improving the fault coverage of integrated circuit production test programs
JP2014106220A (ja) 検査装置および検査方法
CN112649719B (zh) 一种芯片中线性稳压器的测试方法、装置以及设备
US5914615A (en) Method of improving the quality and efficiency of Iddq testing
CN111090036B (zh) 一种基于ate的芯片动态负载测试方法
CN117491842A (zh) 一种优化dc参数准确性且缩短测试时间的方法
US11005458B2 (en) Semiconductor integrated circuit adapted to scan testing, and method of designing the same
Wang et al. Testing of analog integrated circuits based on power-supply current monitoring and discrimination analysis
US20130185683A1 (en) Method of Generating Integrated Circuit Model
CN113435152A (zh) 基于扫描链结构的测试向量自动生成方法
WO2012028304A1 (en) Process for auto-testing a fully discharged battery, such as double-layer capacitor battery, and circuit for doing the same
CN112444733A (zh) 一种芯片老化状态检测方法及装置
US7934136B2 (en) Test apparatus, pattern generator, test method and pattern generating method
CN106941552B (zh) 一种移动终端关机性能评估方法
JPH09264921A (ja) Ｌｓｉの電源電流テスト方法
JPH11190761A (ja) 半導体試験装置
CN112462243B (zh) 一种开短路测试系统自动编程方法
CN203930004U (zh) 一种智慧型数字集成电路故障检测系统
Xiao et al. Design and application of an IC chip test instrument based on HT46RU24
Hirase Test time reduction through minimum execution of tester-hardware setting instructions
JP2959174B2 (ja) 集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20240202