CN111289886B - 一种基于边界扫描测试链路的故障注入方法 - Google Patents
一种基于边界扫描测试链路的故障注入方法 Download PDFInfo
- Publication number
- CN111289886B CN111289886B CN202010181745.8A CN202010181745A CN111289886B CN 111289886 B CN111289886 B CN 111289886B CN 202010181745 A CN202010181745 A CN 202010181745A CN 111289886 B CN111289886 B CN 111289886B
- Authority
- CN
- China
- Prior art keywords
- boundary scanning
- information
- pin
- boundary
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种基于边界扫描测试链路的故障注入方法,提取待测试电路的网表文件信息、边界扫描描述语言文件信息,然后根据网表文件信息以及边界扫描描述语言文件中的Port信息、Constant信息生成边界扫描测试链路,对边界扫描测试链路上的边界扫描器件输入输出管脚所在网络修改,根据修改的网络生成网表文件,实现短路故障注入。
Description
技术领域
本发明属于故障注入技术领域,更为具体地讲,涉及一种基于边界扫描测试链路的故障注入方法。
背景技术
边界扫描理论提出了一套完整、标准的大规模集成电路测试设计方法,它克服了传统方法测试数字电路板时的技术障碍,利用边界扫描技术可以实现芯片级、电路板级、以及系统级等不同层次的测试,对于提升数字系统的可测试性与可维护性具有十分重要的意义。
传统的基于边界扫描理论的故障注入方法往往需要结合边界扫描协议转换控制器来收发指令或数据,例如,一种故障注入方法是通过边界扫描链路向CPU指令流中插入指令,CPU返回调试模式之后,再通过上位机发送控制命令使CPU返回正常模式,操作系统继续执行刚才的任务,从而达到修改寄存器、内存的数据的操作;另一种是通过硬件控制器修改总线数据,完成故障数据的移入。上述两种边界扫描理论的故障注入方法较复杂,硬件成本高昂,涉及到软硬件指令,时序繁复。
发明内容
本发明的目的在于克服现有技术的不足,提供一种基于边界扫描测试链路的故障注入方法,通过修改电路板的网表文件来实现网络的故障注入,从而方便边界扫描系统进行测试检测。
为实现上述发明目的,本发明一种基于边界扫描测试链路的故障注入方法,其特征在于,包括以下步骤:
(1)、提取电路板的网表文件信息,包括器件信息和网络信息;
(2)、提取边界扫描描述语言文件信息;
检索网表文件中的器件信息,再与边界扫描器件库进行匹配,提取出网表文件中含有的边界扫描器件,进而再提取到边界扫描器件对应的边界扫描描述语言文件信息,具体包括:边界扫描寄存器信息、Port信息和Constant信息;
(3)、解析边界扫描测试链路信息;
(3.1)、在所有的边界扫描器件中随机选取一个边界扫描器件为中心器件,然后根据所有边界扫描器件的Port信息找到TDI、TDO,再利用Constant信息确定TDI、TDO对应的物理管脚;
(3.2)、从中心器件的TDI物理管脚开始链路解析;
根据网表文件的网络信息查找TDI物理管脚所在网络,找到网络内与TDI互连的管脚,再判断互连管脚所属器件类型,若为透明元件,则匹配透明元件模型,合并透明元件对应引脚网络,避免透明元件干扰;若TDI的互连管脚为下一边界扫描器件的TDO脚,则按序标记并保存所连边界扫描器件,再以所连边界扫描器件的TDI脚为起始,不断标记寻找所连的边界扫描器件,直至某一边界扫描器件的TDI管脚未和其他边界扫描器件的TDO连接,结束中心器件TDI方向的链路寻找;返回中心器件,再以中心器件的TDO脚为起始,根据网表文件的网络信息查找TDI物理管脚所在网络,找到网络内与TDO互连管脚,判断互连管脚所属器件类型,若为透明元件,则匹配透明元件模型,合并透明元件对应引脚网络,避免透明元件干扰;若TDO脚所连管脚为下一边界扫描器件的TDI,则按序标记所连边界扫描器件,不断标记保存寻找所连的边界扫描器件,直至边界扫描器件的TDO管脚未和其他边界扫描器件TDI连接,中心器件TDO方向的链路寻找结束;最后得到一条按序标记的以中心器件为中心向两边扩展的一条边界扫描测试链路;
(3.3)、若网表中还存在未标记边界扫描器件,则随机选择未标记边界扫描器件为中心器件,不断重复步骤(3.2),保存其链路信息,直到所有边界扫描器件标记完成;
(4)、对边界扫描测试链路上的边界扫描器件实现短路故障注入;
(4.1)、根据边界扫描寄存器信息找到边界扫描输入、输出逻辑端口,利用Constant信息确定输入、输出端口在边界扫描器件上具体物理序列号,根据网表的器件信息最终确定边界扫描测试链路上所有边界扫描输入管脚、输出管脚;
(4.2)、在同一条边界扫描测试链路上,选择一个边界扫描器件输入管脚与一个边界扫描输出管脚为故障注入位置,然后对输入管脚所在网络与输出管脚所在网络按照电路板的网表文件格式进行分解;
(4.3)、将分解出来的输入管脚与输出管脚按照该电路板的网表文件格式合并为新的网络;
(4.4)、按照合并的网络结构修改网表文件信息,生成新的网表文件,故障注入完毕。
本发明的发明目的是这样实现的:
本发明一种基于边界扫描测试链路的故障注入方法,提取待测试电路的网表文件信息、边界扫描描述语言文件信息,然后根据网表文件信息以及边界扫描描述语言文件中的Port信息、Constant信息生成边界扫描测试链路,对边界扫描测试链路上的边界扫描器件输入输出管脚所在网络修改,根据修改的网络生成网表文件,实现短路故障注入。
同时,本发明一种基于边界扫描测试链路的故障注入方法还具有以下有益效果:
(1)、修改边界扫描测试链路上器件的网表文件网络信息,该方式并未改变实际电路结构,使所有边界扫描器件均能实现故障注入,故障注入范围大、效率高;
(2)、修改网表文件信息无须使用硬件控制器或协议转换器,较传统边界扫描故障注入方法成本大大降低,故障注入方便简单,简化了流程;
(3)、修改网络信息产生的故障可被边界扫描测试系统全部检测,故障可测性强,方便测试系统验证测试能力。
附图说明
图1是芯片连接网络图;
图2是图1所示网络的网表文件描述;
图3是本发明一种基于边界扫描测试链路的故障注入方法流程图;
图4是边界扫描测试链路解析流程图;
图5是网表部分边界扫描器件连接关系模型图;
图6是图1所示网络在网表文件的具体表现形式;
图7是图1所示网络在修改后的具体表现形式;
图8是根据图7修改网络信息后生成的电路模型图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述,以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是,在以下的描述中,当已知功能和设计的详细描述也许会淡化本发明的主要内容时,这些描述在这里将被忽略。
实施例
为了方便描述,先对具体实施方式中出现的相关专业术语进行说明:
JTAG(Joint Test Action Group):联合测试工作组,一种边界扫描国际标准测试协议,主要用于芯片内部测试;
Port:边界扫描描述语言文件中用于描述该芯片的所有管脚信息,即管脚名和管脚属性;
Constant:边界扫描描述语言文件中用于描述不同的管脚名和对应的管脚号的映射;
TDI:符合边界扫描测试标准的串行测试指令和串行测试数据输入端口;
TDO:符合边界扫描测试标准的串行测试指令和测试数据输出端口;
BS(Boundary Scan):边界扫描器件;
首先介绍网表文件文件的典型格式,以Protel V1版本为例(*.NET),两块芯片U1、U2的两个网络A和B,两个可测芯片的网络图如图1所示。网表信息分为器件信息与网络信息,器件信息主要有器件名称、器件封装信息以及器件类型,网络信息包括网络名与网络节点,在网表文件中,对于图1的描述如图2所示。在图2中,器件定义以左方括号“[”开始,第一行为器件名,第二行为器件封装信息,第三行为器件类型,器件定义以右方括号“]”结束。同理,网络定义以左圆括号“(”开始,以右圆括号“)”结束,其中第一行为网络名称,到该网络定义结束前余下每行均为单独网络节点。
图3是本发明一种基于边界扫描测试链路的故障注入方法流程图。
在本实施例中,如图3所示,本发明一种基于边界扫描测试链路的故障注入方法,包括以下步骤:
S1、网表文件为Protel V1版本(*.NET),提取网表文件信息,包括器件信息和网络信息;
S2、提取边界扫描描述语言文件信息;
检索网表文件中的器件信息,再与边界扫描器件库进行匹配,提取出网表文件中含有的边界扫描器件,电路板采用数个SN74BCT8244A芯片,该芯片具有八路缓冲器的边界扫描测试器件,提取SN74BCT8244A的边界扫描描述语言文件信息,具体包括:边界扫描寄存器信息、Port信息和Constant信息;
S3、解析边界扫描测试链路信息;
S3.1、在所有的SN74BCT8244A芯片中随机选取一个SN74BCT8244A芯片为中心器件,查找所有SN74BCT8244A芯片Port信息,进而找到TDI、TDO,再利用Constant信息确定TDI、TDO对应的物理管脚;
S3.2、从中心器件的TDI物理管脚开始,开始链路解析过程。根据网表文件的网络信息查找TDI物理管脚所在网络,找到网络内与TDI互连的管脚,判断互连管脚所属器件类型,若为透明元件(电路中具有直通逻辑关系的元件,主要包括电阻、排阻、驱动器、连接器等;在网络里可通过合并透明器件对应引脚网络的方式扩大可测网络覆盖率),则匹配透明元件模型,合并透明元件对应引脚网络,避免透明元件干扰;若TDI的互连管脚为下一边界扫描器件的TDO脚,则按序标记并保存所连边界扫描器件,再以所连边界扫描器件的TDI脚为起始,不断标记寻找所连的边界扫描器件,直至某一边界扫描器件的TDI管脚未和其他边界扫描器件的TDO连接,中心器件TDI方向的链路寻找结束。返回中心器件,以中心器件的TDO脚为起始,根据网表文件的网络信息查找TDI物理管脚所在网络,找到网络内与TDO互连管脚,判断互连管脚所属器件类型,若为透明元件,则匹配透明元件模型,合并透明元件对应引脚网络,避免透明元件干扰;若TDO脚所连管脚为下一边界扫描器件的TDI,则按序标记所连边界扫描器件,不断标记保存寻找所连的边界扫描器件,直至边界扫描器件的TDO管脚未和其他边界扫描器件TDI连接,中心器件TDO方向的链路寻找结束。最后得到一条按序标记的以中心器件为中心向两边扩展的一条边界扫描测试链路,记该链路为Chain1,链路信息序列记为U1,U2...Un,U1为测试链路起始器件;
S3.3、若网表还存在未标记边界扫描器件,随机选择未标记边界扫描器件为中心器件,不断重复步骤S3.2,保存其链路信息,直到所有边界扫描器件标记完成,边界扫描测试链路解析流程如图4所示。
S4、对边界扫描测试链路上的SN74BCT8244A器件实现短路故障注入;
S4.1、根据器件对应的边界扫描寄存器信息找到边界扫描输出输入逻辑端口,利用Constant信息确定输出输入端口在器件上具体物理序列号,根据网表的器件信息最终确定边界扫描测试链路上所有边界扫描输入管脚、输出管脚;根据网表文件信息画出的Chain1部分电路图如图5所示(仅画出部分器件管脚以作说明),链路方向为U1到U2,其中U1-1、U1-2、U1-3、U1-4、U2-1、U2-2、U2-3和U2-4为边界扫描输入管脚,U1-5、U1-6、U1-7、U1-8、U2-5、U2-6、U2-7和U2-8为边界扫描输出管脚。其中,A、B网络在网表文件具体表现形式如图6所示。·
S4.2、在同一条边界扫描测试链路Chain1上,选定对边界扫描输入管脚U1-5与输出管脚U2-2进行注入故障,对U1-5与U2-2管脚所在网络按照网表文件Protel V1版本格式进行分解。
S4.3、按照网表格式将输入管脚U1-5与输出管脚U2-2合并为新网络,修改网表如图7,根据修改网络信息生成的电路模型如图8;
S4.4、按以上方法修改网表网络信息可同时对不同管脚注入短路故障,最后生成新的网表文件,故障注入完毕。
尽管上面对本发明说明性的具体实施方式进行了描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。
Claims (1)
1.一种基于边界扫描测试链路的故障注入方法,其特征在于,包括以下步骤:
(1)、提取电路板的网表文件信息,包括器件信息和网络信息;
(2)、提取边界扫描描述语言文件信息;
检索网表文件中的器件信息,再与边界扫描器件库进行匹配,提取出网表文件中含有的边界扫描器件,进而再提取到边界扫描器件对应的边界扫描描述语言文件信息,具体包括:边界扫描寄存器信息、Port信息和Constant信息;
(3)、解析边界扫描测试链路信息;
(3.1)、在所有的边界扫描器件中随机选取一个边界扫描器件为中心器件,然后根据所有边界扫描器件的Port信息找到TDI、TDO,再利用Constant信息确定TDI、TDO对应的物理管脚;
(3.2)、从中心器件的TDI物理管脚开始链路解析;
根据网表文件的网络信息查找TDI物理管脚所在网络,找到网络内与TDI互连的管脚,再判断互连管脚所属器件类型,若为透明元件,则匹配透明元件模型,合并透明元件对应引脚网络,避免透明元件干扰;若TDI的互连管脚为下一边界扫描器件的TDO脚,则按序标记并保存所连边界扫描器件,再以所连边界扫描器件的TDI脚为起始,不断标记寻找所连的边界扫描器件,直至某一边界扫描器件的TDI管脚未和其他边界扫描器件的TDO连接,结束中心器件TDI方向的链路寻找;返回中心器件,再以中心器件的TDO脚为起始,根据网表文件的网络信息查找TDI物理管脚所在网络,找到网络内与TDO互连管脚,判断互连管脚所属器件类型,若为透明元件,则匹配透明元件模型,合并透明元件对应引脚网络,避免透明元件干扰;若TDO脚所连管脚为下一边界扫描器件的TDI,则按序标记所连边界扫描器件,不断标记保存寻找所连的边界扫描器件,直至边界扫描器件的TDO管脚未和其他边界扫描器件TDI连接,中心器件TDO方向的链路寻找结束;最后得到一条按序标记的以中心器件为中心向两边扩展的一条边界扫描测试链路;
(3.3)、若网表中还存在未标记边界扫描器件,则随机选择未标记边界扫描器件为中心器件,不断重复步骤(3.2),保存其链路信息,直到所有边界扫描器件标记完成;
(4)、对边界扫描测试链路上的边界扫描器件实现短路故障注入;
(4.1)、根据边界扫描寄存器信息找到边界扫描输入、输出逻辑端口,利用Constant信息确定输入、输出端口在边界扫描器件上具体物理序列号,根据网表的器件信息最终确定边界扫描测试链路上所有边界扫描输入管脚、输出管脚;
(4.2)、在同一条边界扫描测试链路上,选择一个边界扫描器件输入管脚与一个边界扫描输出管脚为故障注入位置,然后对输入管脚所在网络与输出管脚所在网络按照电路板的网表文件格式进行分解;
(4.3)、将分解出来的输入管脚与输出管脚按照该电路板的网表文件格式合并为新的网络;
(4.4)、按照合并的网络结构修改网表文件信息,生成新的网表文件,故障注入完毕。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010181745.8A CN111289886B (zh) | 2020-03-16 | 2020-03-16 | 一种基于边界扫描测试链路的故障注入方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010181745.8A CN111289886B (zh) | 2020-03-16 | 2020-03-16 | 一种基于边界扫描测试链路的故障注入方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111289886A CN111289886A (zh) | 2020-06-16 |
CN111289886B true CN111289886B (zh) | 2021-02-02 |
Family
ID=71021480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010181745.8A Active CN111289886B (zh) | 2020-03-16 | 2020-03-16 | 一种基于边界扫描测试链路的故障注入方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111289886B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115859161B (zh) * | 2023-02-20 | 2023-07-28 | 国家海洋技术中心 | 故障预测方法、装置、终端和存储介质 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1463031A (zh) * | 2002-05-28 | 2003-12-24 | 华为技术有限公司 | 一种边界扫描芯片容错测试方法及系统 |
CN101141316A (zh) * | 2007-02-14 | 2008-03-12 | 中兴通讯股份有限公司 | 网络化边界扫描测试控制系统及测试方法 |
CN101158707A (zh) * | 2006-10-04 | 2008-04-09 | 富士通株式会社 | 半导体集成电路和测试方法 |
US7360133B2 (en) * | 2004-05-18 | 2008-04-15 | Lsi Logic Corporation | Method for creating a JTAG tap controller in a slice for use during custom instance creation to avoid the need of a boundary scan synthesis tool |
CN101179748A (zh) * | 2007-12-06 | 2008-05-14 | 中兴通讯股份有限公司 | 一种atca体系中的配置和测试方法及系统 |
CN102540048A (zh) * | 2010-12-14 | 2012-07-04 | 苏州工业园区谱芯科技有限公司 | 一种非边界扫描器件的描述方法 |
CN105334451A (zh) * | 2015-11-27 | 2016-02-17 | 张释文 | 边界扫描测试系统 |
US9274174B2 (en) * | 2013-08-29 | 2016-03-01 | Lenovo (Singapore) Pte. Ltd. | Processor TAP support for remote services |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7689866B2 (en) * | 2006-10-18 | 2010-03-30 | Alcatel-Lucent Usa Inc. | Method and apparatus for injecting transient hardware faults for software testing |
US8914693B2 (en) * | 2012-02-15 | 2014-12-16 | International Business Machines Corporation | Apparatus for JTAG-driven remote scanning |
CN109459684A (zh) * | 2018-12-20 | 2019-03-12 | 中国航空综合技术研究所 | 基于数据重构的边界扫描故障注入方法 |
-
2020
- 2020-03-16 CN CN202010181745.8A patent/CN111289886B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1463031A (zh) * | 2002-05-28 | 2003-12-24 | 华为技术有限公司 | 一种边界扫描芯片容错测试方法及系统 |
US7360133B2 (en) * | 2004-05-18 | 2008-04-15 | Lsi Logic Corporation | Method for creating a JTAG tap controller in a slice for use during custom instance creation to avoid the need of a boundary scan synthesis tool |
CN101158707A (zh) * | 2006-10-04 | 2008-04-09 | 富士通株式会社 | 半导体集成电路和测试方法 |
CN101141316A (zh) * | 2007-02-14 | 2008-03-12 | 中兴通讯股份有限公司 | 网络化边界扫描测试控制系统及测试方法 |
CN101179748A (zh) * | 2007-12-06 | 2008-05-14 | 中兴通讯股份有限公司 | 一种atca体系中的配置和测试方法及系统 |
CN102540048A (zh) * | 2010-12-14 | 2012-07-04 | 苏州工业园区谱芯科技有限公司 | 一种非边界扫描器件的描述方法 |
US9274174B2 (en) * | 2013-08-29 | 2016-03-01 | Lenovo (Singapore) Pte. Ltd. | Processor TAP support for remote services |
CN105334451A (zh) * | 2015-11-27 | 2016-02-17 | 张释文 | 边界扫描测试系统 |
Non-Patent Citations (2)
Title |
---|
An approach to generating test data sequences of boundary scan test system;Deng Xiaopeng等;《2013 IEEE 11th International Conference on Electronic Measurement & Instruments》;20140220;全文 * |
边界扫描测试系统的设计与实现;颜学龙;《国外电子测量技术》;20160630;第82-86页 * |
Also Published As
Publication number | Publication date |
---|---|
CN111289886A (zh) | 2020-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7661050B2 (en) | Method and system for formal verification of partial good self test fencing structures | |
US9262303B2 (en) | Automated semiconductor design flaw detection system | |
US6754862B1 (en) | Gaining access to internal nodes in a PLD | |
JP3872954B2 (ja) | 有限状態機械を識別して回路設計を検査するシステムおよび方法 | |
US20070005323A1 (en) | System and method of automating the addition of programmable breakpoint hardware to design models | |
Wang et al. | Analysis and methodology for multiple-fault diagnosis | |
US7949920B2 (en) | DFT techniques to reduce test time and power for SoCs | |
CN115496034B (zh) | 多模式gpu联合仿真系统 | |
CN111289886B (zh) | 一种基于边界扫描测试链路的故障注入方法 | |
US11216607B2 (en) | Double glitch capture mode power integrity analysis | |
US20040225973A1 (en) | Post-silicon test coverage verification | |
CN115686655A (zh) | 用于gpu ip验证的联合仿真系统 | |
CN115719047A (zh) | 基于波形gpu联合仿真系统 | |
Lingappan et al. | Satisfiability-based automatic test program generation and design for testability for microprocessors | |
US20040015800A1 (en) | Design verification by symbolic simulation using a native hardware description language | |
Raghunathan et al. | Acceleration techniques for dynamic vector compaction | |
Chuang et al. | Hybrid approach to faster functional verification with full visibility | |
Kumar et al. | RTL level trace signal selection and coverage estimation during post-silicon validation | |
CN115618800A (zh) | 基于dpi的gpu联合仿真系统 | |
Nemati et al. | A mixed HDL/PLI test package | |
Hong et al. | An FPGA-based hardware emulator for fast fault emulation | |
JPH04276835A (ja) | プログラム単体テストデータ生成方法 | |
US7117458B1 (en) | Identifying specific netlist gates for use in code coverage testing | |
Ross et al. | Conversion of small functional test sets of nonscan blocks to scan patterns | |
CN106707144B (zh) | 一种应用于反熔丝fpga测试向量的逆向分析方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |