CN102540048A - 一种非边界扫描器件的描述方法 - Google Patents
一种非边界扫描器件的描述方法 Download PDFInfo
- Publication number
- CN102540048A CN102540048A CN2010105871674A CN201010587167A CN102540048A CN 102540048 A CN102540048 A CN 102540048A CN 2010105871674 A CN2010105871674 A CN 2010105871674A CN 201010587167 A CN201010587167 A CN 201010587167A CN 102540048 A CN102540048 A CN 102540048A
- Authority
- CN
- China
- Prior art keywords
- name
- description
- key word
- scanning device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明揭示了一种非边界扫描器件的描述方法,其将非边界扫描器件的描述拆分为头部分、申明部分及主体部分,其中,所述头部分的描述格式包括:关键字、数字或者字符串、以及结尾符号;所述申明部分包括对管脚的描述、对信号的描述及对连线的描述,所述管脚用以描述非边界扫描器件的封装,所述信号用以描述非边界扫描器件的逻辑信号与管脚的关系;所述主体部分的描述格式包括:左表达式、操作符以及右表达式。本发明的有益效果是:通过将非边界扫描器件的描述拆分为三部分,描述简单,容易被计算机识别和理解;另外,通过对操作符进行各种排列组合,可以实现对复杂逻辑的描述。
Description
技术领域
本发明涉及一种非边界扫描器件的描述方法,属于集成电路板级生产测试领域。
背景技术
随着集成电路的发展进入超大规模集成电路时代,电路板的高度复杂性以及多层印制板、表面封装(SMT)、球栅阵列(BGA)、圆片规模集成(WSI) 和多芯片模块(MCM)技术在电路系统中的运用,使得电路节点的物理可访问性正逐步削弱以至于消失,电路和系统的可测试性急剧下降。由于电路板的集成度越来越大,可供测试的结点间距越来越小,有的甚至完全成为隐性结点, 在这种情况下,如果只采用探针、针床等传统测试设备进行器件故障测试就存在很多弊端,甚至无法进行有效测试。首先是器件引脚间距越来越小,探针伸上去比较困难,如果一定要将探针伸上去还有可能损伤器件本身;其次有的器件引脚已经成为隐性结点,根本就无法使用探针,比如BGA封装的芯片和MCM器件等。这不但使测试成本在电路和系统总开销中所占的比例不断上升,测试周期加长,而且仍然有很多不可测的情况存在,因此,常规测试方法正面临着日趋严重的测试困难。
针对这种情况,电子测试的研究方向也从接触式测试、测试针床、测试分析仪器等传统测试方法发展到了研究在电子系统甚至芯片设计时就考虑系统测试问题的新兴设计方法-DFT,通过它来解决现代系统的测试问题。作为可测性设计的结构化设计方法,主要有以下几种:扫描通路法、级敏扫描化、随机存取扫描化、扫描置入化、自测试与内建自测试、边界扫描BS(Boundary Scan)等。
边界扫描BS(Boundary Scan)概念的提出,是为了解决超大规模集成VLSI 的测试问题。1985年,由Philips、Siemens等公司成立的JETAG(Joint European Test Action Group)提出了边界扫描技术,它通过存在于器件输入输出管脚与内核电路之间的边界扫描单元BSC对器件及其外围电路进行测试,从而提高了器件的可控性和可观察性,解决了现代电子技术发展带来的上述测试问题,可以较方便地完成由现代器件组装的电路板的测试。
带边界扫描结构的芯片和不带边界扫描结构的芯片相比较,主要是多了5个测试存取通道TAP(Test Access Port)引脚:测试时钟输入TCK(Test ClocK input)、测试数据输入TDI(Test Data Input)、测试数据输出TDO(Test Data Output)、测试模式输入TMS(Test Mode Select input) 和测试重置TRST(Test ReSeT),同时多了一个测试存取通道TAP控制器、一个指令寄存器和一组数据寄存器,数据寄存器又包括边界扫描单元寄存器、旁路(BYPASS)寄存器,还可能包括器件代码(IDCODE)寄存器、用户代码(USERCODE)寄存器或其余用户自定义寄存器。
随着超大规模集成电路的应用,以边界扫描器件为基础的自动化测试技术日益发展,并逐渐成为主流的测试技术。该技术对纯边界扫描器件组成的电路板测试已无大碍,边界扫描器件的描述方法已经由IEEE 1149.1和IEEE 1149.6规范了相应方法。目前,边界扫描器件越来越多,但是非边界扫描器件也仍然大量存在;而且在复杂电路设计中,VLSI和ASIC(专用集成电路)虽然能够完成电路的许多功能,但并不是所有的逻辑功能都可以集成,相当多的功能仍需要采用分离器件或通用集成电路实现,而它们很少支持边界扫描。图1就是现有技术中一种典型的由边界扫描器件1和非边界扫描器件2组装的混合技术电路板。然而,对这种由非边界扫描器件和边界扫描器件组成的电路板的测试,仍需要解决计算机能理解的非边界扫描器件描述的问题。
现有对非扫描器件的描述有IBIS(Input/Output Buffer Informational Specification)模型和簇(Cluster)模型。
IBIS模型是一种基于V/I(电压/电流)曲线的对I/O BUFFER 快速准确建模的方法,是反映芯片驱动和接收电气特性的一种国际标准,提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数,非常适合做振荡和串扰等高频效应的计算与仿真,但是,对针对电路板测试时所需的逻辑表达描述较弱。
簇模型是美国Asset公司开发的描述非扫描器件的一种语言,它能完成对简单逻辑的描述,如排阻,与门,非门的描述,但是,难以完成对复杂逻辑的描述。
所以,有必要提出一种新型的非边界扫描器件的描述方法以解决上述技术问题。
发明内容
本发明所要解决的技术问题在于提供一种描述简单且易于识别的非边界扫描器件的描述方法。
为解决上述技术问题,本发明采用如下技术方案:一种非边界扫描器件的描述方法,该描述方法将非边界扫描器件的描述拆分为头部分、申明部分及主体部分,其中,所述头部分的描述格式包括:关键字、数字或者字符串、以及结尾符号;所述申明部分包括对管脚的描述、对信号的描述及对连线的描述,其中,所述管脚用以描述非边界扫描器件的封装,所述管脚的描述格式包括:关键字、管脚名列表以及结尾符号;所述信号用以描述非边界扫描器件的逻辑信号与管脚的关系;所述连线的描述格式包括:关键字、连线名列表以及结尾符号;所述主体部分包括逻辑表达,该逻辑表达的描述格式包括:左表达式、操作符以及右表达式。
作为本发明的进一步改进,所述头部分包括对非边界扫描器件的版本的描述,其中所述关键字为VERSION,数字是版本号,结尾符号为分号。
作为本发明的进一步改进,所述头部分包括对非边界扫描器件的制造商的描述,其中所述关键字为MANUFACTURER,字符串是制造商名称,结尾符号为分号。
作为本发明的进一步改进,所述头部分包括对非边界扫描器件的器件号的描述,其中所述关键字为DEVICEID,数字是器件号,结尾符号为分号。
作为本发明的进一步改进,所述头部分包括对非边界扫描器件的器件信息的描述,其中所述关键字为DESCRIPTION,字符串是器件描述内容,结尾符号为分号。
作为本发明的进一步改进,所述头部分包括对非边界扫描器件的器件名的描述,其中所述关键字为ENTITY,字符串是器件名,结尾符号为分号。
作为本发明的进一步改进,所述头部分包括对非边界扫描器件的封装的描述,其中所述关键字为PACKAGE,字符串是封装名,结尾符号为分号。
作为本发明的进一步改进,所述管脚名包括输入、输出、双向、接地及电源,其中,输入的关键字为INPUT、输出的关键字为OUTPUT、双向的关键字为INOUT、接地的关键字为GROUND、电源的关键字为POWER;在对管脚的描述中,所述关键字为INPUT、OUTPUT、INOUT、GROUND、POWER其中之一,所述结尾符号为分号。
作为本发明的进一步改进,对信号的描述包括信号申明和信号定义两部分,其中,信号申明的描述格式为:关键字、信号名列表以及结尾符号,该关键字为PORT,信号名列表为信号名的集合,以空格或换行分隔;所述信号定义的描述格式为:信号名、{管脚名列表}、结尾符号。
作为本发明的进一步改进,对连线的描述中,所述关键字为WIRE,连线名列表是连线名的集合,结尾符号为分号。
作为本发明的进一步改进,所述左表达式为输出或双向的管脚名或信号名或连线名,所述右表达式为输出或双向的管脚名或信号名或连线名,所述操作符包括L、R、C、INV、AND、OR、BUF、FLOP、LATCH。
作为本发明的进一步改进,所述操作符包括用户自定义的操作函数,操作函数的描述格式为:关键字、操作函数名、{函数参数列表}、{函数执行体},其中关键字为SUB,操作函数名的正则表达式为[_a-zA-Z] [0-9_a-zA-Z]*的标志名, 函数参数列表为跟管脚一样的列表,以小扩号包围,函数执行体以大扩号包围。
相较于现有技术,本发明非边界扫描器件的描述方法将非边界扫描器件的描述拆分为头部分、申明部分及主体部分,描述简单,容易被计算机识别和理解;另外,按照本发明非边界扫描器件的描述方法可以通过对操作符进行各种排列组合,进而实现对复杂逻辑的描述。
附图说明
图1是现有技术中由非边界扫描器件和边界扫描器件共同组成的电路板的示意图。
图2是本发明非边界扫描器件的描述方法的结构图。
图3是本发明非边界扫描器件的描述方法中采用的关键字操作符所表示的电路。
具体实施方式
请参图1所示,本发明揭示了一种非边界扫描器件的描述方法,其将非边界扫描器件的描述拆分为头部分、申明部分及主体部分。以下分别对这三部分进行详细阐述:
头部分:
所述头部分的描述格式包括:关键字、数字或者字符串、以及结尾符号。所述头部分包括对非边界扫描器件的版本的描述、对非边界扫描器件的制造商的描述、对非边界扫描器件的器件号的描述、对非边界扫描器件的器件信息的描述、对非边界扫描器件的器件名的描述、及对非边界扫描器件的封装的描述。
1. 版本
描述格式:VERSION 数字 结尾符号
说明:VERSION为关键字,数字是版本号,结尾符号为分号。
2. 制造商
描述格式:MANUFACTURER 字符串 结尾符号
说明:MANUFACTURER为关键字,字符串是制造商名称,结尾符号为分号。
3. 器件号
描述格式:DEVICEID 数字 结尾符号
说明:DEVICEID为关键字,数字是器件号,结尾符号为分号。
4. 器件描述:
描述格式:DESCRIPTION 字符串 结尾符号
说明:DESCRIPTION为关键字,字符串是器件描述内容,结尾符号为分号。
5. 器件名
描述格式:ENTITY 字符串 结尾符号
说明:ENTITY 为关键字,字符串是器件名,结尾符号为分号。
6. 封装
描述格式:PACKAGE 字符串 结尾符号
说明:PACKAGE为关键字,字符串是封装名,结尾符号为分号。
申明部分:
所述申明部分包括对管脚的描述、对信号的描述及对连线的描述。所述管脚用以描述非边界扫描器件的封装,所述管脚的描述格式包括:关键字、管脚名列表以及结尾符号。所述信号用以描述非边界扫描器件的逻辑信号与管脚的关系。所述连线的描述格式包括:关键字、连线名列表以及结尾符号。
7. 管脚
描述非边界扫描器件的特定封装的管脚,管脚名主要有以下5类,格式都一样。
7.1. 输入:关键字为INPUT;
7.2. 输出:关键字为OUTPUT;
7.3. 双向:关键字为INOUT;
7.4. 接地:关键字为GROUND;
7.5. 电源:关键字为POWER;
描述格式:关键字 管脚名列表 结尾符号
说明:关键字为7.1 ~ 7.5中的关键字之一;管脚名列表为封装的管脚名的集合,以空格或换行分隔;结尾符号为分号。在本实施方式中,所述管脚名的正则表达式为[0-9_a-zA-Z]+的标志名,且不能重复。
8. 信号
对信号的描述包括信号申明和信号定义两部分,其中,信号申明的描述格式为:关键字、信号名列表以及结尾符号;所述信号定义的描述格式为:信号名、{管脚名列表}、结尾符号。
8.1 信号申明
描述格式:PORT 信号名列表 结尾符号
说明:PORT为关键字;信号名列表为信号名的集合,以空格或换行分隔;结尾符号为分号。信号名的正则表达式为[_a-zA-Z] [0-9_a-zA-Z]*或[_a-zA-Z] [0-9a-zA-Z]* \[[0-9]+\]的标志名,且中括号前部分不能重复,中扩号内的数字代表位宽,省略中扩号位宽为1。
8.2 信号定义
描述格式:信号名 {管脚名列表} 结尾符号
说明:信号名如第8.1小节定义;管脚名列表如第7节定义,管脚名列表外层被大扩号包围;结尾符号为分号。
9. 连线
描述格式:WIRE 连线名列表 结尾符号
说明:WIRE为关键字;连线名列表是连线名的集合,以空格或换行分隔;结尾符号为分号。连线名的正则表达式为[_a-zA-Z] [0-9_a-zA-Z]*或[_a-zA-Z] [0-9a-zA-Z]* \[[0-9]+\]的标志名,且中括号前部分不能重复,中扩号内的数字代表位宽,省略中扩号位宽为1。
主体部分:
所述主体部分包括逻辑表达及操作函数,其中,逻辑表达的描述格式包括:左表达式、操作符以及右表达式。
10. 逻辑表达
描述格式:左表达式 操作符 右表达式
说明:左表达式为输出或双向的管脚名或信号名或连线名;操作符为L、R、C、INV、AND、OR、BUF、FLOP、LATCH(请参图3所示)之一、或者第11节描述的用户自定义的操作函数名;右表达式为输入或双向的管脚名或信号名或连线名。
其中,左、右表达式可以出现三类情况:[_a-zA-Z] [0-9_a-zA-Z]*或[_a-zA-Z] [0-9a-zA-Z]* \[[0-9]+\]或[0-9a-zA-Z]* \[[0-9]+:[0-9]+\],其中,不含中扩号代表全部位;含中扩号但没有冒号代表可选的1位;含中扩号且有冒号代表可选的连续几位,并且要求冒号前的数字要比冒号后的数字大。所有中扩号中的数字均不超过其申明的位宽。
11. 操作函数
描述格式:SUB 操作函数名 {函数参数列表} {函数执行体}
说明:SUB为关键字;操作函数名的正则表达式为[_a-zA-Z] [0-9_a-zA-Z]*的标志名;函数参数列表为跟管脚一样的列表,以小扩号包围;函数执行体为第7节、第8节、第9节和第10节的描述组合,以大扩号包围。在本实施方式中,操作函数不支持递归,否则引起电路无限增大;所有的操作函数参数都是1位,当操作函数实际应用的时候根据参数扩展位宽。
综上所述,本发明非边界扫描器件的描述方法将非边界扫描器件的描述拆分为头部分、申明部分及主体部分,得到如下关键字列表:
头部分(6个关键字):
VERSION, MANUFACTURER, DEVICEID, DESCRIPTION, ENTITY, PACKAGE
申明部分(7个关键字):
INPUT, OUTPUT, INOUT, GROUND, POWER, PORT, WIRE
主体部分(10个关键字):
L, R, C, INV, AND, OR, BUF, FLOP, LATCH, SUB
本发明将非边界扫描器件的描述拆分为头部分、申明部分及主体部分,描述简单,容易被计算机识别和理解;将非边界扫描器件的描述进行拆解只采用了23个关键字,语法简洁;用户可自定义操作函数,扩展性好,人机交互能力强。
相较于现有模型描述的方法,本发明非边界扫描器件的描述方法,一方面能够方便用户建立模型,且计算机能自动检查本发明的描述语法;另一方面,计算机能自动识别本发明描述的非边界扫描器件的行为,便于实现电路板的自动化测试和故障定位。另外,按照本发明非边界扫描器件的描述方法可以通过对操作符进行各种排列组合而完成复杂逻辑的描述。
总之,本发明通过对现有非边界扫描器件进行归类,对其逻辑行为进行硬件描述语言的规范,实现方法简单,提高了集成电路板测试向量的生成速度和电路板的测试速度,并能显著提高集成电路板测试质量。
综上所述,以上仅为本发明的较佳实施例而已,不应以此限制本发明的范围,即凡是依本发明权利要求书及发明说明书内容所作的简单的等效变化与修饰,皆应仍属本发明专利涵盖的范围内。
Claims (12)
1.一种非边界扫描器件的描述方法,其特征在于:该描述方法将非边界扫描器件的描述拆分为头部分、申明部分及主体部分,其中,所述头部分的描述格式包括:关键字、数字或者字符串、以及结尾符号;所述申明部分包括对管脚的描述、对信号的描述及对连线的描述,其中,所述管脚用以描述非边界扫描器件的封装,所述管脚的描述格式包括:关键字、管脚名列表以及结尾符号;所述信号用以描述非边界扫描器件的逻辑信号与管脚的关系;所述连线的描述格式包括:关键字、连线名列表以及结尾符号;所述主体部分包括逻辑表达,该逻辑表达的描述格式包括:左表达式、操作符以及右表达式。
2.如权利要求1所述的描述方法,其特征在于:所述头部分包括对非边界扫描器件的版本的描述,其中所述关键字为VERSION,数字是版本号,结尾符号为分号。
3.如权利要求1所述的描述方法,其特征在于:所述头部分包括对非边界扫描器件的制造商的描述,其中所述关键字为MANUFACTURER,字符串是制造商名称,结尾符号为分号。
4.如权利要求1所述的描述方法,其特征在于:所述头部分包括对非边界扫描器件的器件号的描述,其中所述关键字为DEVICEID,数字是器件号,结尾符号为分号。
5.如权利要求1所述的描述方法,其特征在于:所述头部分包括对非边界扫描器件的器件信息的描述,其中所述关键字为DESCRIPTION,字符串是器件描述内容,结尾符号为分号。
6.如权利要求1所述的描述方法,其特征在于:所述头部分包括对非边界扫描器件的器件名的描述,其中所述关键字为ENTITY,字符串是器件名,结尾符号为分号。
7.如权利要求1所述的描述方法,其特征在于:所述头部分包括对非边界扫描器件的封装的描述,其中所述关键字为PACKAGE,字符串是封装名,结尾符号为分号。
8.如权利要求1所述的描述方法,其特征在于:所述管脚名包括输入、输出、双向、接地及电源,其中,输入的关键字为INPUT、输出的关键字为OUTPUT、双向的关键字为INOUT、接地的关键字为GROUND、电源的关键字为POWER;在对管脚的描述中,所述关键字为INPUT、OUTPUT、INOUT、GROUND、POWER其中之一,所述结尾符号为分号。
9.如权利要求1所述的描述方法,其特征在于:对信号的描述包括信号申明和信号定义两部分,其中,信号申明的描述格式为:关键字、信号名列表以及结尾符号,该关键字为PORT,信号名列表为信号名的集合,以空格或换行分隔;所述信号定义的描述格式为:信号名、{管脚名列表}、结尾符号。
10.如权利要求1所述的描述方法,其特征在于:对连线的描述中,所述关键字为WIRE,连线名列表是连线名的集合,结尾符号为分号。
11.如权利要求8所述的描述方法,其特征在于:所述左表达式为输出或双向的管脚名或信号名或连线名,所述右表达式为输出或双向的管脚名或信号名或连线名,所述操作符包括L、R、C、INV、AND、OR、BUF、FLOP、LATCH。
12.如权利要求1所述的描述方法,其特征在于:所述操作符包括用户自定义的操作函数,操作函数的描述格式为:关键字、操作函数名、{函数参数列表}、{函数执行体},其中关键字为SUB,操作函数名的正则表达式为[_a-zA-Z] [0-9_a-zA-Z]*的标志名, 函数参数列表为跟管脚一样的列表,以小扩号包围,函数执行体以大扩号包围。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105871674A CN102540048A (zh) | 2010-12-14 | 2010-12-14 | 一种非边界扫描器件的描述方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105871674A CN102540048A (zh) | 2010-12-14 | 2010-12-14 | 一种非边界扫描器件的描述方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102540048A true CN102540048A (zh) | 2012-07-04 |
Family
ID=46347410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105871674A Pending CN102540048A (zh) | 2010-12-14 | 2010-12-14 | 一种非边界扫描器件的描述方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102540048A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106649340A (zh) * | 2015-10-30 | 2017-05-10 | 北京国双科技有限公司 | 条件过滤数据的存取方法及装置 |
CN108375726A (zh) * | 2018-01-31 | 2018-08-07 | 佛山市联动科技实业有限公司 | 基于fpga的参变量表测试方法 |
CN111289886A (zh) * | 2020-03-16 | 2020-06-16 | 电子科技大学 | 一种基于边界扫描测试链路的故障注入方法 |
-
2010
- 2010-12-14 CN CN2010105871674A patent/CN102540048A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106649340A (zh) * | 2015-10-30 | 2017-05-10 | 北京国双科技有限公司 | 条件过滤数据的存取方法及装置 |
CN108375726A (zh) * | 2018-01-31 | 2018-08-07 | 佛山市联动科技实业有限公司 | 基于fpga的参变量表测试方法 |
CN111289886A (zh) * | 2020-03-16 | 2020-06-16 | 电子科技大学 | 一种基于边界扫描测试链路的故障注入方法 |
CN111289886B (zh) * | 2020-03-16 | 2021-02-02 | 电子科技大学 | 一种基于边界扫描测试链路的故障注入方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8032806B1 (en) | Input-output device testing including initializing and leakage testing input-output devices | |
US7519888B2 (en) | Input-output device testing | |
Ravi et al. | Testing of core-based systems-on-a-chip | |
CN102831272A (zh) | 用于双边沿触发器的可测试性设计方法 | |
US11500018B2 (en) | Asynchronous circuits and test methods | |
US7292970B1 (en) | Finding unexercised logic for use in code coverage testing | |
CN108957301B (zh) | 用于可测试芯片的测试方法、装置及可测试芯片内置电路 | |
CN102540048A (zh) | 一种非边界扫描器件的描述方法 | |
US8943457B2 (en) | Simulating scan tests with reduced resources | |
US11662383B2 (en) | High-speed functional protocol based test and debug | |
US7096398B1 (en) | Distributed test control architecture | |
US7409469B2 (en) | Multi-chip digital system having a plurality of controllers with input and output pins wherein self-identification signal are received and transmitted | |
Nadeau-Dostie et al. | Improved core isolation and access for hierarchical embedded test | |
Chen et al. | Configurable two-dimensional linear feedback shifter registers for parallel and serial built-in self-test | |
US7117458B1 (en) | Identifying specific netlist gates for use in code coverage testing | |
Neishaburi et al. | Hierarchical trigger generation for post-silicon debugging | |
Gao et al. | A fast on-chip debugging design for RISC-V processor | |
Min et al. | Efficient interconnect test patterns for crosstalk and static faults | |
Ravi et al. | A framework for testing core-based systems-on-a-chip | |
Hussin et al. | Automatic generation of test instructions for path delay faults based-on stuck-at fault in processor cores using assignment decision diagram | |
Hamdioui et al. | Trends in tests and failure mechanisms in deep sub-micron technologies | |
Kamran et al. | Virtual tester development using HDL/PLI | |
Shen et al. | Test methodology for PCHB/PCFB Asynchronous Circuits | |
Mannucci | DESIGN FOR TESTABILITY APPLICATION AND ANALYSIS USING CADENCE DFT TOOL COMPILER | |
Swetha Priya et al. | Estimation of SoC Testability at Early RTL Stage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120704 |