CN108375726A - 基于fpga的参变量表测试方法 - Google Patents
基于fpga的参变量表测试方法 Download PDFInfo
- Publication number
- CN108375726A CN108375726A CN201810099106.XA CN201810099106A CN108375726A CN 108375726 A CN108375726 A CN 108375726A CN 201810099106 A CN201810099106 A CN 201810099106A CN 108375726 A CN108375726 A CN 108375726A
- Authority
- CN
- China
- Prior art keywords
- test
- parameter
- parameter table
- test condition
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010998 test method Methods 0.000 title claims abstract description 25
- 238000012360 testing method Methods 0.000 claims abstract description 264
- 230000006870 function Effects 0.000 claims abstract description 54
- 238000005259 measurement Methods 0.000 claims description 30
- 230000005284 excitation Effects 0.000 claims description 15
- 241000208340 Araliaceae Species 0.000 claims description 11
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims description 11
- 235000003140 Panax quinquefolius Nutrition 0.000 claims description 11
- 235000008434 ginseng Nutrition 0.000 claims description 11
- 230000003111 delayed effect Effects 0.000 claims description 7
- 230000001133 acceleration Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 230000006837 decompression Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000011022 operating instruction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于FPGA的参变量表测试方法,编辑参变量表,将待测芯片的待测引脚定义为信号参数;将信号参数与硬件测试板卡的测试资源通道关联;设置测试条件并定义字母符号;为信号参数定义一或多行符号化的测试条件参数;定义测试时间参数;加载测试程序初始化下载参变量表数据至FPGA的存储器中;执行测试,调用参变量表函数指令产生触发信号;触发信号有效时,取出参变量表数据解压缩并译码;与信号参数关联的测试资源通道输出测试条件对相应待测引脚进行测试。本发明既可以同时进行多个不同芯片引脚具有相同测试条件设置或不同测试条件设置的测试,也可以分时进行多个不同芯片引脚具有相同测试条件设置或不同测试条件设置的测试。
Description
技术领域
本发明涉及半导体器件自动测试领域,特别涉及一种基于FPGA的参变量表测试方法。
背景技术
在半导体测试机行业,需要快速、准确、方便的对被测电路执行测试。现有技术可以实现对多个待测引脚同时设置相同的激励参数和模式或测量模式,同时进行测试;或者分别设置不同的激励参数和模式或测量模式,分时进行测试;不能够同时设置不同的激励参数和模式或者不同的测量模式同时进行测试,并且不提供符号化的参数设置。由此可见,对于多个芯片引脚的测试,对于不同引脚需要进行不同激励模式和激励参数的设置,或需要设置不同的测量模式以及测试档位的情况,现有的测试方法无法实现同时测试,只能进行分时测试,通过逐条编写程序指令区分设置不同的激励模式和激励参数,以及区分设置不同的测量模式及测量档位,如此大量的测试程序的编写不仅冗余不易检查,影响阅读,还容易在编写时发生漏测或一脚多测的问题。
发明内容
本发明要解决的技术问题在于,针对现有技术的上述缺陷,提供一种既可以同时进行多个不同芯片引脚具有相同测试条件设置或不同测试条件设置的测试,也可以分时进行多个不同芯片引脚具有相同测试条件设置或不同测试条件设置的测试的基于FPGA的参变量表测试方法。
本发明解决其技术问题所采用的技术方案是:构造一种基于FPGA的参变量表测试方法,包括如下步骤:
A)根据实际需求定制测试方案;
B)根据所述测试方案编辑参变量表,将若干待测芯片的待测引脚定义为信号参数;将所述信号参数与硬件测试板卡的测试资源通道相关联;设置测试条件并定义对应的字母符号;为所述信号参数对应定义一行或多行符号化的测试条件参数,将所述符号化的测试条件参数组成的表称为指令表;定义测试时间参数;
C)完成参变量表编辑并保存;
D)使用所述参变量表开始测试,加载测试程序初始化时,下载参变量表数据至FPGA的存储器中;
E)执行测试,所述测试程序中调用参变量表函数指令,产生触发信号;
F)当所述触发信号有效时,所述FPGA取出其存储器中的参变量表数据;
G)对取出的所述参变量表数据进行解压缩并译码;
H)在与所述信号参数关联的所述硬件测试板卡的测试资源通道上输出测试条件,对所述信号参数对应的待测引脚进行测试。
在本发明所述的基于FPGA的参变量表测试方法中,在编辑所述参变量表时,根据测试需要定义指令行和指令段名称。
在本发明所述的基于FPGA的参变量表测试方法中,所述参变量表函数指令包括tableconnect函数、tableload函数、tablerun函数、tablepinclear函数、tablerunstop函数和tableread函数。
在本发明所述的基于FPGA的参变量表测试方法中,所述测试条件包括测试激励模式、激励值设置、测量档位、电流加速设置和测量模式,所述测试激励模式包括不测试、激励电压、激励电流、激励电压附带延时和激励电流附带延时,所述测量档位包括多种电压档位和多种电流档位,所述测量模式包括无测量、电压测量和电流测量。
在本发明所述的基于FPGA的参变量表测试方法中,所述符号化的测试条件参数以字母符号命名,所述字母符号代替对应的测试条件对信号参数做测试条件参数的设置,每一种所述测试条件能选择定义一种颜色以进行区分。
在本发明所述的基于FPGA的参变量表测试方法中,为每行所述符号化的测试条件参数设置所述测试时间参数,并能选择添加自定义的描述信息,能对不同的所述信号参数设置不同的符号化的测试条件或相同的符号化的测试条件或无测试条件;所述测试时间参数的设置包括定义总测试时间、激励到测量之间的延时时间以及测量时间。
在本发明所述的基于FPGA的参变量表测试方法中,当不同的所述信号参数需要分时进行测试时,设置同一行中的所述符号化的测试条件参数使用附带延时的激励模式,然后调用该行进行测试;或者在多行所述指令表的每一行依照测试顺序只设置某一信号参数的符号化的测试条件参数,其他的信号参数为无测试条件设置,然后调用整个参变量表进行测试。
在本发明所述的基于FPGA的参变量表测试方法中,所述步骤E)进一步包括:
E1)加载所述参变量表;
E2)清除所有已经连接到参变量表进行的测试的测试资源通道;
E3)将所述参变量表关联所述硬件测试板卡的测试资源通道;
E4)运行指定标签页名的参变量表中的指令表,或指定运行所述指令表中的某指令行或指令段;
E5)在所述参变量表测试结束后,清除所述参变量表的工作状态,使所述硬件测试板卡从参变量表测试状态转为正式测试状态;
E6)读取所述参变量表测试的结果。
实施本发明的基于FPGA的参变量表测试方法,具有以下有益效果:由于可以将待测芯片的待测引脚作为信号参数,不同的测试条件编辑完成后以不同的符号命名,且用该符号代替其对应的测试条件对信号参数进行测试条件的设置,即提供符号化的测试条件参数设置,根据测试需要为信号参数定义对应的测量条件,测试时间参数,完成参变量表的编辑并保存,执行测试时,通过测试程序调用参变量表函数执行相应的测试操作,因此既可以同时进行多个不同芯片引脚具有相同测试条件设置或不同测试条件设置的测试,也可以分时进行多个不同芯片引脚具有相同测试条件设置或不同测试条件设置的测试。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明基于FPGA的参变量表测试方法一个实施例中的流程图;
图2为所述实施例中将信号参数与硬件测试板卡的测试资源通道相关联设置的示意图;
图3为所述实施例中将测试条件符号化的示意图;
图4为所述实施例中参变量表的设置示意图;
图5为所述实施例中不同信号参数同时测试不同的测试条件的示意图;
图6为所述实施例中不同信号参数分时测试不同的测试条件的示意图;
图7为所述实施例测试时间参数设置的示意图;
图8为所述实施例中测试程序中参变量表函数指令调用的具体流程图;
图9为所述实施例中FPGA的参变量表测试方法的使用示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明基于FPGA的参变量表测试方法实施例中,该基于FPGA的参变量表测试方法的流程图如图1所示。图1中,该基于FPGA的参变量表测试方法包括如下步骤:
步骤S01根据实际需求定制测试方案:本步骤中,根据实际的需求定制测试方案。
步骤S02根据测试方案编辑参变量表,将若干待测芯片的待测引脚定义为信号参数,将信号参数与硬件测试板卡的测试资源通道相关联;设置测试条件并定义对应的字母符号;为信号参数对应定义一行或多行符号化的测试条件参数,将符号化的测试条件参数组成的表称为指令表;定义测试时间参数:本步骤中,根据测试方案,采用软件编辑器QTTable Editor对参变量表进行编辑,在参变量表编辑中,首先定义的是若干待测芯片的待测引脚,本步骤中将若干待测芯片的待测引脚定义为信号参数,将信号参数与硬件测试板卡的测试资源通道相关联,设置测试条件并定义对应的字母符号;为信号参数对应定义一行或多行符号化的测试条件参数,将符号化的测试条件参数组成的表称为指令表;定义测试时间参数。上述测试条件包括测试激励模式、激励值设置、测量档位、电流加速设置和测量模式,测试激励模式包括不测试、激励电压、激励电流、激励电压附带延时和激励电流附带延时,测量档位包括多种电压档位和多种电流档位,测量模式包括无测量、电压测量和电流测量。
具体来讲,图2为本实施例中将信号参数与硬件测试板卡的测试资源通道相关联设置的示意图。由图2可知,定义的信号参数DUT_pin1关联硬件测试板卡的0通道的IO端口即IO pin(0);定义的信号参数DUT_pin2关联硬件测试板卡的IO pin(1);定义的信号参数DUT_pin3关联硬件测试板卡的IO pin(2);定义的信号参数DUT_pin4关联硬件测试板卡的IO pin(3)。
图3为本实施例中将测试条件符号化的示意图;根据测试需要可以于信号参数的下方对应定义一行或多行符号化的测试条件参数,称这些符号化的测试条件参数组成的表为指令表,可以根据实际测试需要在指令小节Section中为指令行和指令段进行命名,如图4至6,图4为本实施例中参变量表的设置示意图;图5为本实施例中不同信号参数同时测试不同的测试条件的示意图(调用行,如sectionX);图6为本实施例中不同信号参数分时测试不同的测试条件的示意图(调用页Page0)。测试时则可以通过调用指令小节中对应指令行或指令段的名称来调用某一行或多行的测试条件参数,对其对应的信号参数进行测试。图7为本实施例测试时间参数设置的示意图,为每行符号化的测试条件参数设置测试时间参数,并能选择添加自定义的描述信息,能对不同的信号参数设置不同的符号化的测试条件或相同的符号化的测试条件或无测试条件;测试时间参数的设置包括定义总测试时间、测试激励到测量之间的延时时间以及测量时间等。
值得一提的是,图4中,附图标记1代表参变量表的标签页名(自定义),附图标记2代表参变量表运行的参变量表指令表的step,附图标记3代表step的标签,可以作为注释使用(选填自定义),附图标记4代表指令小节命名(根据实际测试需求选填自定义),附图标记4.1代表单行指令行命名,附图标记4.2代表多行指令段命名,附图标记5代表指令表,附图标记5.1代表测试条件符号化参数,附图标记6代表信号参数,定义待测电路的待测引脚并关联至硬件测量板卡的测试资源通道,附图标记7代表测试时间定义,包括总计测试时间,激励到测量之间的延时时间,测量时间的设置,附图标记8代表对测试的相关描述(选填自定义)。
本实施例中,不同信号参数下方对应的每一行符号化的测试条件参数可以是相同的符号即相同的测试条件,也可以是不同的符号即不同的测试条件,还可以是无测试条件设置即不需要进行测试。若不同的信号参数需要分时进行测试,可以设置同一行中的符号化的测试条件参数使用附带延时的激励模式,然后调用该行进行测试;另外还可以在多行指令表的每一行依照测试顺序只设置某一信号参数的符号化的测试条件参数,其他的信号参数为无测试条件设置,然后调用整个参变量表进行测试。
值得一提的是,本步骤S02中,在编辑参变量表时,可以根据测试特殊需要定义指令行和指令段名称。
步骤S03完成参变量表编辑并保存:本步骤中,完成参变量表编辑并进行保存。
步骤S04使用参变量表开始测试,加载测试程序初始化时,下载参变量表数据至FPGA的存储器中:本步骤中,使用参变量表开始进行测试,在加载测试程序初始化时,下载参变量表数据至FPGA的存储器中。参变量表数据包含信号参数的设置,信号参数与硬件测试板卡的测试资源通道关联的设置,测试条件的设置及其符号化定义的设置,信号参数下对应符号化测试条件的设置,测试时间的设置,指令行指令段名称的设置,以及测试自定义描述的设置即参变量表编辑的全部信息。
步骤S05执行测试,测试程序中调用参变量表函数指令,产生触发信号:本步骤中,执行测试,测试程序中调用参变量表函数指令,产生触发信号。上述参变量表函数指令包括tableconnect函数、tableload函数、tablerun函数、tablepinclear函数、tablerunstop函数和tableread函数。
值得一提的是,当本发明应用到模拟多通道测量板卡APU时,下面以模拟多通道测量板卡APU的APU30系列产品为例子对参变量表函数指令进行详细说明。
对于APU30.tableconnect函数,详细说明如下:
函数声明:int APU30.tableconnect(int pin);
函数说明:该函数用于连接参变量表中的测试通道,逻辑上连接模拟多通道测量板卡的测试资源通道,使硬件测量板卡的测试资源与参变量表的信号参数关联;
参数说明:pin:模拟多通道测量板卡APU30的测试资源通道;
返回值说明:返回零表示操作成功,非零值表示操作失败。
对于APU30.tableload函数,详细说明如下:
函数声明:int APU30.tableload(LPCSTR filename);
函数说明:该函数用于加载编辑的参变量表文件;
参数说明:FileName:参变量表文件名,需要使用绝对路径;
返回值说明:返回零表示操作成功,非零值表示操作失败。
对于APU30.tablerun函数,详细说明如下:
函数声明:int APU30.tablerun(LPCSTR page,LPCSTR SectionName="");
函数说明:该函数用于运行指定标签页名的参变量表指令,同时可以指定运行其中某一节Section的参变量表指令;
参数说明:page:参变量表指令文件的标签页名;
SectionName:参变量表中的Section指令小节的名称,即运行指定标签页中的指定指令行/段的测试条件指令。默认空字符串表示运行整页的所有测试条件指令;
注意:如果需要连续运行多个指令段的指令,则在最后一个指令段之后,调用APU30.tablerunstop()函数;
返回值说明:返回零表示操作成功,非零值表示操作失败。
对于APU30.tablepinclear函数,详细说明如下:
函数声明:int APU30.tablepinclear(void);
函数说明:该函数用于清除所有已经连接到参变量表的测试资源通道;
返回值说明:返回零表示操作成功,非零值表示操作失败。
对于APU30.tablerunstop函数,详细说明如下:
函数声明:int APU30.tablerunstop(void);
函数说明:该函数在参变量表测试结束时调用,调用以后会清除参变量表的工作状态,可以使模拟多通道测量板卡(APU)从参变量表测试状态转为正式测试状态;
返回值说明:返回零表示操作成功,非零值表示操作失败。
对于APU30.tableread函数,详细说明如下:
函数声明:testdatas APU30.tableread(int pin,int index_run);
函数说明:该函数用于读取参变量表的测试结果,返回包含测试数据的testdatas结构体;
参数说明:pin:模拟多通道测量板卡APU30的通道资源;
index_run:参变量表运行的指令表的step;
返回值说明:返回指定通道,指定参变量表指令表的step对应的测试结果。
本发明可以通过上述描述的参变量表函数指令调用某一参变量表中的某一行或多行符号化的测试条件参数进行测试,因此可以同时对不同的信号参数设置不同的符号化的测试条件参数进行测试;本发明还可以调用某一整页的参变量表进行测试,根据需求实现不同信号参数的分时测试。
步骤S06当触发信号有效时,FPGA取出其存储器中的参变量表数据:本步骤中,当触发信号有效时,FPGA取出其存储器中的参变量表数据。
步骤S07对取出的参变量表数据进行解压缩并译码:本步骤中,对取出的参变量表数据进行解压缩并译码。
步骤S08在与信号参数关联的硬件测试板卡的测试资源通道上输出测试条件,对信号参数对应的待测引脚进行测试:本步骤中,在与信号参数关联的硬件测试板卡的测试资源通道上输出测试条件,并对信号参数对应的待测引脚进行测试。本发明既可以同时进行多个不同芯片引脚具有相同测试条件设置或不同测试条件设置的测试,也可以分时进行多个不同芯片引脚具有相同测试条件设置或不同测试条件设置的测试。
本实施例中,符号化的测试条件参数以字母符号命名,其用该字母符号代替对应的测试条件对信号参数做测试条件参数的设置,每一种测试条件能选择定义一种颜色以进行区分。本发明可以自定义信号参数下方指令表的每行或多行符号化的测试条件参数的名称即根据测试需要自定义指令行或指令段的名称。
本发明可将编辑的参变量表导出为CSV格式的文件,在EXCEL文件中查看可满足多数人的阅读习惯;且采用EXCEL文件有利于文档的比较,从而有助于用户对微调前后的参变量表做对比;另外EXCEL文件还有利于打印和归档保存。本发明具有保存、另存、导入、复制、粘贴、选中、返回上/下一步、符号替换和自动填充等编辑软件具有的基本功能。本发明可以同时编辑多个参变量表,通过程序中参变量表函数调用不同命名的参变量表标签页的名称选择对应的参变量表进行测试。
对于本实施例而言,上述步骤S05还可进一步细化,其细化后的流程图如图8所示。图8中,上述步骤S05进一步包括:
步骤S51加载参变量表:本步骤中,加载参变量表。
步骤S52清除所有已经连接到参变量表进行的测试的测试资源通道:本步骤中,将所有已经连接到参变量表进行的测试的测试资源通道进行清除。
步骤S53将参变量表关联硬件测试板卡的测试资源通道:本步骤中,将参变量表关联硬件测试板卡的测试资源通道。
步骤S54运行指定标签页名的参变量表中的指令表,或指定运行指令表中的某指令行或指令段:本步骤中,运行指定标签页名的参变量表中的指令表,或指定运行指令表中的指令行或某指令段。
步骤S55在参变量表测试结束后,清除参变量表的工作状态,使硬件测试板卡从参变量表测试状态转为正式测试状态:本步骤中,在参变量表测试结束后,清除参变量表的工作状态,使硬件测试板卡从参变量表测试状态转为正式测试状态。
步骤S56读取参变量表测试的结果:本步骤中,读取参变量表测试的结果。本发明的使用示意图如图9所示,图9中,DUT为被测设备。
总之,本实施例中,参变量表简洁直观,有效降低了重复编辑测试程序时发生的漏测误测和重复测试的可能性;在测试程序中调用参量表只需若干行测试程序即可,方便阅读,易于整理。参变量表编辑灵活,有利于记录保存,已完成的参变量表可以导出为CSV格式的文件,有助于用户对微调前后的参变量表做对比。参变量表使用灵活,可以同时对不同引脚进行不同的条件测试,也可以在一个参变量表中编辑多行符号化的测试条件参数后自由选择某一行符号化的测试条件参数或整个参变量表进行测试。另外还可以同时编辑多个参变量表,根据实际需要通过测试程序调用对应的参变量表进行测试。
参变量表编辑简单灵活,由于调用程序的行数较少,因此阅读直观方便,易于整理,可有效的降低程序重复编辑的错误率,减轻测试工作量,减少测试时间。本发明是一种多资源通道多参数设置的同步测试方法,能够同时提供多种电压或电流的测试参数设置功能,可以对多个芯片的多个引脚同时进行测试,激励时可以同时设置不同的激励模式和激励值,测量时也可以同时设置不同的测量模式和测量档位,并且可以使用测试条件符号化的参数设置,方便快速进行指令编程。本发明主要用于多引脚芯片的快速开路短路测试,以及数字组合逻辑芯片的快速直流参数测试等。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种基于FPGA的参变量表测试方法,其特征在于,包括如下步骤:
A)根据实际需求定制测试方案;
B)根据所述测试方案编辑参变量表,将若干待测芯片的待测引脚定义为信号参数;将所述信号参数与硬件测试板卡的测试资源通道相关联;设置测试条件并定义对应的字母符号;为所述信号参数对应定义一行或多行符号化的测试条件参数,将所述符号化的测试条件参数组成的表称为指令表;定义测试时间参数;
C)完成参变量表编辑并保存;
D)使用所述参变量表开始测试,加载测试程序初始化时,下载参变量表数据至FPGA的存储器中;
E)执行测试,所述测试程序中调用参变量表函数指令,产生触发信号;
F)当所述触发信号有效时,所述FPGA取出其存储器中的参变量表数据;
G)对取出的所述参变量表数据进行解压缩并译码;
H)在与所述信号参数关联的所述硬件测试板卡的测试资源通道上输出测试条件,对所述信号参数对应的待测引脚进行测试。
2.根据权利要求1所述的基于FPGA的参变量表测试方法,其特征在于,在编辑所述参变量表时,根据测试需要定义指令行和指令段名称。
3.根据权利要求1所述的基于FPGA的参变量表测试方法,其特征在于,所述参变量表函数指令包括tableconnect函数、tableload函数、tablerun函数、tablepinclear函数、tablerunstop函数和tableread函数。
4.根据权利要求3所述的基于FPGA的参变量表测试方法,其特征在于,所述测试条件包括测试激励模式、激励值设置、测量档位、电流加速设置和测量模式,所述测试激励模式包括不测试、激励电压、激励电流、激励电压附带延时和激励电流附带延时,所述测量档位包括多种电压档位和多种电流档位,所述测量模式包括无测量、电压测量和电流测量。
5.根据权利要求4所述的基于FPGA的参变量表测试方法,其特征在于,所述符号化的测试条件参数以字母符号命名,所述字母符号代替对应的测试条件对信号参数做测试条件参数的设置,每一种所述测试条件能选择定义一种颜色以进行区分。
6.根据权利要求1至5任意一项所述的基于FPGA的参变量表测试方法,其特征在于,为每行所述符号化的测试条件参数设置所述测试时间参数,并能选择添加自定义的描述信息,能对不同的所述信号参数设置不同的符号化的测试条件或相同的符号化的测试条件或无测试条件;所述测试时间参数的设置包括定义总测试时间、激励到测量之间的延时时间以及测量时间。
7.根据权利要求1至5任意一项所述的基于FPGA的参变量表测试方法,其特征在于,当不同的所述信号参数需要分时进行测试时,设置同一行中的所述符号化的测试条件参数使用附带延时的激励模式,然后调用该行进行测试;或者在多行所述指令表的每一行依照测试顺序只设置某一信号参数的符号化的测试条件参数,其他的信号参数为无测试条件设置,然后调用整个参变量表进行测试。
8.根据权利要求1至5任意一项所述的基于FPGA的参变量表测试方法,其特征在于,所述步骤E)进一步包括:
E1)加载所述参变量表;
E2)清除所有已经连接到参变量表进行的测试的测试资源通道;
E3)将所述参变量表关联所述硬件测试板卡的测试资源通道;
E4)运行指定标签页名的参变量表中的指令表,或指定运行所述指令表中的某指令行或指令段;
E5)在所述参变量表测试结束后,清除所述参变量表的工作状态,使所述硬件测试板卡从参变量表测试状态转为正式测试状态;
E6)读取所述参变量表测试的结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810099106.XA CN108375726B (zh) | 2018-01-31 | 2018-01-31 | 基于fpga的参变量表测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810099106.XA CN108375726B (zh) | 2018-01-31 | 2018-01-31 | 基于fpga的参变量表测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108375726A true CN108375726A (zh) | 2018-08-07 |
CN108375726B CN108375726B (zh) | 2021-05-11 |
Family
ID=63017213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810099106.XA Active CN108375726B (zh) | 2018-01-31 | 2018-01-31 | 基于fpga的参变量表测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108375726B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200809490A (en) * | 2006-08-09 | 2008-02-16 | Hitachi High Tech Engineering Service Corp | Method of generating test program of semiconductor testing apparatus |
CN102540048A (zh) * | 2010-12-14 | 2012-07-04 | 苏州工业园区谱芯科技有限公司 | 一种非边界扫描器件的描述方法 |
TW201522999A (zh) * | 2013-12-12 | 2015-06-16 | Inventec Corp | 使用測試向量測試連接插槽之系統及其方法 |
CN106201878A (zh) * | 2016-07-08 | 2016-12-07 | 百度在线网络技术(北京)有限公司 | 测试程序的执行方法和装置 |
CN106445811A (zh) * | 2016-08-30 | 2017-02-22 | 烽火通信科技股份有限公司 | 一种基于SecureCRT的自动化测试系统及方法 |
US20170177780A1 (en) * | 2015-06-11 | 2017-06-22 | International Business Machines Corporation | Automating system on a chip customized design integration, specification, and verification through a single, integrated service |
CN107038118A (zh) * | 2017-03-28 | 2017-08-11 | 福建星云电子股份有限公司 | 一种不同电子设备组装进行测试的通用处理方法 |
-
2018
- 2018-01-31 CN CN201810099106.XA patent/CN108375726B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200809490A (en) * | 2006-08-09 | 2008-02-16 | Hitachi High Tech Engineering Service Corp | Method of generating test program of semiconductor testing apparatus |
CN102540048A (zh) * | 2010-12-14 | 2012-07-04 | 苏州工业园区谱芯科技有限公司 | 一种非边界扫描器件的描述方法 |
TW201522999A (zh) * | 2013-12-12 | 2015-06-16 | Inventec Corp | 使用測試向量測試連接插槽之系統及其方法 |
US20170177780A1 (en) * | 2015-06-11 | 2017-06-22 | International Business Machines Corporation | Automating system on a chip customized design integration, specification, and verification through a single, integrated service |
CN106201878A (zh) * | 2016-07-08 | 2016-12-07 | 百度在线网络技术(北京)有限公司 | 测试程序的执行方法和装置 |
CN106445811A (zh) * | 2016-08-30 | 2017-02-22 | 烽火通信科技股份有限公司 | 一种基于SecureCRT的自动化测试系统及方法 |
CN107038118A (zh) * | 2017-03-28 | 2017-08-11 | 福建星云电子股份有限公司 | 一种不同电子设备组装进行测试的通用处理方法 |
Non-Patent Citations (2)
Title |
---|
S.K. SUNTER: "Complete, contactless I/O testing reaching the boundary in minimizing digital IC testing cost", 《PROCEEDINGS. INTERNATIONAL TEST CONFERENCE》 * |
扶小飞: "一种Flash文件系统的设计和实现", 《电子设计》 * |
Also Published As
Publication number | Publication date |
---|---|
CN108375726B (zh) | 2021-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7823128B2 (en) | Apparatus, system and/or method for combining multiple tests to a single test in a multiple independent port test environment | |
US6449755B1 (en) | Instruction signature and primary input and primary output extraction within an IEEE 1149.1 compliance checker | |
JP4972244B2 (ja) | 低コストで使用が容易な自動テスト・システム用ソフトウェア | |
CN100549711C (zh) | 远程集成电路测试方法和装置 | |
US7926012B1 (en) | Design-For-testability planner | |
US6012155A (en) | Method and system for performing automatic extraction and compliance checking of an IEEE 1149.1 standard design within a netlist | |
US7039545B2 (en) | Apparatus, system and/or method for converting a serial test to a parallel test | |
US9664738B2 (en) | Method and apparatus for improving efficiency of testing integrated circuits | |
US20070022351A1 (en) | Method and apparatus that provide for configuration of hardware resources specified in a test template | |
US20040153926A1 (en) | Method and apparatus for testing asynchronous set/reset faults in a scan-based integrated circuit | |
CN111123083B (zh) | 一种针对fpga pll ip核的测试系统及方法 | |
US9689924B2 (en) | Circuit for testing integrated circuits | |
CN116224042B (zh) | 生成测试待测器件的测试向量的方法、系统、设备和介质 | |
CN116580757B (zh) | 一种虚拟ate测试方法及系统 | |
CN101839930B (zh) | 一种具有配置文件管理功能的测量装置、系统及配置文件复制方法 | |
EP3100063B1 (en) | Dft approach to enable faster scan chain diagnosis | |
US20050071715A1 (en) | Method and system for graphical pin assignment and/or verification | |
CN108375726A (zh) | 基于fpga的参变量表测试方法 | |
EP1815328B1 (en) | Feature-oriented test program development and execution | |
JP2001134469A (ja) | 半導体試験用プログラムデバッグ装置 | |
CN113589154A (zh) | 一种边界扫描电路 | |
CN215867001U (zh) | 一种边界扫描电路 | |
CN106650138A (zh) | 一种自动实现静态和动态时序分析对比的方法 | |
Zhang et al. | Design and Implementation of Automatic Testing Software Based on Labview and TestStand | |
CN113297083B (zh) | 一种跨平台ic测试方法、装置、设备及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: No.16 Guangming Avenue, new light source industrial base, national high tech Zone, Nanhai District, Foshan, Guangdong 528200 Patentee after: Foshan Linkage Technology Co.,Ltd. Address before: No.16 Guangming Avenue, Luocun, Nanhai District, Foshan, Guangdong 528200 Patentee before: Foshan Liandong Technology Industrial Co.,Ltd. |
|
CP03 | Change of name, title or address |