CN116449178A - 一种汽车电子主控芯片测试方法、装置、设备及存储介质 - Google Patents
一种汽车电子主控芯片测试方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN116449178A CN116449178A CN202310368954.7A CN202310368954A CN116449178A CN 116449178 A CN116449178 A CN 116449178A CN 202310368954 A CN202310368954 A CN 202310368954A CN 116449178 A CN116449178 A CN 116449178A
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- tested
- testing
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 20
- 238000010998 test method Methods 0.000 title claims description 14
- 238000012360 testing method Methods 0.000 claims abstract description 261
- 238000000034 method Methods 0.000 claims abstract description 49
- 230000006870 function Effects 0.000 claims description 21
- 238000004590 computer program Methods 0.000 claims description 17
- 238000012795 verification Methods 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 238000012905 input function Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000013522 software testing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种汽车电子主控芯片测试方法、装置、设备及存储介质。所述方法包括：通过一个JTAG接口上的测试数据输出管脚向多个待测芯片注入测试数据，所述测试数据依次经过所述多个待测芯片得到输出数据；从所述JTAG接口处获取所述输出数据，所述输出数据通过所述JTAG接口上的测试数据输入管脚输入到JTAG接口；根据所述多个待测芯片对应的测试软件对所述输出数据进行测试得到测试结果，所述测试软件集成在测试设备上。该方法通过JTAG技术可同时对多个芯片进行测试，且测试软件可以集成到测试设备上，能够有效提升测试覆盖率，节省测试成本。
Description
技术领域
本发明实施例涉及汽车芯片技术领域，尤其涉及一种汽车电子主控芯片测试方法、装置、设备及存储介质。
背景技术
随着汽车电子网联化的深入，控制器的设计复杂程度也随之上升，球状引脚格栅阵列封装技术(Ball Grid Array，BGA)封装的芯片越来越普及。
BGA封装的芯片一般pin脚比较多，不便于摆放测试点，若增加板子布局面积则不利于板子小型化和轻量化；BGA封装的芯片一般高速信号较多，如果在高速信号线放置测试点会影响信号的阻抗，进而对信号产生干扰，因此，传统的测试点针测试已不能满足需求。
发明内容
本发明提供了一种汽车电子主控芯片测试方法、装置、设备及存储介质，以解决现有的汽车电子主控芯片的测试方法测试覆盖率较低以及测试成本较高的问题。
根据本发明的一方面，提供了一种汽车电子主控芯片测试方法，包括：
通过一个JTAG接口上的测试数据输出管脚向多个待测芯片注入测试数据，所述测试数据依次经过所述多个待测芯片得到输出数据；
从所述JTAG接口处获取所述输出数据，所述输出数据通过所述JTAG接口上的测试数据输入管脚输入到JTAG接口；
根据所述多个待测芯片对应的测试软件对所述输出数据进行测试得到测试结果，所述测试软件集成在测试设备上。
根据本发明的另一方面，提供了一种汽车电子主控芯片测试装置，包括：
注入模块，用于通过一个JTAG接口上的测试数据输出管脚向多个待测芯片注入测试数据，所述测试数据依次经过所述多个待测芯片得到输出数据；
获取模块，用于从所述JTAG接口处获取所述输出数据，所述输出数据通过所述JTAG接口上的测试数据输入管脚输入到JTAG接口；
测试模块，用于根据所述多个待测芯片对应的测试软件对所述输出数据进行测试得到测试结果，所述测试软件集成在测试设备上。
根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：
至少一个处理器；
以及与所述至少一个处理器通信连接的存储器；
其中，所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的汽车电子主控芯片测试方法。
根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的汽车电子主控芯片测试方法。
本发明实施例的技术方案，通过一个JTAG接口上的测试数据输出管脚向多个待测芯片注入测试数据，所述测试数据依次经过所述多个待测芯片得到输出数据；从所述JTAG接口处获取所述输出数据，所述输出数据通过所述JTAG接口上的测试数据输入管脚输入到JTAG接口；根据所述多个待测芯片对应的测试软件对所述输出数据进行测试得到测试结果，所述测试软件集成在测试设备上，解决了现有的汽车电子主控芯片在线测试方法测试覆盖率较低、测试成本较高的问题，取到了有效提升测试覆盖率以及节省测试成本的有益效果。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的一种汽车电子主控芯片测试方法的流程示意图；
图2为本发明实施例一提供的汽车电子主控芯片测试结构示意图；
图3为本发明实施例一提供的一种汽车电子主控芯片测试方法的测试软件测试流程示意图；
图4为本发明实施例二提供的一种汽车电子主控芯片测试方法的流程示意图；
图5为本发明实施例三提供的一种汽车电子主控芯片测试装置的结构示意图；
图6为本发明实施例的汽车电子主控芯片测试方法的测试设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。应当理解，本发明的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本发明的范围在此方面不受限制。
本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要注意，本发明中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。
本发明实施方式中的多个装置之间所交互的消息或者信息的名称仅用于说明性的目的，而并不是用于对这些消息或信息的范围进行限制。
实施例一
图1为本发明实施例一提供的一种汽车电子主控芯片测试方法的流程示意图，该方法可适用于在汽车出厂前分析汽车电子主控芯片在产线上的功能及性能是否正常的情况，该方法可以由种汽车电子主控芯片测试装置来执行，其中该装置可由软件和/或硬件实现，并一般集成在电子设备上，在本实施例中电子设备包括但不限于：ICT测试设备。
如图1所示，本发明实施例一提供的一种汽车电子主控芯片测试方法，包括如下步骤：
S110、通过一个JTAG接口上的测试数据输出管脚向多个待测芯片注入测试数据，所述测试数据依次经过所述多个待测芯片得到输出数据。
其中，JTAG是边界扫描技术，一种高级测试技术，通过存在于器件输入输出管脚与内核电路之间的边界扫描单元对器件及其外围电路进行测试。
其中，待测芯片可以为SOC网关控制器硬件产品上的带有边界扫描功能的芯片，待测芯片可以包括单片机芯片和存储芯片。
进一步的，所述多个待测芯片之间由内部寄存器单元连接构成一条菊花测试链，所述菊花测试链由一个JTAG接口控制芯片的多种功能。
图2为本发明实施例一提供的汽车电子主控芯片测试结构示意图，如图2所示，示例性的，针对国产SOC芯片，可以将一个BGA核心芯片作为单片机芯片，将两个存储芯片作为待测芯片，BGA核心芯片存储芯片1以及存储芯片2之间有内部寄存器单元连接构成一条菊花测试链，该菊花测试链由一个JTAG接口连接。JTAG测试一般使用标准的测试访问端口连接器，JTAG接口内可以包括多个管脚即引脚，至少包括：TAG测试数据输出管脚TDO、测试数据输入管脚TDI、JTAG测试参考时钟管脚TCK、测试模式选择管脚TMS以及复位管脚TRST。
其中，测试数据输出管脚TDO具有输出功能，JTAG主控制器从此管脚输出测试数据给菊花测试链，测试数据输出管脚TDO被接菊花测试链的测试数据输入管脚。TDO在TCK的下降沿输出，JTAG测试规范没有规定如何处理TDO管脚，一般情况下悬空即可，也可以通过4.7Kohm电阻上拉到VCC，已增加驱动TDO的驱动能力。
其中，测试数据输入管脚TDI具有输入功能，测试数据输入管脚TDI接菊花测试链的数据输出管脚，以从菊花测试链的数据输出管脚获取输出数据。JTAG主控制器会在TCK的上升沿对TDI信号进行采样。该信号需要上拉处理，上拉电阻要求不小于1Kohm，一般选取4.7Kohm。之所以要上拉处理，是因为JTAG测试规范中规定：当从TDI接收到的数据为全“1”指令时，TAP状态机会跳转到bypass状态。为了在出错时让TAP处于旁路状态，所以将TDI上拉，使其默认状态为高电平。
其中，JTAG测试参考时钟管脚TCK具有时钟功能，JTAG测试参考时钟管脚TCK由JTAG主控制器提供给菊花测试链，该信号需要下拉处理，下拉电阻不能小于330ohm，一般选择1Kohm。之所以TCK要下拉处理，是因为JTAG测试规范规定：在TCK为低电平时，被测试器件的TAP状态机不得发生变化。所以，默认状态下，TCK必须为低电平，使TAP状态机保持稳定。最小驱动电流为2mA。
其中，测试模式选择管脚TMS具有测试模式选择功能，由JTAG主控制器输出给被测试器件即测试菊花链。被测试器件在TCK的上升沿才TMS信号进行采样，根据采样结果来判断是正常模式还是JTAG测试模式。
其中，复位管脚TRST具有复位功能，由JTAG主控制器输出到被测试器件即测试菊花链。该信号需要下拉处理，下拉电阻不小于330ohm，一般选取1kohm。
S120、从所述JTAG接口处获取所述输出数据，所述输出数据通过所述JTAG接口上的测试数据输入管脚输入到JTAG接口。
其中，菊花测试链的输出数据可以通过JTAG接口上的测试数据输入管脚输入到JTAG接口，测试设备可以从JTAG接口处获取菊花测试链的输出数据。
S130、根据所述多个待测芯片对应的测试软件对所述输出数据进行测试得到测试结果，所述测试软件集成在测试设备上。
其中，每个待测芯片对应的测试软件代码结构相似，可以理解为每个待测芯片对应的测试过程相似。
具体的，一个待测芯片对应的测试软件的测试过程可以包括：对测试软件程序进行初始化；判断待测芯片的型号正确后，依次完成JTAG芯片捕获测试、芯片的身份验证码测试、寄存器测试、内建自测试、芯片的引脚互联测试以及芯片的上下拉电阻测试。
本实施例中，每个待测芯片的测试过程相似，此处不做赘述。
示例性的，图3为本发明实施例一提供的一种汽车电子主控芯片测试方法的测试软件测试流程示意图，如图3所示，G9X芯片作为待测芯片的软件测试流程包括如下步骤：
步骤1、程序初始化。
步骤2、判断待测芯片是否是待测芯片，即判断待测芯片的芯片型号是否正确。
若否，则返回步骤1；若是，则继续执行步骤3。
步骤3、完成IR capture测试，即JTAG芯片捕获测试。
步骤4、完成ID code测试，即待测芯片的身份验证码测试。
步骤5、完成Boundary Scan Register测试，即寄存器测试。
步骤6、完成BIST测试，即内建自测试。
步骤7、完成intercobnnect测试，即芯片的引脚互联测试。
步骤8、完成PU&PD测试，即芯片的上下拉电阻测试。
本发明实施例一提供的一种汽车电子主控芯片测试方法，首先通过一个JTAG接口上的测试数据输出管脚向多个待测芯片注入测试数据，所述测试数据依次经过所述多个待测芯片得到输出数据；然后从所述JTAG接口处获取所述输出数据，所述输出数据通过所述JTAG接口上的测试数据输入管脚输入到JTAG接口；最终根据所述多个待测芯片对应的测试软件对所述输出数据进行测试得到测试结果，所述测试软件集成在测试设备上。上述方法可通过JTAG技术同时对多个芯片进行测试，能够有效提升测试覆盖率，且测试软件可以集成到测试设备上，无需提供额外的设备，能够有效节省测试成本。
实施例二
图4为本发明实施例二提供的一种汽车电子主控芯片测试方法的流程示意图，本实施例二在上述各实施例的基础上进行优化。在本实施例中，将根据所述多个待测芯片对应的测试软件对所述输出数据进行测试得到测试结果进一步具体化，以一个待测芯片的测试过程为例进行说明。本实施例尚未详尽的内容请参考实施例一。
如图4所示，本发明实施例二提供的一种汽车电子主控芯片测试方法，包括如下步骤：
S210、通过一个JTAG接口上的测试数据输出管脚向多个待测芯片注入测试数据，所述测试数据依次经过所述多个待测芯片得到输出数据。
S220、从所述JTAG接口处获取所述输出数据，所述输出数据通过所述JTAG接口上的测试数据输入管脚输入到JTAG接口。
S230、针对一个待测芯片，将所述一个待测芯片对应的测试软件初始化，所述测试软件集成在测试设备上。
S240、判断所述一个待测芯片的芯片型号是否正确。
示例性的，若待测芯片为G9X芯片，则可以根据芯片内部头文件判断待测芯片的ID是否是G9X芯片；若待测芯片为88Q5072存储芯片，则可以根据芯片内部头文件判断待测芯片的ID是否是88Q5072存储芯片；若待测芯片为88Q5050存储芯片，则可以根据芯片内部头文件判断待测芯片的ID是否是88Q5050存储芯片。
S250、若是，则通过JTAG芯片捕获测试获取所述一个待测芯片的整体信息。
其中，若否，则返回步骤S230。
本实施例中，进行JTAG芯片捕获测试的目的是为了捕获出待测芯片的整体信息。
S260、对所述一个待测芯片的身份验证码进行测试，确定所述身份验证码正确后，分别进行寄存器测试、内建自测试、芯片的引脚互联测试以及芯片的上下拉电阻测试。
进一步的，对待测芯片的身份验证码进行测试可以包括：根据芯片厂商提供的BSDL文件，可以通过边界扫描上位机软件读出待测芯片的身份验证码，在确定身份验证码正确后才可以进行后续测试。
进一步的，寄存器测试的目的是通过JTAG引脚读取待测芯片的寄存器状态。
进一步的，所述内建自测试由所述一个待测芯片自身产生，所述内建自测试包括：对所述一个待测芯片施加控制信号，通过运行内建的自测试硬件和软件，以检查所述一个待测芯片的故障。
其中，内建自测试设计技术通过在芯片的设计中加入一些额外的自测试电路，测试时只需要从外部施加必要的控制信号，通过运行内建的自测试硬件和软件，检测被测电路的缺陷或故障。通过芯片自身产生的内建自测试可以简化测试步骤，减少测试设备的成本。
进一步的，所述芯片的引脚互联测试包括测试所述一个待测芯片的不同引脚间是否存在短路故障，以及测试所述一个待测芯片与其他待测芯片互联的引脚间是否存在短路故障。
其中，芯片的引脚互联测试可以包括单个芯片不太引脚的互联测试，还可以包括多个芯片不同引脚的互联测试。简单而言，就是测试芯片引脚间是否存在短路故障现象。
进一步的，所述芯片的上下拉电阻测试包括：测试所述一个待测芯片引脚的状态是否满足所述测试数据的要求，若不满足，则需要外部增加上拉或下拉电阻。
其中，芯片的上下拉电阻测试目的是为了测试芯片引脚的状态是否满足测试数据的要求，如果不满足，则需要外部增加上拉或下拉电阻。
本发明实施例二提供的一种汽车电子主控芯片测试方法，具体化了芯片的软件测试过程。利用该方法，能够降低边界扫描测试的成本，降低工厂开模的费用及购买设备的费用。
实施例三
图5为本发明实施例三提供的一种汽车电子主控芯片测试装置的结构示意图，该装置可适用于在汽车出厂前分析汽车电子主控芯片在产线上的功能及性能是否正常的情况，其中该装置可由软件和/或硬件实现，并一般集成在测试设备上。
如图5所示，该装置包括：注入模块110、获取模块120以及测试模块130。
注入模块110，用于通过一个JTAG接口上的测试数据输出管脚向多个待测芯片注入测试数据，所述测试数据依次经过所述多个待测芯片得到输出数据；
获取模块120，用于从所述JTAG接口处获取所述输出数据，所述输出数据通过所述JTAG接口上的测试数据输入管脚输入到JTAG接口；
测试模块130，用于根据所述多个待测芯片对应的测试软件对所述输出数据进行测试得到测试结果，所述测试软件集成在测试设备上。
在本实施例中，该装置首先通过注入模块110，用于通过一个JTAG接口上的测试数据输出管脚向多个待测芯片注入测试数据，所述测试数据依次经过所述多个待测芯片得到输出数据；然后通过获取模块120从所述JTAG接口处获取所述输出数据，所述输出数据通过所述JTAG接口上的测试数据输入管脚输入到JTAG接口；最后通过测试模块130根据所述多个待测芯片对应的测试软件对所述输出数据进行测试得到测试结果，所述测试软件集成在测试设备上。
本实施例提供了一种汽车电子主控芯片测试装置，能够有效提升测试覆盖率以及节省测试成本。
进一步的，所述多个待测芯片之间由内部寄存器单元连接构成一条菊花测试链，所述菊花测试链由一个JTAG接口控制芯片的多种功能。
在上述优化的基础上，所述多种功能至少包括：输入功能、输出功能、时钟功能、复位功能、测试模式选择功能。
进一步的，测试模块130具体用于：针对一个待测芯片，将所述一个待测芯片对应的测试软件初始化；判断所述一个待测芯片的芯片型号是否正确；若是，则通过JTAG芯片捕获测试获取所述一个待测芯片的整体信息；对所述一个待测芯片的身份验证码进行测试，确定所述身份验证码正确后，分别进行寄存器测试、内建自测试、芯片的引脚互联测试以及芯片的上下拉电阻测试。
基于上述技术方案，所述内建自测试由所述一个待测芯片自身产生，所述内建自测试包括：对所述一个待测芯片施加控制信号，通过运行内建的自测试硬件和软件，以检查所述一个待测芯片的故障。
基于上述技术方案，所述芯片的引脚互联测试包括测试所述一个待测芯片的不同引脚间是否存在短路故障，以及测试所述一个待测芯片与其他待测芯片互联的引脚间是否存在短路故障。
基于上述技术方案，所述芯片的上下拉电阻测试包括：测试所述一个待测芯片引脚的状态是否满足所述测试数据的要求，若不满足，则根据芯片手册给定芯片引脚初始状态。
上述汽车电子主控芯片测试装置可执行本发明任意实施例所提供的汽车电子主控芯片测试方法，具备执行方法相应的功能模块和有益效果。
实施例四
图6示出了可以用来实施本发明的实施例的测试设备10的结构示意图。测试设备可以为ICT测试设备。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图6所示，测试设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器(ROM)12、随机访问存储器(RAM)13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器(ROM)12中的计算机程序或者从存储单元18加载到随机访问存储器(RAM)13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储测试设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出(I/O)接口15也连接至总线14。
测试设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许测试设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如汽车电子主控芯片测试方法。
在一些实施例中，汽车电子主控芯片测试方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的汽车电子主控芯片测试方法中的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行汽车电子主控芯片测试方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在测试设备上实施此处描述的系统和技术，该测试设备具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给测试设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (10)
1.一种汽车电子主控芯片测试方法，其特征在于，所述方法包括：
通过一个JTAG接口上的测试数据输出管脚向多个待测芯片注入测试数据，所述测试数据依次经过所述多个待测芯片得到输出数据；
从所述JTAG接口处获取所述输出数据，所述输出数据通过所述JTAG接口上的测试数据输入管脚输入到JTAG接口；
根据所述多个待测芯片对应的测试软件对所述输出数据进行测试得到测试结果，所述测试软件集成在测试设备上。
2.根据权利要求1所述的方法，其特征在于，所述多个待测芯片之间由内部寄存器单元连接构成一条菊花测试链，所述菊花测试链由一个JTAG接口控制芯片的多种功能。
3.根据权利要求2所述的方法，其特征在于，所述多种功能至少包括：
输入功能、输出功能、时钟功能、复位功能、测试模式选择功能。
4.根据权利要求1所述的方法，其特征在于，根据所述多个待测芯片对应的测试软件对所述输出数据进行测试得到测试结果，包括：
针对一个待测芯片，将所述一个待测芯片对应的测试软件初始化；
判断所述一个待测芯片的芯片型号是否正确；
若是，则通过JTAG芯片捕获测试获取所述一个待测芯片的整体信息；
对所述一个待测芯片的身份验证码进行测试，确定所述身份验证码正确后，分别进行寄存器测试、内建自测试、芯片的引脚互联测试以及芯片的上下拉电阻测试。
5.根据权利要求4所述的方法，其特征在于，所述内建自测试由所述一个待测芯片自身产生，所述内建自测试包括：
对所述一个待测芯片施加控制信号，通过运行内建的自测试硬件和软件，以检查所述一个待测芯片的故障。
6.根据权利要求4所述的方法，其特征在于，所述芯片的引脚互联测试包括测试所述一个待测芯片的不同引脚间是否存在短路故障，以及测试所述一个待测芯片与其他待测芯片互联的引脚间是否存在短路故障。
7.根据权利要求4所述的方法，其特征在于，所述芯片的上下拉电阻测试包括：
测试所述一个待测芯片引脚的状态是否满足所述测试数据的要求，若不满足，则根据芯片手册给定芯片引脚初始状态。
8.一种汽车电子主控芯片测试装置，其特征在于，所述装置包括：
注入模块，用于通过一个JTAG接口上的测试数据输出管脚向多个待测芯片注入测试数据，所述测试数据依次经过所述多个待测芯片得到输出数据；
获取模块，用于从所述JTAG接口处获取所述输出数据，所述输出数据通过所述JTAG接口上的测试数据输入管脚输入到JTAG接口；
测试模块，用于根据所述多个待测芯片对应的测试软件对所述输出数据进行测试得到测试结果，所述测试软件集成在测试设备上。
9.一种测试设备，其特征在于，所述测试设备包括：
至少一个处理器；
以及与所述至少一个处理器通信连接的存储器；
其中，所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-7中任一项所述的汽车电子主控芯片测试方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-7中任一项所述的汽车电子主控芯片测试方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310368954.7A CN116449178A (zh) | 2023-04-07 | 2023-04-07 | 一种汽车电子主控芯片测试方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310368954.7A CN116449178A (zh) | 2023-04-07 | 2023-04-07 | 一种汽车电子主控芯片测试方法、装置、设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116449178A true CN116449178A (zh) | 2023-07-18 |
Family
ID=87131530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310368954.7A Pending CN116449178A (zh) | 2023-04-07 | 2023-04-07 | 一种汽车电子主控芯片测试方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116449178A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116774018A (zh) * | 2023-08-22 | 2023-09-19 | 北京芯驰半导体科技有限公司 | 一种芯片测试方法、装置及电子设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104133171A (zh) * | 2014-07-31 | 2014-11-05 | 中国人民解放军空军预警学院 | 一种基于单片机的简易边界扫描测试系统及测试方法 |
-
2023
- 2023-04-07 CN CN202310368954.7A patent/CN116449178A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104133171A (zh) * | 2014-07-31 | 2014-11-05 | 中国人民解放军空军预警学院 | 一种基于单片机的简易边界扫描测试系统及测试方法 |
Non-Patent Citations (3)
| Title |
|---|
| 朱振军 等: "《基于边界扫描技术的板级测试分析》", 《电子设计工程》, 31 May 2012 (2012-05-31), pages 127 - 129 * |
| 秦贺: "《基于JTAG测试技术的SiP测试技术研究》", 《中国优秀硕士学位论文全文数据库 信息科技辑》, 15 February 2019 (2019-02-15), pages 9 - 10 * |
| 高巍: "《基于USB接口的边界扫描控制器研制》", 《中国优秀博硕士学位论文全文数据库 (硕士)信息科技辑》, 15 December 2006 (2006-12-15), pages 9 - 10 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116774018A (zh) * | 2023-08-22 | 2023-09-19 | 北京芯驰半导体科技有限公司 | 一种芯片测试方法、装置及电子设备 |
| CN116774018B (zh) * | 2023-08-22 | 2023-11-28 | 北京芯驰半导体科技有限公司 | 一种芯片测试方法、装置及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8170828B2 (en) | Test method using memory programmed with tests and protocol to communicate between device under test and tester | |
| CN101515479B (zh) | 一种提高扫描链测试覆盖率的方法和装置 | |
| JP2004522169A (ja) | 電子回路最適並列検査アクセス方法及び装置 | |
| US20170269156A1 (en) | Scan chain circuit supporting logic self test pattern injection during run time | |
| US7132823B2 (en) | Design for test for a high speed serial interface | |
| CN104569794A (zh) | 一种基于边界扫描结构的fpga在线测试仪及测试方法 | |
| CN116449178A (zh) | 一种汽车电子主控芯片测试方法、装置、设备及存储介质 | |
| CN102305907A (zh) | 多芯片封装结构的测试方法和系统 | |
| JP2014532861A (ja) | プログラム可能な試験機器 | |
| CN101196553A (zh) | 提高soc芯片测试效率的方法 | |
| CN107290654A (zh) | 一种fpga逻辑测试结构及方法 | |
| JP4698680B2 (ja) | 高電圧機能を備えたピンエレクトロニクス | |
| CN112067978A (zh) | 一种基于fpga的fpga筛选测试系统及方法 | |
| US7231565B2 (en) | Method for performing built-in and at-speed test in system-on-chip | |
| KR20070029695A (ko) | 집적 회로를 테스트하기 위한 테스트 방법 및 테스트 장치 | |
| JPH10209376A (ja) | 半導体デバイス試験システムおよび方法 | |
| US20230176113A1 (en) | Chip testing method and apparatus | |
| US20230184831A1 (en) | Server jtag component adaptive interconnection system and method | |
| CN116087752A (zh) | 一种芯片测试方法、系统、装置及介质 | |
| US7506228B2 (en) | Measuring the internal clock speed of an integrated circuit | |
| Zhao et al. | Unit-based functional iddt testing for aging degradation monitoring in a vliw processor | |
| CN106383306B (zh) | 数字电路输出锁死或无输出故障的测试方法 | |
| CN114609510A (zh) | 用于处理器的测试控制电路以及测试控制方法 | |
| CN102565664B (zh) | 一种测试覆盖率的评估方法 | |
| JP2003066123A (ja) | テスト方法およびテスト装置並びにテスト装置の構築方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |