CN114254576A - 具有到主板的偏移连接的被测装置板 - Google Patents

具有到主板的偏移连接的被测装置板 Download PDF

Info

Publication number
CN114254576A
CN114254576A CN202110980693.5A CN202110980693A CN114254576A CN 114254576 A CN114254576 A CN 114254576A CN 202110980693 A CN202110980693 A CN 202110980693A CN 114254576 A CN114254576 A CN 114254576A
Authority
CN
China
Prior art keywords
connector
circuit board
pcie
edge
edge connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110980693.5A
Other languages
English (en)
Inventor
K·L·斯潘塞
N·J·拉利
V·R·马鲁里
R·D·维尔豪尔
B·兰金
E·H·波赫
M·内格隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114254576A publication Critical patent/CN114254576A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/735—Printed circuits including an angle between each other
    • H01R12/737—Printed circuits being substantially perpendicular to each other
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/722—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures coupling devices mounted on the edge of the printed circuits
    • H01R12/724—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures coupling devices mounted on the edge of the printed circuits containing contact members forming a right angle
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明的主题是“具有到主板的偏移连接的被测装置板”。本公开与包括第一边缘连接器的电路板有关，所述第一边缘连接器被配置成将电路板通信耦合至第二电路板的第一连接器。第一边缘连接器从电路板的一侧延伸第一长度。电路板还包括第二边缘连接器，所述第二边缘连接器被配置成将电路板通信耦合至第二电路板的第二连接器。第二边缘连接器从电路板的所述一侧延伸不同于第一长度的第二长度。

Description

具有到主板的偏移连接的被测装置板
技术领域
本公开通常与电路板有关。更具体地，本公开与用于诸如可编程逻辑器件（例如现场可编程门阵列（FPGA））的集成电路装置上的软件测试和调试场景的被测装置（DUT）板有关。
背景技术
这部分是用来向读者介绍可与下面描述和/或请求保护的本公开的各个方面有关的技术的各个方面。相信这个讨论有助于向读者提供背景信息以促进对本公开的各个方面的更好理解。因此，应当理解，要就此而论来阅读这些陈述，而不是要作为对现有技术的承认来阅读这些陈述。
在测试诸如集成电路装置的电子电路和电子装置时，可以利用DUT板。在一些情况下，DUT板可以用作被测装置（例如设置在DUT板上的集成电路装置）和诸如另一电路板（例如印刷电路板（PCB）和/或用来测试被测装置的设备）的其他电子设备之间的接口。然而，在一些情况下，DUT板可以不包括足够数量的连接和/或期望类型的（一个或多个）连接来将DUT板通信耦合至另一电路板或用来测试被测装置的设备。
附图说明
在阅读下面详细的描述并且在参考附图时，本公开的优势可以变得明显，其中：
图1是根据实施例的用来给集成电路编程的系统的框图；
图2是根据实施例的图1的集成电路的框图；
图3是根据实施例的测试系统的框图；
图4是根据实施例的可以被包括在图3的测试系统中的电路板的图示；以及
图5是根据实施例的图4的DUT板的图示。
具体实施方式
下面将描述本公开的一个或多个具体实施例。在努力提供这些实施例的简明描述的过程中，并非所有的实际实现的特征都在说明书中被描述。应当意识到，在任何这样的实际实现的开发中，如在任何工程或者设计项目中那样，必须做出许多特定于实现的决策以实现诸如遵守系统相关的约束和商业相关的约束的、可从一个实现到另一实现变化的开发者的具体目标。此外，应当意识到，这样的开发努力可能是复杂且耗时的，但是对于受益于本公开的普通技术人员而言仍然将是设计、制作和制造的例行工作。本文中呈现和请求保护的技术被引用并且应用于可证明地改进了本技术领域并且因此不是抽象的、无形的或纯粹理论的实际性质的具体示例和实物。
当介绍本公开的各种实施例的元件时，冠词“a”、“an”和“所述”是用来指存在有元件中的一个或多个元件的。术语“包括”、“包含”和“具有”规定为是包括的并且指可能存在有除列示的元件之外的附加元件。另外，应当理解，提及本公开的“一个实施例”或者“实施例”意图不是被解释为排除也结合了所记载的特征的附加实施例的存在。此外，短语A“基于”B是用来指A至少部分地基于B的。此外，除非另外明确说明，否则术语“或”规定为是包括的（例如逻辑或）而不是排他的（例如逻辑异或（XOR））。换句话说，短语A“或”B是用来指A、B或者A和B两者的。
本公开通常与可以在测试集成电路装置中使用的被测装置（DUT）板有关。作为更具体的示例，本文中描述的DUT板可被用来测试诸如现场可编程门阵列（FPGA）和专用集成电路（ASIC）的可编程逻辑器件并且对诸如现场可编程门阵列（FPGA）和专用集成电路（ASIC）的可编程逻辑器件进行故障检修。例如，FPGA可以被放置在DUT板上以测试代码（例如程序）是否正确编译以及FPGA的可编程逻辑元件被正确编程以提供执行被程序调用的操作的硬件实现。如下面更详细地描述的，DUT板可以包括使得DUT板能够与诸如基板或主板的其他电路系统通过接口连接和通信的若干连接器。
考虑到前述的内容，图1说明了可以实现算术运算的系统10的框图。设计者可期望在集成电路12（例如，诸如现场可编程门阵列（FPGA）或专用集成电路（ASIC）的可编程逻辑器件）上实现功能性。在一些情况下，设计者可指定要实施的诸如OpenCL程序的高级程序，所述高级程序可使得设计者能够更有效且容易地提供编程指令以为集成电路12配置一组可编程逻辑单元而无需低级硬件描述语言（例如Verilog或VHDL）的具体知识。例如，由于OpenCL与诸如C++的其他高级编程语言非常相似，与需要学习不熟悉的低级硬件描述语言以在集成电路12中实现新的功能性的设计者相比，熟悉这样的编程语言的可编程逻辑的设计者可具有降低的学习曲线。
设计者可以使用诸如INTEL公司的INTEL® QUARTUS®的版本的设计软件14来实现高级设计。设计软件14可以使用编译器16来将高级程序转换成低级描述。编译器16可以将表示高级程序的机器可读指令提供给主机18和集成电路12。主机18可以接收可以由内核程序20实现的主机程序22。为了实现主机程序22，主机18可以经由通信链路24将指令从主机程序22传递到集成电路12，所述通信链路24可以是例如直接存储器访问（DMA）通信或外围部件互连快速（PCIe）通信。
设计者可以使用设计软件14来生成和/或指定诸如上面描述的低级硬件描述语言的低级程序。此外，在一些实施例中，可以在没有单独的主机程序22的情况下实现系统10。此外，在一些实施例中，可以在电路系统中将本文中描述的技术实现为不可编程的电路设计。因此，本文中描述的实施例规定为是说明性的而非限制性的。
现在转到集成电路12的更详细的讨论，图2是作为诸如现场可编程门阵列（FPGA）的可编程逻辑器件的集成电路12的示例的框图。此外，应当理解，集成电路12可以是任何其他合适类型的可编程逻辑器件（例如ASIC和/或专用标准产品）。如所示出的，集成电路12可以具有用于驱动信号离开装置并且用于经由输入/输出引脚44从其他装置接收信号的输入/输出电路系统42。诸如全局和局部垂直和水平导线和总线和/或配置资源（例如，不由用户逻辑实现的逻辑耦合、硬连线耦合）的互连资源46可以被用来在集成电路12上路由信号。另外，互连资源46可以包括固定互连（导线）和可编程互连（即，相应固定互连之间的可编程连接）。可编程逻辑48可以包括组合和时序逻辑电路系统。例如，可编程逻辑48可以包括查找表、寄存器和多路复用器。在各种实施例中，可编程逻辑48可被配置成执行定制逻辑功能。与互连资源相关联的可编程互连可以被认为是可编程逻辑48的一部分。
诸如集成电路12的可编程逻辑器件可以包括具有可编程逻辑48的可编程元件50。例如，如上面所讨论的，设计者（例如客户）可以给可编程逻辑48（重新）编程（例如（重新）配置可编程逻辑48）以执行一个或多个期望的功能。通过示例的方式，可以通过使用掩模编程布置来配置可编程元件50来给一些可编程逻辑器件编程或重新编程，这在半导体制造期间被执行。在已经完成半导体制作操作之后，诸如通过使用电编程或激光编程来给可编程元件50编程来配置其他可编程逻辑器件。通常，可编程元件50可以基于诸如熔丝、反熔丝、电可编程只读存储器技术、随机存取存储器单元、掩模编程元件等等的任何合适的可编程技术。
许多可编程逻辑器件是电编程的。在电编程布置的情况下，可编程元件50可由一个或多个存储器单元形成。例如，在编程期间，使用引脚44和输入/输出电路系统42将配置数据加载进存储器单元中。在一个实施例中，存储器单元可以被实现为随机存取存储器（RAM）单元。本文中描述的基于RAM技术的存储器单元的使用确定为仅是一个示例。此外，由于这些RAM单元在编程期间被加载有配置数据，因此它们有时被称为配置RAM单元（CRAM）。这些存储器单元可以各自提供控制可编程逻辑48中的相关逻辑部件的状态的对应静态控制输出信号。例如，在一些实施例中，输出信号可以被施加于可编程逻辑48内的金属氧化物半导体（MOS）晶体管的栅极。
如上面所描述的，用户（例如设计者）可以利用设计软件14来在集成电路12的可编程逻辑48上实现功能性。特别地，设计者可以用高级编程语言指定要由集成电路12执行的操作。编译器16可以将高级程序转换成被用来给可编程逻辑48编程以执行添加的低级描述。记住这一点，在一些情况下，集成电路12可以被包括在测试中心中，所述测试中心例如被实体内的队（team）使用来测试程序设计是否正确编译（例如，以生成用于要被配置或重新配置成执行程序中描述的一个或多个操作的可编程逻辑48的指令）并且集成电路12执行由程序描述的操作。例如，图3说明了可以被用来测试要在诸如集成电路12的集成电路装置上实现的程序和设计的测试系统58。测试系统58包括测试中心60，测试中心60包括电路板62，电路板62可以包括可以将集成电路装置设置在其上（例如待测试）的一个或多个被测装置（DUT）板以及可以与（一个或多个）DUT板通过接口连接的一个或多个基板。测试系统还包括队66，队66可以是与组织内的特定单元或分部（subdivision）相关联的计算装置。队66中的每个队可以通信耦合至测试中心60并且包括能够执行计算机可读指令的处理电路系统68。例如，处理电路系统68可以执行被用来写要由集成电路装置实现的程序的设计软件。测试中心60可以接收程序的文件并且测试程序是否正确编译以及一旦被编程则集成电路12是否正确操作。例如，测试中心60可包括实现那个编译器16的处理电路系统，所述编译器16可以编译由队66之一生成并发送的指令。测试中心60可以编译程序以生成可被用来给集成电路12编程的指令，这可以被完成以测试编译是否正确地发生过和/或测试集成电路装置12的可编程逻辑48是否已经以成功执行由指令调用的一个或多个功能的方式进行编程。
继续附图，图4说明了设置在主板82上的DUT板80，DUT板80和主板82两者都可以被包括在图3的板62中。更具体地，测试中心60可以包括许多（例如数十、数百、数千）DUT板80和主板82以执行测试。特别地，取决于要进行的测试的性质和/或数量，主板82可以被容纳在测试中心60内的服务器机架中，而DUT板80可以被添加和/或从主板82被移除。DUT板80可被用于执行例如与设置在DUT板80上的集成电路（例如集成电路12）有关的功能测试/固件测试（FTFW）功能。在一些实施例中，还可以将集成电路设置在主板82上。DUT板80可以是用来测试固件和/或软件的任何板。可以使用诊断软件来测试固件。诊断软件可以是考虑人员查看固件是否如预期那样运行的简单软件。固件可以取决于用于测试的DUT板80而变化。如上面所讨论的，可以将软件从队66发送到测试中心60。来自队66的软件可以与诊断软件的软件不同并且比诊断软件的软件更复杂。
DUT板80可以经由主板82的连接器84、86以及可以被插入连接器84、86中的边缘连接器88、90来形成与主板82的板对板连接。DUT板80上的部件可以经由边缘连接器88、90和连接器84、86被通信耦合至主板82上的部件。例如，连接器84、86可以是可将边缘连接器88、90插入其中的外围部件互连快速（PCIe）连接器。更具体地，连接器84可以是被设计成执行协议信令和接口的PCIe x16连接器（例如具有十六个数据通道）。连接器86可以是能够托管八个数据通道的PCIe x8连接器。另外，连接器84、86可以是使得DUT板80能够位于主板82的顶部上并且基本上平行于主板82的直角连接器。在另一实施例中，连接器84、86可以被配置成容纳边缘连接器88、90，使得当DUT板80和主板82彼此连接时，DUT板与主板82正交或基本上正交（例如呈八十五至九十五度角）。
另外，应当注意到，连接器84、86中的一者或两者可以是与其他通信或传输协议或接口（例如以太网、串行外围接口（SPI）、低电压差分信令（LVDS）、I2C （集成电路间）总线、JTAG （联合测试行动组）接口、Avalon®流式（Avalon-ST或AVST）串行外围接口（SPI）、嵌入式多媒体卡（eMMC）、安全数字（SD）或任何其他合适的通信或传输协议或接口）或者任何合适的物理层互连材料（例如铜、光纤、波导/光等）相关联的连接器，并且边缘连接器88、90可以是与连接器84、86通过接口连接（例如可以被插入连接器84、86中）的任何边缘连接器。例如，在一个实施例中，连接器84可以是PCIe连接器，并且连接器86可以是不同类型的连接器。在这样的实施例中，边缘连接器88可以是PCIe边缘连接器，并且边缘连接器90可以不是PCIe边缘连接器而是与连接器86兼容的边缘连接器。此外，DUT板80可以包括考虑硬连线连接到与测试中心60分离的计算系统的特征。DUT板80还可以具有考虑物理连接到除主板82之外的另一电路板或结构（例如扩展卡）的部件。因此，来自DUT板80的数据（例如由集成电路12生成的或者与集成电路12相关联的数据）可以经由与连接器84、86通过接口连接的边缘连接器88、90被传递到主板82。
正如由线96表示的那样，可以使连接器84的边缘92在连接器86的边缘94下面移位一定距离。换句话说，连接器84、86彼此偏移由线96表示的宽度（例如距离）。如下面所讨论的，DUT板80的边缘连接器88、90可彼此已经被凹进，以使得DUT板80的边缘连接器88、90能够被插入主板82的连接器84、86中。
记住这一点，图5说明了DUT板80和DUT板80的边缘连接器88、90。如所说明的，边缘连接器88包括边缘指状物100A、100B，并且边缘连接器90包括边缘指状物102A、102B。边缘指状物100A、100B可以被插入主板82的连接器84中，并且边缘指状物102A、102B可以被插入主板82的连接器86中。边缘连接器88的边缘指状物100B和边缘连接器的边缘指状物102A被彼此分开距离103。在一个实施例中，距离103可以是37.3毫米。在另一实施例中，距离103的范围可从37.0至37.6毫米。在其他实施例中，距离103可以是使得边缘连接器88和边缘连接器90能够被插入主板82的连接器84、86中的任何合适的距离。
还如所说明的，边缘连接器88的边缘指状物100A、100B从DUT板80的一侧延伸得比边缘连接器90的边缘指状物102A、102B从DUT板80的同一侧延伸得更远。特别地，边缘指状物100A、100B的边缘104A、104B从边缘指状物102A、102B的边缘106A、106B偏移了凹处108。换句话说，通过边缘连接器88使边缘连接器90移位等于凹处108的尺寸（例如宽度）。在一个实施例中，凹处108可以是大约4.6毫米。在另一实施例中，凹处108可落入诸如大约2.0毫米至7.5毫米的尺寸的范围内。在又一实施例中，可以将凹处108做成任何合适的尺寸，其中使边缘连接器88和边缘连接器90彼此移位（例如大于0毫米的距离）。
通过以移位的方式在DUT板80上包括边缘连接器90，DUT板80可以在两个位置（例如连接器84、86）被物理且通信耦合至主板82。因为DUT板80具有到主板82的多个连接，所以与使用单个连接的DUT板相比，数据可以在DUT板80上的部件（例如集成电路12）和主板82上的部件（例如一个或多个其他集成电路）之间被传递。例如，与仅包括那个边缘连接器88的DUT板80的实施例相比，图5的DUT板80可以通过利用边缘连接器90来使得不同或更多类型的数据能够被传递。因此，包括边缘连接器88可以提高质量和/或增加与在测试系统58中执行的设计软件14和集成电路12相关联的测试类型的数量。
此外，由于边缘连接器88、90之间的偏移108，DUT板80可以经由边缘连接器88被耦合至某些电路板而不会妨碍电路板的部件。例如，DUT 80可以被耦合至包括连接器84但是不包括连接器86的另一电路板或电子装置。在这种情况下，边缘连接器90将不会妨碍延伸进平行于连接器84的空间中的电路板的部件。例如，DUT板80可以经由边缘连接器88被连接到母板（例如在台式计算机或服务器中使用的母板）或转接卡，而没有边缘连接器90妨碍母板、转接卡或者转接卡被插入其中的电路板的部件。
另外，应当注意到，边缘指状物106A、106B可被设计为分离式附连试验板（breakaway test-coupon）。例如，在生产前的测试被完成之后，可以从DUT板80移除边缘指状物106A、106B，使得DUT板80可以作为包括单个连接（例如边缘连接器88）的生产质量印刷电路板被提供给另一实体（例如客户）。此外，在诸如其中边缘连接器90可能妨碍DUT板80（例如相对于主板82或其中的部件）的情况的一些情况下，边缘指状物106A、106B可以被移除以减轻这样的妨碍。
应当注意到，边缘连接器88、90可以不是DUT板80和主板82的唯一连接点。也就是，DUT板80可以经由除边缘连接器88、90之外的一个或多个端口或连接器来连接到主板82。
示例实施例
示例实施例1. 一种电路板，所述电路板包括：
第一边缘连接器，所述第一边缘连接器被配置成将所述电路板通信耦合至第二电路板的第一连接器，其中所述第一边缘连接器从所述电路板的一侧延伸第一长度；以及
第二边缘连接器，所述第二边缘连接器被配置成将所述电路板通信耦合至所述第二电路板的第二连接器，其中所述第二边缘连接器从所述电路板的所述一侧延伸不同于所述第一长度的第二长度。
示例实施例2. 根据示例实施例1所述的电路板，其中所述电路板包括被配置成容纳被测装置的被测装置（DUT）板，其中所述被测装置包括集成电路。
示例实施例3. 根据示例实施例2所述的电路板，其中所述集成电路包括可编程逻辑器件。
示例实施例4. 根据示例实施例3所述的电路板，其中所述可编程逻辑器件包括现场可编程门阵列（FPGA）。
示例实施例5. 根据示例实施例1所述的电路板，其中：
所述第一边缘连接器被配置成提供第一数量的数据通道；
所述第二边缘连接器被配置成提供第二数量的数据通道；以及
数据通道的所述第一数量和所述第二数量是不同的。
示例实施例6. 根据示例实施例1所述的电路板，其中：
所述第一边缘连接器包括第一外围部件互连快速（PCIe）连接器；以及
所述第二边缘连接器包括第二PCIe连接器。
示例实施例7. 根据示例实施例6所述的电路板，其中：
所述第一PCIe连接器包括PCIe x16连接器；以及
所述第二PCIe连接器包括PCIe x8连接器。
示例实施例8. 根据示例实施例1所述的电路板，其中：
所述第一边缘连接器包括外围部件互连快速（PCIe）连接器；以及
所述第二边缘连接器包括不同于PCIe连接器的连接器。
示例实施例9. 根据示例实施例1所述的电路板，其中等于所述第一长度和所述第二长度之间的差的凹处有2.0至7.5毫米的尺寸。
示例实施例10. 根据示例实施例9所述的电路板，其中所述凹处有4.0至5.0毫米的尺寸。
示例实施例11. 根据示例实施例1所述的电路板，其中所述第二边缘连接器包括可从所述电路板移除的附连试验板。
示例实施例12. 一种系统，所述系统包括：
第一电路板，所述第一电路板包括：
第一连接器，所述第一连接器被配置成容纳边缘连接器；以及
第二连接器，所述第二连接器被配置成容纳不同的边缘连接器；以及
第二电路板，所述第二电路板包括：
第一边缘连接器，所述第一边缘连接器被配置成将所述第二电路板通信耦合至所述第一电路板，其中所述第一边缘连接器从所述第二电路板的一侧延伸第一长度；以及
第二边缘连接器，所述第二边缘连接器被配置成将所述第二电路板通信耦合至所述第一电路板，其中所述第二边缘连接器从所述第二电路板的所述一侧延伸与所述第一长度不同的第二长度。
示例实施例13. 根据示例实施例12所述的系统，其中所述第二电路板包括被配置容纳被测装置的被测装置（DUT）板，其中所述被测装置包括可编程逻辑器件。
示例实施例14. 根据示例实施例13所述的系统，其中：
所述第一连接器包括第一直角连接器；以及
所述第二连接器包括第二直角连接器。
示例实施例15. 根据示例实施例13所述的系统，其中所述第二电路板被配置成在将所述第一边缘连接器插入所述第一连接器中并且将所述第二边缘连接器插入所述第二连接器中时被基本上正交连接到所述第一电路板。
示例实施例16. 根据示例实施例13所述的系统，其中所述可编程逻辑器件包括现场可编程门阵列（FPGA）。
示例实施例17. 根据示例实施例12所述的系统，其中：
所述第一边缘连接器包括第一外围部件互连快速（PCIe）连接器；以及
所述第二边缘连接器包括第二PCIe连接器。
示例实施例18. 根据示例实施例17所述的系统，其中所述第一PCIe连接器包括PCIe x16连接器并且所述第二PCIe连接器包括PCIe x8连接器。
示例实施例19. 一种电路板，所述电路板包括：
第一外围部件互连快速（PCIe）连接器，所述第一外围部件互连快速（PCIe）连接器被配置成被插入第二电路板的第一连接器中，其中所述第一PCIe连接器从所述电路板的一侧延伸第一长度，其中所述第一PCIe连接器包括PCIe x16连接器；以及
第二PCIe连接器，所述第二PCIe连接器被配置成被插入所述第二电路板的第二连接器中，其中所述第二PCIe连接器从所述电路板的所述一侧延伸小于所述第一长度的第二长度，其中所述第二PCIe连接器包括PCIe x8连接器。
示例实施例20. 根据示例实施例19所述的电路板，其中所述电路板是被配置成容纳作为被测装置的可编程逻辑器件的被测装置（DUT）板。
本公开中阐述的实施例可易于各种修改和备选形式，已经通过示例的方式在附图中示出了具体实施例并且已经在本文中详细描述了具体实施例。然而，可以理解，公开未规定为限于公开的特定形式。公开要包括属于如由下面所附的权利要求限定的公开的精神和范围的所有修改、等同物和备选方案。本文中呈现和请求保护的技术被引用并且应用于可证明地改进了本技术领域并且因此不是抽象的、无形的或纯粹理论的实际性质的具体示例和实物。此外，如果附加到本说明书的末尾的任何权利要求包含被指定为“用于[执行]…[功能]…的部件”或“用于[执行]…[功能]…的步骤”的一个或多个元素，则意图是要在35U.S.C. 112（f）下解释这样的元素。然而，对于包含以任何其他方式指定的元素的任何权利要求，意图是不要在35 U.S.C. 112（f）下解释这样的元素。

Claims (20)

1.一种电路板，所述电路板包括：
第一边缘连接器，所述第一边缘连接器被配置成将所述电路板通信耦合至第二电路板的第一连接器，其中所述第一边缘连接器从所述电路板的一侧延伸第一长度；以及
第二边缘连接器，所述第二边缘连接器被配置成将所述电路板通信耦合至所述第二电路板的第二连接器，其中所述第二边缘连接器从所述电路板的所述一侧延伸不同于所述第一长度的第二长度。
2.根据权利要求1所述的电路板，其中，所述电路板包括被配置成容纳被测装置的被测装置（DUT）板，其中所述被测装置包括集成电路。
3.根据权利要求2所述的电路板，其中，所述集成电路包括可编程逻辑器件。
4.根据权利要求3所述的电路板，其中，所述可编程逻辑器件包括现场可编程门阵列（FPGA）。
5.根据权利要求1所述的电路板，其中：
所述第一边缘连接器被配置成提供第一数量的数据通道；
所述第二边缘连接器被配置成提供第二数量的数据通道；以及
数据通道的所述第一数量和所述第二数量是不同的。
6.根据权利要求1所述的电路板，其中：
所述第一边缘连接器包括第一外围部件互连快速（PCIe）连接器；以及
所述第二边缘连接器包括第二PCIe连接器。
7.根据权利要求6所述的电路板，其中：
所述第一PCIe连接器包括PCIe x16连接器；以及
所述第二PCIe连接器包括PCIe x8连接器。
8.根据权利要求1所述的电路板，其中：
所述第一边缘连接器包括外围部件互连快速（PCIe）连接器；以及
所述第二边缘连接器包括不同于PCIe连接器的连接器。
9.根据权利要求1所述的电路板，包括凹处，等于所述第一长度和所述第二长度之间的差的所述凹处有2.0至7.5毫米的尺寸。
10.根据权利要求9所述的电路板，其中，所述凹处有4.0至5.0毫米的尺寸。
11.根据权利要求1所述的电路板，其中，所述第二边缘连接器包括能够从所述电路板移除的附连试验板。
12.一种系统，所述系统包括：
第一电路板，所述第一电路板包括：
第一连接器，所述第一连接器被配置成容纳边缘连接器；以及
第二连接器，所述 第二连接器被配置成容纳不同的边缘连接器；以及
第二电路板，所述第二电路板包括：
第一边缘连接器，所述第一边缘连接器被配置成将所述第二电路板通信耦合至所述第一电路板，其中所述第一边缘连接器从所述第二电路板的一侧延伸第一长度；以及
第二边缘连接器，所述第二边缘连接器被配置成将所述第二电路板通信耦合至所述第一电路板，其中所述第二边缘连接器从所述第二电路板的所述一侧延伸与所述第一长度不同的第二长度。
13.根据权利要求12所述的系统，其中，所述第二电路板包括被配置容纳被测装置的被测装置（DUT）板，其中所述被测装置包括可编程逻辑器件。
14.根据权利要求13所述的系统，其中：
所述第一连接器包括第一直角连接器；以及
所述第二连接器包括第二直角连接器。
15.根据权利要求13所述的系统，其中，所述第二电路板被配置成在将所述第一边缘连接器插入所述第一连接器中并且将所述第二边缘连接器插入所述第二连接器中时被基本上正交连接到所述第一电路板。
16.根据权利要求13所述的系统，其中，所述可编程逻辑器件包括现场可编程门阵列（FPGA）。
17.根据权利要求12所述的系统，其中：
所述第一边缘连接器包括第一外围部件互连快速（PCIe）连接器；以及
所述第二边缘连接器包括第二PCIe连接器。
18.根据权利要求17所述的系统，其中，所述第一PCIe连接器包括PCIe x16连接器并且所述第二PCIe连接器包括PCIe x8连接器。
19.一种电路板，所述电路板包括：
第一外围部件互连快速（PCIe）连接器，所述第一外围部件互连快速（PCIe）连接器被配置成被插入第二电路板的第一连接器中，其中所述第一PCIe连接器从所述电路板的一侧延伸第一长度，其中所述第一PCIe连接器包括PCIe x16连接器；以及
第二PCIe连接器，所述第二PCIe连接器被配置成被插入所述第二电路板的第二连接器中，其中所述第二PCIe连接器从所述电路板的所述一侧延伸小于所述第一长度的第二长度，其中所述第二PCIe连接器包括PCIe x8连接器。
20.根据权利要求19所述的电路板，其中，所述电路板是被配置成容纳作为被测装置的可编程逻辑器件的被测装置（DUT）板。
CN202110980693.5A 2020-09-25 2021-08-25 具有到主板的偏移连接的被测装置板 Pending CN114254576A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/033,531 US20210013648A1 (en) 2020-09-25 2020-09-25 Device under test board with offset connection to host board
US17/033531 2020-09-25

Publications (1)

Publication Number Publication Date
CN114254576A true CN114254576A (zh) 2022-03-29

Family

ID=74102432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110980693.5A Pending CN114254576A (zh) 2020-09-25 2021-08-25 具有到主板的偏移连接的被测装置板

Country Status (4)

Country Link
US (1) US20210013648A1 (zh)
CN (1) CN114254576A (zh)
DE (1) DE102021124612A1 (zh)
NL (1) NL2029028B1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356959B1 (en) * 1998-07-21 2002-03-12 Gateway, Inc. Stackable PCI peripheral devices
US6411114B1 (en) * 2001-06-18 2002-06-25 Lsi Logic Corporation Universal test coupon for performing prequalification tests on substrates
CN102735945A (zh) * 2011-04-07 2012-10-17 鸿富锦精密工业（深圳）有限公司 信号测试装置
CN103000214A (zh) * 2011-09-15 2013-03-27 鸿富锦精密工业（深圳）有限公司 固态硬盘组合
CN103064773A (zh) * 2011-10-24 2013-04-24 鸿富锦精密工业（深圳）有限公司 测试负载卡
CN104216809B (zh) * 2013-05-30 2016-12-28 中祥电子商务股份有限公司 信号测试装置
US9559445B2 (en) * 2014-12-18 2017-01-31 Intel Corporation Card edge connectors
US20200065287A1 (en) * 2018-08-21 2020-02-27 General Electric Company Networking systems using multiple peripheral component cards
CN110221999A (zh) * 2019-05-23 2019-09-10 深圳市同泰怡信息技术有限公司 基于标准pcie实现支持gpu以及m2 ssd扩展转接卡以及实现方法
US11493549B2 (en) * 2020-06-16 2022-11-08 Hewlett Packard Enterprise Development Lp System and method for performing loopback test on PCIe interface

Also Published As

Publication number Publication date
US20210013648A1 (en) 2021-01-14
NL2029028A (en) 2022-05-24
NL2029028B1 (en) 2022-07-27
DE102021124612A1 (de) 2022-03-31

Similar Documents

Publication Publication Date Title
US6571370B2 (en) Method and system for design verification of electronic circuits
US8661178B2 (en) PCI-E system having reconfigurable link architecture
US9703579B2 (en) Debug environment for a multi user hardware assisted verification system
US6917998B1 (en) Reusable complex multi-bus system hardware prototype system
US8904333B2 (en) Mixed signal IP core prototyping system
Koczor et al. Verification approach based on emulation technology
CN108957301B (zh) 用于可测试芯片的测试方法、装置及可测试芯片内置电路
US7340705B1 (en) In-circuit device, system and method to parallelize design and verification of application-specific integrated circuits (“ASICs”) having embedded specialized function circuits
US20040015788A1 (en) Scan insertion with bypass login in an IC design
US10101387B1 (en) Sharing a JTAG interface among multiple partitions
JPH0432348B2 (zh)
CN111290891B (zh) 计算机系统及测试计算机系统的方法
US20210013648A1 (en) Device under test board with offset connection to host board
US11662383B2 (en) High-speed functional protocol based test and debug
JP5176962B2 (ja) プリント板接続試験装置および方法
CN217718469U (zh) Jtag通信电路及板卡、电子设备
Erwin et al. Leveraging Reconfigurable DIO Test Instruments for Multiple Applications
US20100079149A1 (en) Circuit testing apparatus and system
Dewey et al. Implementing digital interfaces with user programmable FPGAs
Chakraborty et al. A practical approach to comprehensive system test & debug using boundary scan based test architecture
US20240137026A1 (en) Techniques For Storing States Of Signals In Configurable Storage Circuits
CN212009552U (zh) 可插拔的板卡调试装置
Ehrenberg et al. Ways for board and system test to benefit from FPGA embedded instrumentation
Dewey BEST PRACTICES FOR USER-PROGRAMMABLE FPGA INSTRUMENTATION.
JP2557128B2 (ja) スキャン・フリップフロップの初期化方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination