TWI822502B - Jtag集線器的jtag連接介面致能與禁能控制系統及其方法 - Google Patents
Jtag集線器的jtag連接介面致能與禁能控制系統及其方法 Download PDFInfo
- Publication number
- TWI822502B TWI822502B TW111146120A TW111146120A TWI822502B TW I822502 B TWI822502 B TW I822502B TW 111146120 A TW111146120 A TW 111146120A TW 111146120 A TW111146120 A TW 111146120A TW I822502 B TWI822502 B TW I822502B
- Authority
- TW
- Taiwan
- Prior art keywords
- jtag
- connection interface
- hub
- input
- interface
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000001514 detection method Methods 0.000 claims abstract description 55
- 238000012360 testing method Methods 0.000 claims description 18
- 230000003213 activating effect Effects 0.000 abstract 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Non-Silver Salt Photosensitive Materials And Non-Silver Salt Photography (AREA)
- Liquid Crystal Substances (AREA)
Abstract
一種JTAG集線器的JTAG連接介面致能與禁能控制系統及其方法,控制裝置生成與傳送開啟訊號至TAP控制器,TAP控制器將開啟訊號轉換為JTAG格式的開啟訊號再傳送至JTAG輸入連接介面,IIC轉IO電路模組元件依據JTAG格式的開啟訊號對應控制與開關元件相連腳位為高電位或是低電位以使JTAG連接介面致能或是禁能,藉此可以達成透過JTAG集線器由串接改為並接以減少TAP控制器JTAG埠數量的使用且提高檢測穩定性的技術功效。
Description
一種控制系統及其方法,尤其是指一種透過JTAG集線器將虛擬化檢測卡由串接改為並接以減少TAP控制器JTAG埠數量的使用且提高檢測穩定性的JTAG集線器的JTAG連接介面致能與禁能控制系統及其方法。
邊界掃描技術已廣泛應用於電路板的生產測試製程,邊界掃描需透過JATG彼此相互串接的虛擬化檢測卡以建構測試系統,藉以對各DDR5、SlimSAS、OCP、PCIE…等連接介面的高覆蓋率測試。
虛擬化檢測卡相互串接的數量過多時,由於TAP控制器JTAG介面驅動能力限制,故而需要使用複數個JTAG埠來應對虛擬化檢測卡相互串接的數量過多的情況,而虛擬化檢測卡相互串接的數量過多亦會造成檢測時穩定性不足,除此之外,在虛擬化檢測卡透過自動化插拔JATG連接線形成串接或是解除串接,會因為頻繁的插拔過程導致JATG連接線容易損壞,導致測試成本的增加。
綜上所述,可知先前技術中長期以來一直存在虛擬化檢測卡相互串接數量過多導致檢測穩定性不足且自動化插拔JATG連接線造成連接線容易損壞的問題,因此有必要提出改進的技術手段,來解決此一問題。
有鑒於先前技術存在虛擬化檢測卡相互串接數量過多導致檢測穩定性不足且自動化插拔JATG連接線造成連接線容易損壞的問題,本發明遂揭露一種JTAG集線器的JTAG連接介面致能與禁能控制系統及其方法,其中:
本發明所揭露的JTAG集線器的JTAG連接介面致能與禁能控制系統,其包含:虛擬化檢測卡(Dummy Card)、聯合測試工作群組(Joint Test Action Group,JTAG)集線器(Hub)、測試存取埠(Test Access Port,TAP)控制器以及控制裝置,JTAG集線器更包含:JTAG輸入連接介面、積體匯流排電路(Inter-Integrated Circuit,IIC)轉輸入輸出(Input/Output,IO)電路模組元件、至少一開關(Switch)元件、至少一JTAG連接介面以及JTAG輸出連接介面。
每一個虛擬化檢測卡具有JTAG輸入介面。
JTAG集線器的IIC轉IO電路模組元件與JTAG輸入連接介面形成電性連接;JTAG集線器的每一個開關元件分別與JTAG輸入連接介面以及IIC轉IO電路模組元件形成電性連接;JTAG集線器的每一個JTAG連接介面與至少一開關元件其中之一形成電性連接,以提供JTAG輸入介面連接以形成電性連接;以及JTAG集線器的JTAG輸出連接介面與JTAG輸入連接介面形成電性連接。
TAP控制器與JTAG輸入連接介面形成電性連接;控制裝置與TAP控制器形成電性連接。
控制裝置生成與傳送開啟訊號至TAP控制器,TAP控制器將開啟訊號轉換為JTAG格式的開啟訊號再傳送至JTAG輸入連接介面,IIC轉IO電路模組元件依據JTAG格式的開啟訊號對應控制與開關元件相連腳位為高電位或是低電位以使JTAG連接介面致能(enable)或是禁能(disable)。
本發明所揭露的JTAG集線器的JTAG連接介面致能與禁能控制方法,其包含下列步驟:首先,至少一虛擬化檢測卡具有JTAG輸入介面;接著,JTAG集線器具有JTAG輸入連接介面、IIC轉IO電路模組元件、至少一開關元件、至少一JTAG連接介面以及JTAG輸出連接介面;接著,IIC轉IO電路模組元件與JTAG輸入連接介面形成電性連接;接著,每一個開關元件分別與JTAG輸入連接介面以及IIC轉IO電路模組元件形成電性連接;接著,每一個JTAG連接介面與至少一開關元件其中之一形成電性連接,以提供JTAG輸入介面連接以形成電性連接;接著,JTAG輸出連接介面與JTAG輸入連接介面形成電性連接;接著,TAP控制器與JTAG輸入連接介面形成電性連接;接著,控制裝置與TAP控制器形成電性連接;接著,控制裝置生成與傳送開啟訊號至TAP控制器;接著,TAP控制器將開啟訊號轉換為JTAG格式的開啟訊號再傳送至JTAG輸入連接介面;最後,IIC轉IO電路模組元件依據JTAG格式的開啟訊號對應控制與開關元件相連腳位為高電位或是低電位以使JTAG連接介面致能或是禁能。
本發明所揭露的系統及方法如上,與先前技術之間的差異在於控制裝置生成與傳送開啟訊號至TAP控制器,TAP控制器將開啟訊號轉換為JTAG
格式的開啟訊號再傳送至JTAG輸入連接介面,IIC轉IO電路模組元件依據JTAG格式的開啟訊號對應控制與開關元件相連腳位為高電位或是低電位以使JTAG連接介面致能或是禁能。
透過上述的技術手段,本發明可以達成透過JTAG集線器由串接改為並接以減少TAP控制器JTAG埠數量的使用且提高檢測穩定性的技術功效。
10:虛擬化檢測卡
11:JTAG輸入介面
12:JTAG輸出介面
20:JTAG集線器
201:第一JTAG集線器
202:第二JTAG集線器
21:JTAG輸入連接介面
22:IIC轉IO電路模組元件
23:開關元件
24:JTAG連接介面
25:JTAG輸出連接介面
30:TAP控制器
40:控制裝置
步驟501:至少一虛擬化檢測卡具有JTAG輸入介面
步驟502:JTAG集線器具有JTAG輸入連接介面、IIC轉IO電路模組元件、至少一開關元件、至少一JTAG連接介面以及JTAG輸出連接介面
步驟503:IIC轉IO電路模組元件與JTAG輸入連接介面形成電性連接
步驟504:每一個開關元件分別與JTAG輸入連接介面以及IIC轉IO電路模組元件形成電性連接
步驟505:每一個JTAG連接介面與至少一開關元件其中之一形成電性連接,以提供JTAG輸入介面連接以形成電性連接
步驟506:JTAG輸出連接介面與JTAG輸入連接介面形成電性連接
步驟507:TAP控制器與JTAG輸入連接介面形成電性連接
步驟508:控制裝置與TAP控制器形成電性連接
步驟509:控制裝置生成與傳送開啟訊號至TAP控制器
步驟510:TAP控制器將開啟訊號轉換為JTAG格式的開啟訊號再傳送至JTAG輸入連接介面
步驟511:IIC轉IO電路模組元件依據JTAG格式的開啟訊號對應控制與開關元件相連腳位為高電位或是低電位以使JTAG連接介面致能或是禁能
第1圖繪示為本發明JTAG集線器的JTAG連接介面致能與禁能控制系統的系統方塊圖。
第2圖繪示為本發明JTAG集線器的JTAG連接介面致能與禁能控制的JTAG集線器連接圖。
第3A圖以及第3B圖繪示為本發明JTAG集線器的JTAG連接介面致能與禁能控制方法的方法流程圖。
以下將配合圖式及實施例來詳細說明本發明的實施方式,藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。
以下首先要說明本發明所揭露的JTAG集線器的JTAG連接介面致能與禁能控制系統,並請參考「第1圖」所示,「第1圖」繪示為本發明JTAG集線器的JTAG連接介面致能與禁能控制系統的系統方塊圖。
本發明所揭露的JTAG集線器的JTAG連接介面致能與禁能控制系統,其包含:虛擬化檢測卡10、JTAG集線器20、TAP控制器30以及控制裝置40,JTAG集線器20更包含:JTAG輸入連接介面21、IIC轉IO電路模組元件22、至少一開關元件23、至少一JTAG連接介面24以及JTAG輸出連接介面25。
每一個虛擬化檢測卡10具有JTAG輸入介面11,JTAG輸入介面11透過JTAG連接線與JTAG連接介面24其中之一形成電性連接,每一個虛擬化檢測卡10更包含JTAG輸出介面12。
JTAG集線器20的IIC轉IO電路模組元件22與JTAG集線器20的JTAG輸入連接介面21形成電性連接,JTAG集線器20的每一個開關元件23分別與JTAG集線器20的JTAG輸入連接介面21以及JTAG集線器20的IIC轉IO電路模組元件22形成電性連接。
JTAG集線器20的每一個JTAG連接介面24與至少一開關元件23其中之一形成電性連接,JTAG集線器20的JTAG輸出連接介面25與JTAG集線器20的JTAG輸入連接介面21形成電性連接。
TAP控制器30透過JTAG連接線與JTAG集線器20的JTAG輸入連接介面21形成電性連接,控制裝置40透過連接線(例如:USB連接線)與TAP控制器30形成電性連接。
控制裝置40生成開啟訊號再傳送開啟訊號至TAP控制器30,TAP控制器30在自控制裝置40接收開啟訊號時,將開啟訊號轉換為JTAG格式的開啟訊號,TAP控制器30再將JTAG格式的開啟訊號傳送至JTAG集線器20。
JTAG集線器20的JTAG輸入連接介面21自TAP控制器30接收到JTAG格式的開啟訊號時,由JTAG集線器20的IIC轉IO電路模組元件22依據JTAG格式的開啟訊號對應控制與JTAG集線器20的開關元件23相連腳位為高電位或是低電位。
當與JTAG集線器20的開關元件23相連腳位為高電位時,JTAG集線器20的開關元件23則為開啟狀態,藉以使得與JTAG集線器20的開關元件23為開啟狀態相連的JTAG集線器20的JTAG連接介面24致能(enable);當與JTAG集線器20的開關元件23相連腳位為低電位時,JTAG集線器20的開關元件23則為關閉狀態,藉以使得與JTAG集線器20的開關元件23為關閉狀態相連的JTAG集線器20的JTAG連接介面24禁能(disable)。
控制裝置40更包含生成檢測訊號再傳送檢測訊號至TAP控制器30,TAP控制器30在自控制裝置40接收檢測訊號時,將檢測訊號轉換為JTAG格式的檢測訊號,TAP控制器30再將JTAG格式的檢測訊號傳送至JTAG集線器20。
JTAG集線器20的JTAG輸入連接介面21自TAP控制器30接收到JTAG格式的檢測訊號時,透過已致能JTAG集線器20的JTAG連接介面24傳送JTAG格式的檢測訊號至相連的虛擬化檢測卡10以進行檢測。
請參考「第2圖」所示,「第2圖」繪示為本發明JTAG集線器的JTAG連接介面致能與禁能控制的JTAG集線器連接圖。
控制裝置40與TAP控制器30形成電性連接,TAP控制器30與第一JTAG集線器201的JTAG輸入連接介面21形成電性連接,第一JTAG集線器201的JTAG輸入連接介面21與第一JTAG集線器201的JTAG輸出連接介面25形成電性連接,第一JTAG集線器201的JTAG輸出連接介面25透過JTAG連接線與第二JTAG集線器202的JTAG輸入連接介面21形成電性連接,藉此使得第一JTAG集線器201以及第二JTAG集線器202形成串接,值得注意的是,第二JTAG集線器202(即JTAG集線器相互串接的最後一個JTAG集線器)的JTAG輸出連接介面25可以與另一個JTAG集線器形成電性連接或是空接。
JTAG格式的開啟訊號透過JTAG輸入連接介面21以及JTAG輸出連接介面25提供至各個JTAG集線器以使JTAG連接介面致能或是禁能,或是JTAG格式的檢測訊號透過JTAG輸入連接介面21以及JTAG輸出連接介面25提供至各個JTAG集線器以使虛擬化檢測卡進行檢測。
接著,以下將說明本發明的運作方法,並請同時參考「第3A圖」以及「第3B圖」所示,「第3A圖」以及「第3B圖」繪示為本發明JTAG集線器的JTAG連接介面致能與禁能控制方法的方法流程圖。
本發明所揭露的JTAG集線器的JTAG連接介面致能與禁能控制方法,其包含下列步驟:首先,至少一虛擬化檢測卡具有JTAG輸入介面(步驟501);接著,JTAG集線器具有JTAG輸入連接介面、IIC轉IO電路模組元件、至少一開關元件、至少一JTAG連接介面以及JTAG輸出連接介面(步驟502);接著,IIC轉IO電路模組元件與JTAG輸入連接介面形成電性連接(步驟503);接著,每一個開關元件分別與JTAG輸入連接介面以及IIC轉IO電路模組元件形成電性
連接(步驟504);接著,每一個JTAG連接介面與至少一開關元件其中之一形成電性連接,以提供JTAG輸入介面連接以形成電性連接(步驟505);接著,JTAG輸出連接介面與JTAG輸入連接介面形成電性連接(步驟506);接著,TAP控制器與JTAG輸入連接介面形成電性連接(步驟507);接著,控制裝置與TAP控制器形成電性連接(步驟508);接著,控制裝置生成與傳送開啟訊號至TAP控制器(步驟509);接著,TAP控制器將開啟訊號轉換為JTAG格式的開啟訊號再傳送至JTAG輸入連接介面(步驟510);最後,IIC轉IO電路模組元件依據JTAG格式的開啟訊號對應控制與開關元件相連腳位為高電位或是低電位以使JTAG連接介面致能或是禁能(步驟511)。
綜上所述,可知本發明與先前技術之間的差異在於控制裝置生成與傳送開啟訊號至TAP控制器,TAP控制器將開啟訊號轉換為JTAG格式的開啟訊號再傳送至JTAG輸入連接介面,IIC轉IO電路模組元件依據JTAG格式的開啟訊號對應控制與開關元件相連腳位為高電位或是低電位以使JTAG連接介面致能或是禁能。
藉由此一技術手段可以來解決先前技術所存在虛擬化檢測卡相互串接數量過多導致檢測穩定性不足且自動化插拔JATG連接線造成連接線容易損壞的問題,進而達成透過JTAG集線器由串接改為並接以減少TAP控制器JTAG埠數量的使用且提高檢測穩定性的技術功效。
雖然本發明所揭露的實施方式如上,惟所述的內容並非用以直接限定本發明的專利保護範圍。任何本發明所屬技術領域中具有通常知識者,在不脫離本發明所揭露的精神和範圍的前提下,可以在實施的形式上及細節上作
些許的更動。本發明的專利保護範圍,仍須以所附的申請專利範圍所界定者為準。
10:虛擬化檢測卡
11:JTAG輸入介面
12:JTAG輸出介面
20:JTAG集線器
21:JTAG輸入連接介面
22:IIC轉IO電路模組元件
23:開關元件
24:JTAG連接介面
25:JTAG輸出連接介面
30:TAP控制器
40:控制裝置
Claims (10)
- 一種JTAG集線器的JTAG連接介面致能與禁能控制系統,其包含:至少一虛擬化檢測卡(Dummy Card),每一個虛擬化檢測卡具有一聯合測試工作群組(Joint Test Action Group,JTAG)輸入介面;一JTAG集線器(Hub),所述JTAG集線器更包含:一JTAG輸入連接介面;一積體匯流排電路(Inter-Integrated Circuit,IIC)轉輸入輸出(Input/Output,IO)電路模組元件,與所述JTAG輸入連接介面形成電性連接;至少一開關(Switch)元件,每一個開關元件分別與所述JTAG輸入連接介面以及所述IIC轉IO電路模組元件形成電性連接;至少一JTAG連接介面,每一個JTAG連接介面與所述至少一開關元件其中之一形成電性連接,以提供所述JTAG輸入介面連接以形成電性連接;及一JTAG輸出連接介面,與所述JTAG輸入連接介面形成電性連接;一測試存取埠(Test Access Port,TAP)控制器,與所述JTAG輸入連接介面形成電性連接;及一控制裝置,與所述TAP控制器形成電性連接; 其中,所述控制裝置生成與傳送一開啟訊號至所述TAP控制器,所述TAP控制器將所述開啟訊號轉換為JTAG格式的所述開啟訊號再傳送至所述JTAG輸入連接介面,所述IIC轉IO電路模組元件依據所述JTAG格式的所述開啟訊號對應控制與所述開關元件相連腳位為高電位或是低電位以使所述JTAG連接介面致能(enable)或是禁能(disable)。
- 如請求項1所述的JTAG集線器的JTAG連接介面致能與禁能控制系統,其中所述控制裝置更包含生成與傳送一檢測訊號至所述TAP控制器,所述TAP控制器將所述檢測訊號轉換為JTAG格式的所述檢測訊號再傳送至所述JTAG輸入連接介面,所述JTAG輸入連接介面透過致能的所述JTAG連接介面傳送JTAG格式的所述檢測訊號至相連的所述虛擬化檢測卡以進行檢測。
- 如請求項1所述的JTAG集線器的JTAG連接介面致能與禁能控制系統,其中所述JTAG輸出連接介面與另一個JTAG集線器的所述JTAG輸入連接介面形成電性連接。
- 如請求項1所述的JTAG集線器的JTAG連接介面致能與禁能控制系統,其中所述JTAG輸出連接介面形成空接。
- 如請求項1所述的JTAG集線器的JTAG連接介面致能與禁能控制系統,其中每一個虛擬化檢測卡更包含一JTAG輸出介面。
- 一種JTAG集線器的JTAG連接介面致能與禁能控制方法,其包含下列步驟:至少一虛擬化檢測卡(Dummy Card)具有一聯合測試工作群組(Joint Test Action Group,JTAG)輸入介面; 一JTAG集線器(Hub)具有一JTAG輸入連接介面、積體匯流排電路(Inter-Integrated Circuit,IIC)轉輸入輸出(Input/Output,IO)電路模組元件、至少一開關(Switch)元件、至少一JTAG連接介面以及一JTAG輸出連接介面;所述IIC轉IO電路模組元件與所述JTAG輸入連接介面形成電性連接;每一個開關元件分別與所述JTAG輸入連接介面以及所述IIC轉IO電路模組元件形成電性連接;每一個JTAG連接介面與所述至少一開關元件其中之一形成電性連接,以提供所述JTAG輸入介面連接以形成電性連接;所述JTAG輸出連接介面與所述JTAG輸入連接介面形成電性連接;一測試存取埠(Test Access Port,TAP)控制器與所述JTAG輸入連接介面形成電性連接;一控制裝置與所述TAP控制器形成電性連接;所述控制裝置傳送一開啟訊號至所述TAP控制器;所述TAP控制器將所述開啟訊號轉換為JTAG格式的所述開啟訊號再傳送至所述JTAG輸入連接介面;及所述IIC轉IO電路模組元件依據所述JTAG格式的所述開啟訊號對應控制與所述開關元件相連腳位為高電位或是低電位以使所述JTAG連接介面致能(enable)或是禁能(disable)。
- 如請求項6所述的JTAG集線器的JTAG連接介面致能與禁能控制方法,其中所述JTAG集線器的JTAG連接介面致能與禁能控制方法更包含下列步驟:所述控制裝置生成與傳送一檢測訊號至所述TAP控制器;所述TAP控制器將所述檢測訊號轉換為JTAG格式的所述檢測訊號再傳送至所述JTAG輸入連接介面;及所述JTAG輸入連接介面透過致能的所述JTAG連接介面傳送JTAG格式的所述檢測訊號至相連的所述虛擬化檢測卡以進行檢測。
- 如請求項6所述的JTAG集線器的JTAG連接介面致能與禁能控制方法,其中所述JTAG輸出連接介面與另一個JTAG集線器的所述JTAG輸入連接介面形成電性連接。
- 如請求項6所述的JTAG集線器的JTAG連接介面致能與禁能控制方法,其中所述JTAG輸出連接介面形成空接。
- 如請求項6所述的JTAG集線器的JTAG連接介面致能與禁能控制方法,其中每一個虛擬化檢測卡更包含一JTAG輸出介面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111146120A TWI822502B (zh) | 2022-12-01 | 2022-12-01 | Jtag集線器的jtag連接介面致能與禁能控制系統及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111146120A TWI822502B (zh) | 2022-12-01 | 2022-12-01 | Jtag集線器的jtag連接介面致能與禁能控制系統及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI822502B true TWI822502B (zh) | 2023-11-11 |
TW202425457A TW202425457A (zh) | 2024-06-16 |
Family
ID=89722643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111146120A TWI822502B (zh) | 2022-12-01 | 2022-12-01 | Jtag集線器的jtag連接介面致能與禁能控制系統及其方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI822502B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW311176B (zh) * | 1995-12-08 | 1997-07-21 | Ast Res Inc | |
US20060156117A1 (en) * | 2004-11-26 | 2006-07-13 | Fujitsu Limited | Processor, its error analytical method and program |
CN100573175C (zh) * | 2006-07-31 | 2009-12-23 | 大唐移动通信设备有限公司 | 多功能联合测试行动组链装置 |
TWM577498U (zh) * | 2018-02-13 | 2019-05-01 | 緯創資通股份有限公司 | 電子裝置 |
US20200386810A1 (en) * | 2005-08-09 | 2020-12-10 | Texas Instruments Incorporated | Selectable jtag or trace access with data store and output |
US20220082617A1 (en) * | 2015-10-23 | 2022-03-17 | Intel Corporation | Device, system and method to support communication of test, debug or trace information with an external input/output interface |
-
2022
- 2022-12-01 TW TW111146120A patent/TWI822502B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW311176B (zh) * | 1995-12-08 | 1997-07-21 | Ast Res Inc | |
US20060156117A1 (en) * | 2004-11-26 | 2006-07-13 | Fujitsu Limited | Processor, its error analytical method and program |
US20200386810A1 (en) * | 2005-08-09 | 2020-12-10 | Texas Instruments Incorporated | Selectable jtag or trace access with data store and output |
CN100573175C (zh) * | 2006-07-31 | 2009-12-23 | 大唐移动通信设备有限公司 | 多功能联合测试行动组链装置 |
US20220082617A1 (en) * | 2015-10-23 | 2022-03-17 | Intel Corporation | Device, system and method to support communication of test, debug or trace information with an external input/output interface |
TWM577498U (zh) * | 2018-02-13 | 2019-05-01 | 緯創資通股份有限公司 | 電子裝置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8615611B2 (en) | Devices and methods for transmitting USB data over DisplayPort transmission media | |
TW469367B (en) | Testing of USB hub | |
CN104809088A (zh) | 连接装置及其控制芯片与控制方法 | |
CN208109980U (zh) | Usb通断测试装置及其系统 | |
CN106951383A (zh) | 一种提高pcie数据通道使用率的主板及方法 | |
TWI822502B (zh) | Jtag集線器的jtag連接介面致能與禁能控制系統及其方法 | |
CN107766241A (zh) | 一种服务器物理串口共享系统及串口共享方法 | |
CN108153624B (zh) | 适用于ngff插槽的测试电路板 | |
TW201327126A (zh) | 自動偵測控制裝置及其自動偵測控制方法 | |
CN108153626B (zh) | 一种usb、串口复用与安全隔离系统 | |
CN103546114A (zh) | 根据从设备的上拉电压调整总线上拉电压的电路及其方法 | |
US20120054392A1 (en) | Data read and write device and method for usb ports of 1-wire devices | |
CN106933165A (zh) | 一种多路开关量输入输出的方法以及设备 | |
CN111008102A (zh) | Fpga加速卡高速接口si测试控制装置、系统及方法 | |
CN108183705B (zh) | 一种服务器系统单向总线传输方法 | |
KR20230098147A (ko) | 저항이 매칭된 어댑터, 저항 매칭 시스템 및 방법 | |
CN101604277A (zh) | I2c总线验证系统及方法 | |
CN209267538U (zh) | 一种带复位功能的集成比较器的滤波器 | |
US20160117278A1 (en) | Peripheral protocol negotiation | |
TW201441827A (zh) | 通用序列匯流排裝置、通訊方法及電腦程式產品 | |
CN118099875A (zh) | Jtag集线器的jtag连接接口致能与禁能控制系统及其方法 | |
TWI837980B (zh) | 具擴展性的傳輸線檢測系統及其方法 | |
CN110647431A (zh) | 一种用于板卡和整机诊断测试的测试盒 | |
CN110890993A (zh) | 一种地铁车辆网络模块wtb通讯自动测试设备和方法 | |
CN221239227U (zh) | 一种适用于2乘2取2结构安全计算机的光接口电路 |