CN104237723A - 一种基于边界扫描的低频电缆网测试系统及测试方法 - Google Patents

Abstract

本发明公开了一种基于边界扫描的低频电缆网测试系统及测试方法，所述测试系统包括一控制装置、一测试装置和一待测电缆网；在所述测试装置的一面板上设有多个通用测试座和一边界扫描接口；所述控制装置通过边界扫描电缆及边界扫描接口与设置在所述测试装置内部的芯片通讯；所述待测电缆网包括多个第一节点和多个第二节点；每一所述通用测试座包括多个信号接口，每一所述通用测试座的每一信号接口分别与所述芯片的对应管脚相连，并且每一所述通用测试座的至少一信号接口与对应第一节点相连，每一所述通用测试座的至少另一信号接口与对应第二节点相连。

Description

一种基于边界扫描的低频电缆网测试系统及测试方法

技术领域

本发明涉及航天技术领域，具体的说，是一种基于边界扫描的低频电缆网测试系统及测试方法，其适用于航空等具有复杂低频电缆网的领域。

背景技术

目前，在现有航天器各部件间的连接采用大量电缆，且由多个电缆所构成的电缆网具有结构复杂、电缆接点多等特点。电缆在产品研制、生产、检验、使用、维护过程中经常需要进行导通/断开测试，若采取人工进行电缆测试时都是手动对电缆每根芯线进行测试，而且对于每根电缆的检测顺序要求较高，检测过程中发生漏测或出现重复测试后需要全部重新检测一遍，工作效率较低，并且测试结果可信度依赖于工作人员的专业水平，进而可能存在较大的人力浪费和安全隐患。

有鉴于此，因此需要提供一种基于边界扫描的低频电缆网测试系统或测试方法，以解决上述问题。

发明内容

本发明的目的在于，提供一种基于边界扫描的低频电缆网测试系统，其利用边界扫描原理，在计算机的控制下形成测试激励信号，并且通过采集和分析测试相应信息，以自动完成电缆网的导通/断开测试，从而不仅能够避免手工测试过程中的失误，而且能够通过自动测试完成所设计的电缆和实际电缆的一致性判断，以提升测试效率。

为实现上述目的，本发明采用以下技术方案。

一种基于边界扫描的低频电缆网测试系统，包括一控制装置、一测试装置和一待测电缆网；在所述测试装置的一面板上设有多个通用测试座和一边界扫描接口；所述控制装置通过边界扫描电缆及边界扫描接口与设置在所述测试装置内部的芯片通讯；所述待测电缆网包括多个第一节点和多个第二节点；每一所述通用测试座包括多个信号接口，每一所述通用测试座的每一信号接口分别与所述芯片的对应管脚相连，并且每一所述通用测试座的至少一信号接口与对应第一节点相连，每一所述通用测试座的至少另一信号接口与对应第二节点相连；其中当所述控制装置发送控制命令至所述芯片，所述芯片在接收到所述控制命令后产生激励信号，并且所述激励信号通过所述芯片的管脚传送至对应第一节点，接着在对应第二节点接收到所述激励信号，再返回至所述控制装置，或者当所述控制装置发送控制命令至所述芯片，所述芯片在接收到所述控制命令后产生激励信号，并且所述激励信号通过所述芯片的管脚传送至对应第二节点，接着在对应第一节点接收到所述激励信号，再返回至所述控制装置，从而判断所述待测电缆网的第一节点和第二节点之间的导通/断开关系。

作为可选的技术方案，所述通用测试座采用座孔形式，在所述待测电缆网的多个第一节点和所述通用测试座之间设有第一转接板，所述第一转接板内设有第一座孔、第一座针及第一头针，所述第一头针分别与第一座孔及第一座针相连，所述第一头针用于与所述通用测试座相连，所述第一座孔和第一座针用以与所述待测电缆网的第一节点相连，其中当所述待测电缆网的第一节点为针型时，第一节点与第一座孔相连，当所述待测电缆网的第一节点为孔型时，第一节点与第一座针相连。

作为可选的技术方案，在所述待测电缆网的多个第二节点和所述通用测试座之间设有第二转接板，所述第二转接板内设有第二座孔、第二座针及第二头针，所述第二头针分别与第二座孔及第二座针相连，所述第二头针用于与所述通用测试座相连，所述第二座孔和第二座针用以与所述待测电缆网的第二节点相连，其中当所述待测电缆网的第二节点为针型时，第二节点与第二座孔相连，当所述待测电缆网的第二节点为孔型时，第二节点与第二座针相连。

作为可选的技术方案，所述待测电缆网的第一节点与所述待测电缆网的第二节点是一对一关系或者是一对多关系或者是多对多关系。

作为可选的技术方案，所述待测电缆网进一步包括多个第三节点，且每一所述第三节点为孔型，在所述测试装置的面板上设有多个散线测试排针，每一所述散线测试排针的信号接口分别与所述芯片的对应管脚相连，并且至少一所述散线测试排针的信号接口与对应第三节点相连；其中当所述控制装置发送控制命令至所述芯片，所述芯片在接收到所述控制命令后产生激励信号，并且所述激励信号通过所述芯片的管脚传送至对应第一节点，接着在对应第三节点接收到所述激励信号，再返回至所述控制装置，或者当所述控制装置发送控制命令至所述芯片，所述芯片在接收到所述控制命令后产生激励信号，并且所述激励信号通过所述芯片的管脚传送至对应第三节点，接着在对应第一节点接收到所述激励信号，再返回至所述控制装置，从而判断所述待测电缆网的第一节点和第三节点之间的导通/断开关系。

作为可选的技术方案，所述待测电缆网进一步包括多个第三节点，且每一所述第三节点为针型，在所述测试装置的面板上设有多个散线测试孔，每一所述散线测试孔的信号接口分别与所述芯片的对应管脚相连，并且至少一所述散线测试孔的信号接口与对应第三节点相连；其中当所述控制装置发送控制命令至所述芯片，所述芯片在接收到所述控制命令后产生激励信号，并且所述激励信号通过所述芯片的管脚传送至对应第一节点，接着在对应第三节点接收到所述激励信号，再返回至所述控制装置，或者当所述控制装置发送控制命令至所述芯片，所述芯片在接收到所述控制命令后产生激励信号，并且所述激励信号通过所述芯片的管脚传送至对应第三节点，接着在对应第一节点接收到所述激励信号，再返回至所述控制装置，从而判断所述待测电缆网的第一节点和第三节点之间的导通/断开关系。

作为可选的技术方案，所述芯片采用FPGA型芯片，多个FPGA型芯片能够通过菊花链路方式进行串联，以保证所述芯片的所有管脚的数量多于或等于所有所述通用测试座的所有信号接口的数量。

作为可选的技术方案，在所述测试装置内设有电池槽和电源接口；通过设置在所述电池槽内的电池或者通过与所述电源接口相连的外部电源，用以提供电能至所述测试装置。

本发明的另一目的在于，提供一种基于边界扫描的低频电缆网测试方法，采用上述基于边界扫描的低频电缆网测试系统，所述测试方法包括以下步骤：所述测试方法包括以下步骤：（1）控制装置发送一控制指令至测试装置的芯片；（2）所述测试装置的芯片解析控制命令，并且根据边界扫描规范产生一高电平的激励信号，接着所述激励信号依次通过所述芯片中的一与第一节点对应的管脚和对应信号接口传送至所述待测电缆网的对应第二节点；（3）所述控制装置获取待测电缆网的所有第二节点的电平状态，并判断有无接收到所述激励信号；（4）当有接收到所述激励信号时，所述控制装置对有接收到所述激励信号的相应第二节点记录为一第一信息；若没有接收到所述激励信号时，则所述控制装置对所有第二节点记录为一第二信息；（5）所述控制装置通过所述芯片再次产生一激励信号，并且所述激励信号通过所述芯片中的另一与第一节点对应的管脚和对应信号接口传送至所述待测电缆网的对应第二节点；（6）重复执行步骤（3）至步骤（5），直至每一所述第一节点均发送过激励信号；（7）所述控制装置根据第一信息和第二信息生成一矩阵式测试结果信息。

本发明的另一目的，在于提供一种基于边界扫描的低频电缆网测试方法，采用上述基于边界扫描的低频电缆网测试系统，所述待测电缆网进一步包括多个第三节点，所述测试方法包括以下步骤：（a）控制装置发送一控制指令至测试装置的芯片；（b）所述测试装置的芯片解析控制命令，并且根据边界扫描规范产生一高电平的激励信号，接着所述激励信号依次通过所述芯片中的一与第一节点对应的管脚和对应信号接口传送至所述待测电缆网的其他节点，其中所述其他节点为零个或一个或多个第一节点和第二节点和第三节点的任意组合；（c）所述控制装置获取所述待测电缆网的除发送激励信号节点之外的所有第一节点的电平状态，并判断有无接收到所述激励信号；当有接收到所述激励信号时，所述控制装置对有接收到所述激励信号的第一节点记录为通；所述控制装置对未接收到所述激励信号的第一节点记录为断；（d）所述控制装置获取待测电缆网所有第二节点的电平状态，并判断有无接收到所述激励信号；当有接收到所述激励信号时，所述控制装置对有接收到所述激励信号的第二节点记录为通；所述控制装置对没有接收到所述激励信号的第二节点记录为断；（e）所述控制装置获取待测电缆网所有第三节点的电平状态，并判断有无接收到所述激励信号；当有接收到所述激励信号时，所述控制装置对有接收到所述激励信号的第三节点记录为通；所述控制装置对没有接收到所述激励信号的第三节点记录为断；（f）重复执行步骤（a）至步骤（e），直至所述被测电缆网每一节点均发送过激励信号；（g）所述控制装置根据发送激励信号对应的节点和接收激励信号对应的节点之间的通或断关系生成矩阵式测试结果信息。

本发明的优点在于，本测试系统利用边界扫描原理（即JTAG规范），在计算机的控制下形成测试激励信号，并且通过采集和分析测试相应信息，以自动完成电缆的导通/断开测试，从而不仅能够避免手工测试过程中的失误，而且能够通过自动测试完成所电缆设计和电缆实物的一致性判断，以提升测试效率。另外，利用边界扫描规范和特点，在测试系统中的测试装置无需软件，通过与其相连的控制装置（例如计算机）的命令，以产生激励信号，从而完成对电缆的测试工作。此外，利用边界扫描所具有的可扩展性的特点，能够使测试装置满足不同类型及不同针孔数量的电缆。

附图说明

图1是本发明的一实施例中的基于边界扫描的低频电缆网测试系统的连接示意图。

图2是所述芯片的结构示意图。

图3是本发明的一实施例中的基于边界扫描的低频电缆网测试方法的步骤流程图。

图4是本发明的另一实施例中的基于边界扫描的低频电缆网测试方法的步骤流程图。

具体实施方式

下面结合附图对本发明提供的基于边界扫描的低频电缆网测试系统及测试方法的具体实施方式做详细说明。

参见图1，一种基于边界扫描的低频电缆网测试系统，包括一控制装置300、一测试装置1和一待测电缆网200。在所述测试装置1的一面板上设有多个通用测试座5（例如本实施例中的10个，但不限于此）和一边界扫描接口（或称为JTAG接口6）。所述控制装置300通过边界扫描电缆（或称为JTAG电缆9）及边界扫描接口与设置在所述测试装置1内部的芯片11通讯，参见图2所示。所述待测电缆网200包括多个第一节点201和多个第二节点202。所述第一节点201通过电缆203与所述第二节点204相连。每一所述通用测试座5包括多个信号接口，每一所述通用测试座5的每一信号接口分别与所述芯片11的对应管脚相连，并且每一所述通用测试座5的至少一信号接口与对应第一节点201相连，每一所述通用测试座5的至少另一信号接口与对应第二节点202相连。其中当所述控制装置300发送控制命令至所述芯片11，所述芯片11在接收到所述控制命令后产生一高电平的激励信号，并且所述激励信号通过所述芯片11的管脚传送至对应第一节点201，接着在对应第二节点202接收到所述激励信号，再返回至所述控制装置300，或者当所述控制装置300发送控制命令至所述芯片11，所述芯片11在接收到所述控制命令后产生一高电平的激励信号，并且所述激励信号通过所述芯片11的管脚传送至对应第二节点202，接着在对应第一节点201接收到所述激励信号，再返回至所述控制装置300，从而判断所述待测电缆网200的第一节点201和第二节点202之间的导通/断开关系。

在本发明的一实施例中，所述通用测试座采用座孔形式，在所述待测电缆网200的多个第一节点201和所述通用测试座5之间设有第一转接板100，所述第一转接板100内设有第一座孔102、第一座针103及第一头针101，所述第一头针101分别与第一座孔102及第一座针103相连，所述第一头针101用于与所述通用测试座5相连，所述第一座孔102和第一座针103用以与所述待测电缆网200的第一节点201相连，其中当所述待测电缆网200的第一节点201为针型时，第一节点201与第一座孔102相连，当所述待测电缆网200的第一节点201为孔型时，第一节点201与第一座针103相连。鉴于在实际操作中第一节点201的形状不同，通过使用第一转接板100，于是保证所述待测电缆网200的第一节点201能够通过第一转接板100与所述通用测试座5相配。在本发明的其他实施例中，若第一节点201的形状与所述通用测试座5的形状相配，则可以直接相连，无需使用第一转接板100。

在本发明的一实施例中，在所述待测电缆网200的多个第二节点202和所述通用测试座5之间设有第二转接板110，所述第二转接板110内设有第二座孔112、第二座针113及第二头针111，所述第二头针111分别与第二座孔112及第二座针113相连，所述第二头针111用于与所述通用测试座5相连，所述第二座孔112和第二座针113用以与所述待测电缆网200的第二节点202相连，其中当所述待测电缆网200的第二节点202为针型时，第二节点202与第二座孔112相连，当所述待测电缆网200的第二节点202为孔型时，第二节点202与第二座针113相连。鉴于在实际操作中第二节点202的形状不同，通过使用第二转接板110，于是保证所述待测电缆网200的第二节点202能够通过第二转接板110与所述通用测试座5相配。在本发明的其他实施例中，若第二节点202的形状与所述通用测试座5的形状相配，则可以直接相连，无需使用第二转接板110。

继续参见图1，在本发明的一实施例中，所述待测电缆网200进一步包括多个第三节点204，且每一所述第三节点204为孔型。所述第三节点204通过电缆203分别与第一节点201和第二节点202相连。于是，在所述测试装置1的面板上设有多个散线测试排针3，每一所述散线测试排针3的信号接口分别与所述芯片11的对应管脚相连，并且至少一所述散线测试排针3的信号接口与对应第三节点204相连；其中当所述控制装置300发送控制命令至所述芯片11，所述芯片11在接收到所述控制命令后产生一高电平的激励信号，并且所述激励信号通过所述芯片11的管脚传送至对应第一节点201，接着在对应第三节点204接收到所述激励信号，再返回至所述控制装置300，或者当所述控制装置300发送控制命令至所述芯片11，所述芯片11在接收到所述控制命令后产生一高电平激励信号，并且所述激励信号通过所述芯片11的管脚传送至对应第三节点204，接着在对应第一节点201接收到所述激励信号，再返回至所述控制装置300，从而判断所述待测电缆网200的第一节点201和第三节点204之间的导通/断开关系。

当然，所述第三节点204的形状并非限于上述的孔型。继续参见图1，在本发明的另一实施例中，所述待测电缆网200的多个第三节点204为针型。于是，在所述测试装置1的面板上设有多个散线测试孔2，每一所述散线测试孔2的信号接口分别与所述芯片11的对应管脚相连，并且至少一所述散线测试孔2的信号接口与对应第三节点204相连；其中当所述控制装置300发送控制命令至所述芯片11，所述芯片11在接收到所述控制命令后产生一高电平的激励信号，并且所述激励信号通过所述芯片11的管脚传送至对应第一节点201，接着在对应第三节点204接收到所述激励信号，再返回至所述控制装置300，或者当所述控制装置300发送控制命令至所述芯片11，所述芯片11在接收到所述控制命令后产生一高电平的激励信号，并且所述激励信号通过所述芯片11的管脚传送至对应第三节点204，接着在对应第一节点201接收到所述激励信号，再返回至所述控制装置300，从而判断所述待测电缆网200的第一节点201和第三节点204之间的导通/断开关系。

如图1所示，在所述待测电缆网200中包括多个第一节点201、多个第二节点202和多个第三节点204。获取所述第二节点202和第三节点204的之间的导通/断开关系，与上述获取所述第一节点201和第二节点202的之间的导通/断开关系或获取所述第一节点201和第三节点204的之间的导通/断开关系的方法相似。也就是说，利用所述芯片11的管脚、通用测试座5（或散线测试排针3、或散线测试孔2）、第一节点201、第二节点202（或第三节点204）之间的对应关系而获得获取所述第二节点202和第三节点204的之间的导通/断开关系。

在本发明的实施例中，所述待测电缆网200的第一节点201与所述待测电缆网200的第二节点202是一对一关系或者是一对多关系或者是多对多关系。同样，第一节点201与第三节点204也同样存在一对一关系或者是一对多关系或者是多对多关系。第二节点202与第三节点204也同样存在一对一关系或者是一对多关系或者是多对多关系。此外，也可能存在一部分第一节点201与第二节点202是一对一关系或者是一对多关系或者是多对多关系，其余一部分第一节点201与第三节点204是一对一关系或者是一对多关系或者是多对多关系。

需注意的是，在图1中仅示出所述待测电缆网200包括多个第一节点201、多个第二节点202和多个第三节点204，但本发明不限于此。所述待测电缆网200进一步可以包括多个第四节点、多个第五节点或多个第六节点（图中未示）等。所述第四节点与其他节点（如第一节点201、第二节点202等）之间的导通/断开关系，同样可以采用上述所述第一节点201和第三节点204的之间的导通/断开关系的测试方法，此处不再赘述。

参见图2和图1，在本发明的实施例中，所述芯片11的管脚通过PCB印刷线（图中未示）与通用测试座5、散线测试排针3、散线测试孔2的信号接口为一对一的连接。当然，所述芯片11的可用的管脚数量应该大于或等于所有通用测试座5、散线测试排针3、散线测试孔2的信号接口数量的总和。此外，每一所述通用测试座5的信号接口数量应该大于或等于待测电缆网200中任一接插件（例如第一节点201或第二节点202）的数量。当第三节点204为针型，所述散线测试孔2的信号接口的数量应该大于或等于第三节点204的数量。当第三节点204为孔型，所述散线测试排针3的信号接口的数量应该大于或等于第三节点204的数量。

在本发明的实施例中，所述芯片11采用FPGA型芯片，其不内置任何FPGA软件或处理器软件，但是其能够根据JTAG特性以解析所述控制装置300所发送的控制命令。多个FPGA型芯片能够通过菊花链路方式进行串联，以保证所述芯片11的所有管脚的数量多于或等于所有通用测试座5、散线测试排针3、散线测试孔2的信号接口数量的总和。例如，所述第一节点201的数量为50个，所述第二节点202的数量为25个，所述第三节点204的数量为25个，而每一所述芯片11的管脚的数量为25个。故，利用JTAG特性，采用菊花链路方式，使四个所述芯片11串联，从而能够提供100个管脚，以与所述待测电缆网200的第一节点201、第二节点202和第三节点204的信号接口一对一的连接。因此，基于所述芯片11支持边界扫描规范，所述测试装置1具有较好的扩展性，以满足不同节点（第一节点201、第二节点202及第三节点204）数量的待测电缆网200的导通/断开测试。

在本发明的实施例中，在所述测试装置1内设有电池槽8和电源接口7；通过设置在所述电池槽8内的电池或者通过与所述电源接口7相连的外部电源，用以提供电能至所述测试装置1。由于所述芯片11不运行任何程序，其功耗极低，因此能够延长使用电池供电的时间。所述测试装置1通过电源接口7与外部的直流电源（图中未标注）相连。优选地，所述电源接口7的两端采用USB接口的电缆10，直流电源优选采用计算机的USB供电接口。

在所述测试装置1上的一表面还设有一接地桩4，用以接地。

本发明的另一目的在于，提供一种基于边界扫描的低频电缆网测试方法，采用上述基于边界扫描的低频电缆网测试系统。

参见图3所示，在本发明的一实施例中，所述测试方法包括以下步骤：步骤S310、控制装置发送一控制指令至测试装置的芯片；步骤S320、所述测试装置的芯片解析控制命令，并且根据边界扫描规范产生一高电平的激励信号，接着所述激励信号依次通过所述芯片中的一与第一节点对应的管脚和对应信号接口传送至所述待测电缆网的对应第二节点；步骤S330、所述控制装置获取待测电缆网的所有第二节点的电平状态，并判断有无接收到所述激励信号；步骤S340、当有接收到所述激励信号时，所述控制装置对有接收到所述激励信号的相应第二节点记录为一第一信息；若没有接收到所述激励信号时，则所述控制装置对所有第二节点记录为一第二信息；步骤S350、所述控制装置通过所述芯片再次产生一激励信号，并且所述激励信号通过所述芯片中的另一与第一节点对应的管脚和对应信号接口传送至所述待测电缆网的对应第二节点；步骤S360、重复执行步骤S330至步骤S350，直至每一所述第一节点均发送过激励信号；S370、所述控制装置根据第一信息和第二信息生成一矩阵式测试结果信息。

在步骤S320中，在所述控制装置300发送控制指令至所述测试装置1的芯片11，所述芯片11接收到所述控制命令，并且解析该控制命令后产生激励信号（其为一种高电平信号）。另外需将所述芯片11中的一与第一节点201对应的第一个管脚设置为输出，将所述芯片11中的其余所有管脚设置为输入。需注意的是，此处其余所有管脚不仅包括与所有第二节点202对应的所有管脚，而且包括与所有第一节点201对应的所有管脚中除了第一管脚之外的管脚。在步骤S330中，将所述芯片11中的设置为输入的所述其余所有管脚的电平状态通过JTAG电缆9回送至所述控制装置300。于是，所述控制装置300获取待测电缆网200的所有第二节点202的电平状态。在步骤S340中，若发现有接收到所述激励信号时，所述控制装置300对有接收到所述激励信号的相应第二节点202记录为一第一信息，例如第一信息标记为1(或为通)，但不限于此。若没有接收到所述激励信号时，则所述控制装置300对所有第二节点202记录为一第二信息，例如第二信息为0(或为断)，但不限于此。接着，在步骤S350中，所述控制装置300通过所述芯片11再次产生一激励信号。将所述芯片11中的一与第一节点201对应的第二个管脚设置为输出，将所述芯片11中的其余所有管脚设置为输入。所述激励信号通过所述芯片11中的一与第一节点201对应的第二个管脚和对应信号接口传送至所述待测电缆网200的对应第二节点202。所述控制装置300再次获取待测电缆网200的所有第二节点202的电平状态。然后，判断有无接收到所述激励信号。若有接收到所述激励信号时，所述控制装置300对有接收到所述激励信号的相应第二节点202记录为一第一信息。若没有接收到所述激励信号时，则所述控制装置300对所有第二节点202记录为一第二信息。之后，所述控制装置300再一次产生一激励信号。将所述芯片11中的一与第一节点201对应的第三个管脚设置为输出，将所述芯片11中的其余所有管脚设置为输入。以此类推，直至每一所述第一节点201均发送过激励信号。在步骤S370中，所述控制装置300根据第一信息和第二信息而获得矩阵式测试结果信息。若获得矩阵式测试结果信息后，测试人员可以根据待测电缆网200的原始设计文件，以判断实际得到的待测电缆网200的第一节点201与第二节点202的对应关系是否正确。在其他实施例中，也可以自动将测试结果信息与设计文件作比对，以确定所设计的电缆与实物电缆是否一致。在上述该实施例中的实施步骤，只是针对所述待测电缆网200的第一节点201和第二节点202之间的对应关系。而在其他实施例中，当所述待测电缆网200包括第一节点201、第二节点202或第三节点204时，且当第一节点201发出激励信号时，可能在第一节点201、第二节点202或第三节点204，甚至是三者的任意组合（针对多对多关系）中，接收到所述激励信号。当然，当待测电缆网200包括多个第四节点、多个第五节点或多个第六节点（图中未示）等时，且当第一节点201发出激励信号时，可能在第一节点201、第二节点202或第三节点204，甚至是三者、四者、五者及六者的任意组合（针对多对多关系）中，接收到所述激励信号。

作为可选的技术方案，在步骤S360之后，进一步包括：i、所述测试装置的芯片解析控制命令，并且根据边界扫描规范产生一高电平的激励信号，接着所述激励信号依次通过一个与第二节点对应的所述芯片管脚和对应信号接口传送至所述待测电缆网的对应第一节点；ii、所述控制装置扫描待测电缆网的所有第一节点，并判断有无接收到所述激励信号；iii、当有接收到所述激励信号时，所述控制装置对有接收到所述激励信号的相应第一节点记录为一第一信息；若没有接收到所述激励信号时，则所述控制装置对所有第一节点记录为一第二信息；iv、所述控制装置通过所述芯片再次产生一激励信号，并且所述激励信号通过所述芯片中的另一与第二节点对应的管脚和对应信号接口传送至所述待测电缆网的对应第一节点；v、重复执行步骤ii至步骤iv，直至每一所述第二节点均发送过激励信号。

步骤S310至步骤S360主要是针对第一节点201作为输出激励信号，获取其他节点的电平状态的情况，进而判断第一节点201与第二节点202或第三节点204的一对一关系或一对多关系。而通过执行第二节点202或第三节点204作为输出激励信号，获取所有第一节点201的电平状态，以进一步判断第一节点201与第二节点202或第三节点204之间是否存在多对多关系。

需注意的是，当所述芯片11的管脚通过PCB印刷线与通用测试座5、散线测试排针3、散线测试孔2的信号接口为一对一的连接时，需要遍历所述芯片11的所有管脚。

上述步骤S310至S370的执行，可以通过计算机和芯片11的配合使用，并利用边界扫描原理（即JTAG规范），在计算机的控制下形成测试激励信号，以及通过采集和分析测试相应信息，以自动对所述待测电缆网200的各个节点之间的导通/断开进行测试，进而获得对应关系。因此，所述测试方法不仅能够避免手工测试过程中的失误，而且能够通过自动测试完成所设计的电缆和实际电缆的一致性判断来提升测试效率。

本发明的另一目的在于，提供一种基于边界扫描的低频电缆网测试方法，采用上述基于边界扫描的低频电缆网测试系统。所述待测电缆网进一步包括多个第三节点。

参见图4所示，在本发明的另一实施例中，所述测试方法包括以下步骤：步骤S410、控制装置发送一控制指令至测试装置的芯片；步骤S420、所述测试装置的芯片解析控制命令，并且根据边界扫描规范产生一高电平的激励信号，接着所述激励信号依次通过所述芯片中的一与第一节点对应的管脚和对应信号接口传送至所述待测电缆网的其他节点，其中所述其他节点为零个或一个或多个第一节点和第二节点和第三节点的任意组合；步骤S430、所述控制装置获取所述待测电缆网的除发送激励信号节点之外的所有第一节点的电平状态，并判断有无接收到所述激励信号；当有接收到所述激励信号时，所述控制装置对有接收到所述激励信号的第一节点记录为通；所述控制装置对未接收到所述激励信号的第一节点记录为断；步骤S440、所述控制装置获取待测电缆网所有第二节点的电平状态，并判断有无接收到所述激励信号；当有接收到所述激励信号时，所述控制装置对有接收到所述激励信号的第二节点记录为通；所述控制装置对没有接收到所述激励信号的第二节点记录为断；步骤S450、所述控制装置获取待测电缆网所有第三节点的电平状态，并判断有无接收到所述激励信号；当有接收到所述激励信号时，所述控制装置对有接收到所述激励信号的第三节点记录为通；所述控制装置对没有接收到所述激励信号的第三节点记录为断；步骤S460、重复执行步骤S410至步骤S450，直至所述被测电缆网每一节点均发送过激励信号；步骤S470、所述控制装置根据发送激励信号对应的节点和接收激励信号对应的节点之间的通或断关系生成矩阵式测试结果信息。

在步骤420中，所述其他节点为零个或多个第一节点和第二节点和第三节点的任意组合。若所述待测电缆网存在第四节点，则其他节点可以是零个或多个第一节点和第二节点和第三节点的组合和第四节点的任意组合，以此类推。在所述待测电缆网的任一个节点发送激励信号后，可能没有任何其他节点能够接收到激励信号，也可能存在多个节点能够接收到激励信号，上述多个节点可能是待测电缆网的除发送激励信号之外的所有节点的任意组合。

步骤410至步骤470的实施描述请参考前一实施例中关于步骤310至步骤370的叙述，在此不再赘述。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。    

Claims (10)

1.一种基于边界扫描的低频电缆网测试系统，其特征在于，包括一控制装置、一测试装置和一待测电缆网；在所述测试装置的一面板上设有多个通用测试座和一边界扫描接口；所述控制装置通过边界扫描电缆及边界扫描接口与设置在所述测试装置内部的芯片通讯；所述待测电缆网包括多个第一节点和多个第二节点；每一所述通用测试座包括多个信号接口，每一所述通用测试座的每一信号接口分别与所述芯片的对应管脚相连，并且每一所述通用测试座的至少一信号接口与对应第一节点相连，每一所述通用测试座的至少另一信号接口与对应第二节点相连；其中当所述控制装置发送控制命令至所述芯片，所述芯片在接收到所述控制命令后产生激励信号，并且所述激励信号通过所述芯片的管脚传送至对应第一节点，接着在对应第二节点接收到所述激励信号，再返回至所述控制装置，或者当所述控制装置发送控制命令至所述芯片，所述芯片在接收到所述控制命令后产生激励信号，并且所述激励信号通过所述芯片的管脚传送至对应第二节点，接着在对应第一节点接收到所述激励信号，再返回至所述控制装置，从而判断所述待测电缆网的第一节点和第二节点之间的导通/断开关系。

2.根据权利要求1所述的基于边界扫描的低频电缆网测试系统，其特征在于，所述通用测试座采用座孔形式，在所述待测电缆网的多个第一节点和所述通用测试座之间设有第一转接板，所述第一转接板内设有第一座孔、第一座针及第一头针，所述第一头针分别与第一座孔及第一座针相连，所述第一头针用于与所述通用测试座相连，所述第一座孔和第一座针用以与所述待测电缆网的第一节点相连，其中当所述待测电缆网的第一节点为针型时，第一节点与第一座孔相连，当所述待测电缆网的第一节点为孔型时，第一节点与第一座针相连。

3.根据权利要求1或2所述的基于边界扫描的低频电缆网测试系统，其特征在于，在所述待测电缆网的多个第二节点和所述通用测试座之间设有第二转接板，所述第二转接板内设有第二座孔、第二座针及第二头针，所述第二头针分别与第二座孔及第二座针相连，所述第二头针用于与所述通用测试座相连，所述第二座孔和第二座针用以与所述待测电缆网的第二节点相连，其中当所述待测电缆网的第二节点为针型时，第二节点与第二座孔相连，当所述待测电缆网的第二节点为孔型时，第二节点与第二座针相连。

4.根据权利要求1所述的基于边界扫描的低频电缆网测试系统，其特征在于，所述待测电缆网的第一节点与所述待测电缆网的第二节点是一对一关系或者是一对多关系或者是多对多关系。

5.根据权利要求1所述的基于边界扫描的低频电缆网测试系统，其特征在于，所述待测电缆网进一步包括多个第三节点，且每一所述第三节点为孔型，在所述测试装置的面板上设有多个散线测试排针，每一所述散线测试排针的信号接口分别与所述芯片的对应管脚相连，并且至少一所述散线测试排针的信号接口与对应第三节点相连；其中当所述控制装置发送控制命令至所述芯片，所述芯片在接收到所述控制命令后产生激励信号，并且所述激励信号通过所述芯片的管脚传送至对应第一节点，接着在对应第三节点接收到所述激励信号，再返回至所述控制装置，或者当所述控制装置发送控制命令至所述芯片，所述芯片在接收到所述控制命令后产生激励信号，并且所述激励信号通过所述芯片的管脚传送至对应第三节点，接着在对应第一节点接收到所述激励信号，再返回至所述控制装置，从而判断所述待测电缆网的第一节点和第三节点之间的导通/断开关系。

6.根据权利要求1所述的基于边界扫描的低频电缆网测试系统，其特征在于，所述待测电缆网进一步包括多个第三节点，且每一所述第三节点为针型，在所述测试装置的面板上设有多个散线测试孔，每一所述散线测试孔的信号接口分别与所述芯片的对应管脚相连，并且至少一所述散线测试孔的信号接口与对应第三节点相连；其中当所述控制装置发送控制命令至所述芯片，所述芯片在接收到所述控制命令后产生激励信号，并且所述激励信号通过所述芯片的管脚传送至对应第一节点，接着在对应第三节点接收到所述激励信号，再返回至所述控制装置，或者当所述控制装置发送控制命令至所述芯片，所述芯片在接收到所述控制命令后产生激励信号，并且所述激励信号通过所述芯片的管脚传送至对应第三节点，接着在对应第一节点接收到所述激励信号，再返回至所述控制装置，从而判断所述待测电缆网的第一节点和第三节点之间的导通/断开关系。

7.根据权利要求1所述的基于边界扫描的低频电缆网测试系统，其特征在于，所述芯片采用FPGA型芯片，多个FPGA型芯片能够通过菊花链路方式进行串联，以保证所述芯片的所有管脚的数量多于或等于所有所述通用测试座的所有信号接口的数量。

8.根据权利要求1所述的基于边界扫描的低频电缆网测试系统，其特征在于，在所述测试装置内设有电池槽和电源接口；通过设置在所述电池槽内的电池或者通过与所述电源接口相连的外部电源，用以提供电能至所述测试装置。

9.一种基于边界扫描的低频电缆网测试方法，采用权利要求1所述的基于边界扫描的低频电缆网测试系统，其特征在于，所述测试方法包括以下步骤：

（1）控制装置发送一控制指令至测试装置的芯片；

（2）所述测试装置的芯片解析控制命令，并且根据边界扫描规范产生一高电平的激励信号，接着所述激励信号依次通过所述芯片中的一与第一节点对应的管脚和对应信号接口传送至所述待测电缆网的对应第二节点；

（3）所述控制装置获取待测电缆网的所有第二节点的电平状态，并判断有无接收到所述激励信号；

（4）当有接收到所述激励信号时，所述控制装置对有接收到所述激励信号的相应第二节点记录为一第一信息；若没有接收到所述激励信号时，则所述控制装置对所有第二节点记录为一第二信息；

（5）所述控制装置通过所述芯片再次产生一激励信号，并且所述激励信号通过所述芯片中的另一与第一节点对应的管脚和对应信号接口传送至所述待测电缆网的对应第二节点；

（6）重复执行步骤（3）至步骤（5），直至每一所述第一节点均发送过激励信号；

（7）所述控制装置根据第一信息和第二信息生成一矩阵式测试结果信息。

10.一种基于边界扫描的低频电缆网测试方法，采用权利要求1所述的基于边界扫描的低频电缆网测试系统，其特征在于，所述待测电缆网进一步包括多个第三节点，所述测试方法包括以下步骤： 

（a）控制装置发送一控制指令至测试装置的芯片；

（b）所述测试装置的芯片解析控制命令，并且根据边界扫描规范产生一高电平的激励信号，接着所述激励信号依次通过所述芯片中的一与第一节点对应的管脚和对应信号接口传送至所述待测电缆网的其他节点，其中所述其他节点为零个或一个或多个第一节点和第二节点和第三节点的任意组合；

（c）所述控制装置获取所述待测电缆网的除发送激励信号节点之外的所有第一节点的电平状态，并判断有无接收到所述激励信号；当有接收到所述激励信号时，所述控制装置对有接收到所述激励信号的第一节点记录为通；所述控制装置对未接收到所述激励信号的第一节点记录为断；

（d）所述控制装置获取待测电缆网所有第二节点的电平状态，并判断有无接收到所述激励信号；当有接收到所述激励信号时，所述控制装置对有接收到所述激励信号的第二节点记录为通；所述控制装置对没有接收到所述激励信号的第二节点记录为断；

（e）所述控制装置获取待测电缆网所有第三节点的电平状态，并判断有无接收到所述激励信号；当有接收到所述激励信号时，所述控制装置对有接收到所述激励信号的第三节点记录为通；所述控制装置对没有接收到所述激励信号的第三节点记录为断；

（f）重复执行步骤（a）至步骤（e），直至所述被测电缆网每一节点均发送过激励信号；

（g）所述控制装置根据发送激励信号对应的节点和接收激励信号对应的节点之间的通或断关系生成矩阵式测试结果信息。