TWI708954B - 邊界掃描測試系統及其方法 - Google Patents
邊界掃描測試系統及其方法 Download PDFInfo
- Publication number
- TWI708954B TWI708954B TW108133808A TW108133808A TWI708954B TW I708954 B TWI708954 B TW I708954B TW 108133808 A TW108133808 A TW 108133808A TW 108133808 A TW108133808 A TW 108133808A TW I708954 B TWI708954 B TW I708954B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- boundary scan
- cpu
- pins
- line network
- Prior art date
Links
Images
Abstract
一種邊界掃描測試系統及其方法,透過每一中央處理單元(Central Processing Unit,CPU)測試卡的第一回送線路的兩端分別連接另一個CPU測試卡與一個雙列直插式記憶體模組(Dual In-Line Memory Modules,DIMM)測試卡的邊界掃描單元,每一CPU測試卡的第二回送線路的兩端分別各自連接一個DIMM測試卡的邊界掃描單元,而產生多個邊界掃描線網;測試控制主機可執行診斷程序,以在每一邊界掃描線網中,任選其中一個邊界掃描單元使其發出激勵信號,其他邊界掃描單元接收對應的響應信號,並比對每一邊界掃描線網中每一響應信號與其對應的期望信號,以輸出每一邊界掃描線網的診斷結果。
Description
本發明涉及一種測試系統及其方法,特別是邊界掃描測試系統及其方法。
在伺服器主機板生產線上,都是使用主機板原裝CPU進行邊界掃描測試。每測試一片主機板就要插拔一次CPU,大量的測試會造成CPU的損壞,使得CPU成了測試損耗品。由於主機板原裝CPU價格昂貴,因此,存在測試成本過高的問題。
有鑑於此,相關業者開始依據生產線實際需求著手研發CPU測試卡。然而,由於CPU測試卡的尺寸需與原裝CPU的尺寸一致,故在設計CPU測試卡的過程中,需面臨如何在原裝CPU的尺寸下配置上千個待測引腳的測試資源之挑戰。
因此,目前市面上的CPU測試卡一般採用多片設計,每一片測試卡僅覆蓋CPU插槽的一部分引腳,測試過程中需將測試卡一片一片進行更換與測試,然後綜合多片的測試結果輸出測試報告,但此方法存在頻繁更換測試卡所帶來的時間成本、測試治具設計、測試流程控制等問題,而不適用於生產線。
綜上所述,如何依據生產線實際需求設計出成本夠低且可以輔助產線邊界掃描測試過程的CPU測試卡,進而對應設計出一種較佳的邊界掃描測試流程,一直是相關業者當前重要研發課題之一。
本發明揭露一種邊界掃描測試系統及其方法。
首先,本發明揭露一種邊邊界掃描測試系統,用以對待測主機板進行邊界掃描測試,其中,待測主機板包括多個CPU插槽與多個DIMM插槽,該些CPU插槽之間透過多個快速通道互聯(Quick Path Interconnect,QPI)線路相連,該些CPU插槽與該些DIMM插槽之間透過多個輸入輸出(I/O)線路相連。邊界掃描測試系統包括:多個CPU測試卡(test card)、多個DIMM測試卡與測試控制主機。該些CPU測試卡用以依據一對一方式插設於該些CPU插槽,每一CPU測試卡包括多個第一回送線路與多個第二回送線路,每一CPU測試卡的每一第一回送線路的兩端分別連接一個QPI線路與一個I/O線路,每一CPU測試卡的每一第二回送線路的兩端分別各自連接一個I/O線路。該些DIMM測試卡用以依據一對一方式插設於該些DIMM插槽,每一DIMM測試卡包括至少一邊界掃描單元,每一DIMM測試卡的至少一邊界掃描單元連接一個I/O線路。測試控制主機用以依據該些CPU測試卡、該些DIMM測試卡與待測主機板之連接關係產生多個邊界掃描線網,以及執行診斷程序,以在每一邊界掃描線網中,任選該些邊界掃描單元其中之一使其發出激勵信號,其他該邊界掃描單元接收對應的響應信號,並比對每一邊界掃描線網中每一響應信號與其對應的期望信號,以輸出每一邊界掃描線網的診斷結果。
另外,本發明揭露一種邊界掃描測試方法,此方法包括以下步驟:提供待測主機板、多個CPU測試卡與多個DIMM測試卡,其中,待測主機板包括多個CPU插槽與多個DIMM插槽,該些CPU插槽之間透過多個QPI線路相連,該些CPU插槽與該些DIMM插槽之間透過多個輸入輸出線路相連,每一CPU測試卡包括多個第一回送線路與多個第二回送線路,每一DIMM測試卡包括至少一邊界掃描單元;以一對一方式插設該些CPU測試卡於該些CPU插槽,使每一CPU測試卡的每一第一回送線路的兩端分別連接一個QPI線路與一個I/O線路,使每一CPU測試卡的每一第二回送線路的兩端分別各自連接一個I/O線路;以一對一方式插設該些DIMM測試卡於該些DIMM插槽,使每一DIMM測試卡的至少一邊界掃描單元連接一個I/O線路;依據該些CPU測試卡、該些DIMM測試卡與待測主機板之連接關係產生多個邊界掃描線網;在每一邊界掃描線網中,任選該些邊界掃描單元其中之一使其發出激勵信號,其他該邊界掃描單元接收對應的響應信號;以及比對每一邊界掃描線網中每一響應信號與其對應的期望信號,以輸出每一邊界掃描線網的診斷結果。
本發明所揭露之邊界掃描測試系統及其方法如上,與先前技術的差異在於本發明是透過每一CPU測試卡的第一回送線路的兩端分別連接另一個CPU測試卡與一個DIMM測試卡的邊界掃描單元,每一CPU測試卡的第二回送線路的兩端分別各自連接一個DIMM測試卡的邊界掃描單元,而產生多個邊界掃描線網;測試控制主機可執行診斷程序,以在每一邊界掃描線網中,任選其中一個邊界掃描單元使其發出激勵信號,其他邊界掃描單元分別接收對應的響應信號,並比對每一邊界掃描線網中每一響應信號與其對應的期望信號,以輸出每一邊界掃描線網的診斷結果。
透過上述的技術手段,本發明的CPU測試卡可在原裝CPU的尺寸下實現對待測引腳的基本覆蓋,以最大程度地節省測試資源,邊界掃描測試過程中無需頻繁更換CPU測試卡,且診斷過程清晰、方便,可以準確覆蓋所有故障的引腳。
50:待測主機板
52:CPU插槽
54:DIMM插槽
60:TAP控制器
110:CPU測試卡
112:第二回送線路
114:第一回送線路
116:邊界掃描晶片
120:DIMM測試卡
122:邊界掃描單元
130:測試控制主機
步驟210:提供待測主機板、多個CPU測試卡與多個DIMM測試卡,其中,待測主機板包括多個CPU插槽與多個DIMM插槽,該些CPU插槽之間透過多個QPI線路相連,該些CPU插槽與該些DIMM插槽之間透過多個輸入輸出線路相連,每一CPU測試卡包括多個第一回送線路與多個第二回送線路,每一DIMM測試卡包括至少一邊界掃描單元
步驟220:以一對一方式插設該些CPU測試卡於該些CPU插槽,使每一CPU測試卡的每一第一回送線路的兩端分別連接一個QPI線路與一個I/O線路,使每一CPU測試卡的每一第二回送線路的兩端分別各自連接一個I/O線路
步驟230:以一對一方式插設該些DIMM測試卡於該些DIMM插槽,使每一DIMM測試卡的至少一邊界掃描單元連接一個I/O線路
步驟240:依據該些CPU測試卡、該些DIMM測試卡與待測主機板之連接關係產生多個邊界掃描線網
步驟250:在每一邊界掃描線網中,任選該些邊界掃描單元其中之一使其發出激勵信號,其他該邊界掃描單元接收對應的響應信號
步驟260:比對每一邊界掃描線網中每一響應信號與其對應的期望信號,以輸出每一邊界掃描線網的診斷結果
第1圖為本發明邊界掃描測試系統之一實施例的結構示意圖。
第2圖為第1圖的邊界掃描測試系統執行邊界掃描測試方法之一實施例的方法流程圖。
以下將配合圖式及實施例來詳細說明本發明之實施方式,藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。
請先參閱「第1圖」,「第1圖」為本發明邊界掃描測試系統之一實施例的結構示意圖。在本實施例中,邊界掃描測試系統可用以對待測主機板50進行邊界掃描測試,待測主機板50可包括多個中央處理單元(Central Processing Unit,CPU)插槽52與多個雙列直插式記憶體模組(Dual In-Line Memory Modules,DIMM)插槽54,該些CPU插槽52之間透過多個快速通道互聯(Quick Path Interconnect,QPI)線路相連,該些CPU插槽52與該些DIMM插槽54之間透過多個輸入輸出(I/O)線路相連。為避免說明過於複雜,在本實施
例中,僅以兩個CPU插槽52、八個DIMM插槽54、十個I/O線路(如「第1圖」的虛線所示)、兩個QPI線路(如「第1圖」的粗鏈線所示)進行說明,但本實施例並非用以限定本發明,可依據實際狀況進行調整。
邊界掃描測試系統可包括:多個CPU測試卡(test card)110、多個DIMM測試卡120、測試存取埠(Test Access Port,TAP)控制器60與測試控制主機130,該些CPU測試卡110用以依據一對一方式插設於該些CPU插槽52(圖面僅以兩者之間具有連接線表示),該些DIMM測試卡120用以依據一對一方式插設於該些DIMM插槽54(圖面僅以兩者之間具有連接線表示),因此,本實施例的CPU測試卡110數量為兩個,DIMM測試卡120數量為八個。其中,測試控制主機130可透過TAP控制器60與待測主機板50以與插設於該些CPU插槽52上的該些CPU測試卡110以及插設於該些DIMM插槽54上的該些DIMM測試卡120相互連接以及相互傳遞信息與資料,以進行邊界掃描測試。需注意的是,每一CPU測試卡110的尺寸需與原裝CPU的尺寸一致,每一DIMM測試卡120的尺寸需與原裝DIMM的尺寸一致。
每一CPU測試卡110可包括多個第一回送線路114與多個第二回送線路112,當每一CPU測試卡110插設於CPU插槽52時,每一CPU測試卡110的每一第一回送線路114的兩端可分別連接一個QPI線路與一個I/O線路,每一CPU測試卡110的每一第二回送線路112的兩端可分別各自連接一個I/O線路;每一DIMM測試卡120可包括至少一邊界掃描單元122,當每一DIMM測試卡120插設於DIMM插槽54時,每一DIMM測試卡120的至少一邊界掃描單元122可連接一個I/O線路。為避免說明過於複雜,在本實施例中,每一CPU測試卡110可包括一個第二回送線路112與兩個第一回送線路114,六個DIMM測試卡120可包括一個邊
界掃描單元122,兩個DIMM測試卡120可包括兩個邊界掃描單元122,但本實施例並非用以限定本發明,可依據實際狀況進行調整。其中,每一邊界掃描單元122可以作為激勵端或響應端。
測試控制主機130可依據該些CPU測試卡110、該些DIMM測試卡120與待測主機板50之連接關係產生多個邊界掃描線網。其中,每一邊界掃描線網包括多個測試路徑引腳,每一邊界掃描線網所包括的該些測試路徑引腳係為該邊界掃描線網的邊界掃描路徑經過的引腳,可為CPU插槽52上用以與DIMM插槽連接的連接引腳(即CPU插槽52與I/O線路連接的引腳)、DIMM插槽54上用以與CPU插槽52連接的輸入輸出(I/O)引腳(即DIMM插槽54與I/O線路連接的引腳)。
在本實施例中,共有四個邊界掃描線網,第一個邊界掃描線網的邊界掃描路徑可自端點g(即邊界掃描單元122)出發,經過引腳G(即DIMM插槽54與I/O線路連接的引腳)、引腳M(即CPU插槽52與I/O線路連接的引腳)、第二回送線路112、引腳N(即CPU插槽52與I/O線路連接的引腳)與引腳H(即DIMM插槽54與I/O線路連接的引腳),直到端點h(即另一個邊界掃描單元122),故第一個邊界掃描線網所包括的該些測試路徑引腳係為引腳G、引腳M、引腳N與引腳H;第二個邊界掃描線網的邊界掃描路徑可自端點e(即邊界掃描單元122)出發,經過引腳E(即DIMM插槽54與I/O線路連接的引腳)、引腳O(即CPU插槽52與I/O線路連接的引腳)、第一個第一回送線路114、引腳R(即CPU插槽52與另一CPU插槽52連接的引腳)、QPI線路、引腳S(即CPU插槽52與另一CPU插槽52連接的引腳)、第二個第一回送線路114、引腳V(即CPU插槽52與I/O線路連接的引腳)與引腳F(即DIMM插槽54與I/O線路連接的引腳),直到端點f
(即邊界掃描單元122),故第二個邊界掃描線網所包括的該些測試路徑引腳係為引腳E、引腳O、引腳R、引腳S、引腳V與引腳F;第三個邊界掃描線網的邊界掃描路徑可自端點a(即邊界掃描單元122)出發,並於經過引腳A(即DIMM插槽54與I/O線路連接的引腳)後分成兩個子路徑,第一個子路徑為經過引腳C(即DIMM插槽54與I/O線路連接的引腳)而進入端點c(即邊界掃描單元122),第二個子路徑為經過引腳P(即CPU插槽52與I/O線路連接的引腳)、第一個第一回送線路114、引腳Q(即CPU插槽52與另一CPU插槽52連接的引腳)、QPI線路、引腳T(即CPU插槽52與另一CPU插槽52連接的引腳)、第二個第一回送線路114與引腳U(即CPU插槽52與I/O線路連接的引腳),而經過引腳U後又可分別經過引腳D(即DIMM插槽54與I/O線路連接的引腳)而進入端點d(即邊界掃描單元122),以及經過引腳B(即DIMM插槽54與I/O線路連接的引腳)而進入端點b(即邊界掃描單元122),故第三個邊界掃描線網所包括的該些測試路徑引腳係為引腳A、引腳P、引腳Q、引腳T、引腳U、引腳D、引腳B與引腳C;第四個邊界掃描線網的邊界掃描路徑可自端點i(即邊界掃描單元122)出發,經過引腳I(即DIMM插槽54與I/O線路連接的引腳)、引腳W(即CPU插槽52與I/O線路連接的引腳)、第二回送線路112、引腳X(即CPU插槽52與I/O線路連接的引腳)與引腳J(即DIMM插槽54與I/O線路連接的引腳),直到端點j(即邊界掃描單元122),故第四個邊界掃描線網所包括的該些測試路徑引腳係為引腳I、引腳W、引腳X與引腳J。
測試控制主機130可對每一邊界掃描線網執行診斷程序,以在每一邊界掃描線網中,任選該些邊界掃描單元122其中之一使其發出激勵信號,其他該邊界掃描單元122接收對應的響應信號,並比對每一邊界掃描線網中每一響
應信號與其對應的期望信號,以輸出每一邊界掃描線網的診斷結果。換句話說,測試控制主機130可依據每一邊界掃描線網的邊界掃描路徑進行邊界掃描測試,當任選每一邊界掃描線網中該些邊界掃描單元122其中之一作為激勵端使其發出激勵信號後,可基於其邊界掃描路徑預期得知該邊界掃描線網中其他該邊界掃描單元122(即響應端)會接受到的期望信號,若某一邊界掃描單元122所接收到的響應信號不符合其預計接收到的期望信號時,表示該邊界掃描線網存在故障的引腳,測試控制主機130需進一步依據每一邊界掃描線網的測試成果(即每一邊界掃描線網的每一響應信號)進行故障診斷,以輸出每一邊界掃描線網的診斷結果。其中,診斷結果係用以表示每一邊界掃描線網所包括的測試路徑引腳是否與主機板間焊接正常,以及是否有開路或短路等故障的情形。
其中,依據每一邊界掃描線網的測試成果進行故障診斷的原則包括:(1)當某一邊界掃描線網中僅一個響應信號不符合其對應的期望信號時,將接收不符合其對應的期望信號的響應信號的邊界掃描單元所對應連接的一個測試路徑引腳報錯;(2)當某一邊界掃描線網中所有的該些響應信號皆不符合其對應的該些期望信號時,將該邊界掃描線網所包括的全部該些測試路徑引腳報錯;以及(3)若某一邊界掃描線網中多個測試路徑經過某一測試路徑引腳時,確認經過該測試路徑引腳的該些測試路徑是否測試通過,若經過該測試路徑引腳的該些測試路徑至少其中之一測試通過時,表示該測試路徑引腳測試通過;若該經過測試路徑引腳的該些測試路徑全部測試失敗時,則將該測試路徑引腳測試報錯。
以本實施例的第三個邊界掃描線網為例進行說明,當選擇端點a作為激勵端以發出激勵信號時,若僅作為響應端的端點b其所接收到的響應信號
不符合其對應的期望信號,則將端點b所對應連接的測試路徑引腳(即引腳B)報錯,此時,由於作為響應端的端點d所接收到的響應信號符合其對應的期望信號,故端點b與端點d共用的測試路徑引腳A、P、Q、T、U並不會報錯;若僅作為響應端的端點c其所接收到的響應信號不符合其對應的期望信號,則將端點c所對應連接的測試路徑引腳(即引腳C)報錯;若僅作為響應端的端點d其所接收到的響應信號不符合其對應的期望信號,則將端點d所對應連接的測試路徑引腳(即引腳D)報錯;若作為響應端的端點b與端點c其所接收到的響應信號不符合其對應的期望信號,則將端點b與端點c所對應連接的測試路徑引腳(即引腳B與引腳C)報錯;若作為響應端的端點c與端點d其所接收到的響應信號不符合其對應的期望信號,則將端點c與端點d所對應連接的測試路徑引腳(即引腳C與引腳D)報錯;若作為響應端的端點b與端點d其所接收到的響應信號不符合其對應的期望信號,由於端點b與端點d之間有共用的測試路徑引腳A、P、Q、T、U,故除了將端點b與端點d所對應連接的測試路徑引腳(即引腳B與引腳D)報錯以外,還需將共用的測試路徑引腳A、P、Q、T、U都報錯;若作為響應端的所有端點(即端點b、端點c與端點d)其所接收到的響應信號不符合其對應的期望信號,則將該邊界掃描線網所包括的全部測試路徑引腳(即引腳A、引腳B、引腳C、引腳D、引腳P、引腳Q、引腳T與引腳U)報錯。因此,測試控制主機130可依據第三個邊界掃描線網的測試成果進行故障診斷,以輸出該邊界掃描線網的診斷結果。
此外,在本實施例中,每一CPU測試卡110上可設置有至少一邊界掃描晶片116,當每一CPU測試卡110插設於對應的CPU插槽52時,該至少一邊界掃描晶片116可連接該CPU插槽52的多個接地(GND)引腳、多個電源(Power)
引腳與多個控制輸入輸出(Control I/O)引腳。需注意的是,為避免說明過於複雜,在本實施例中,每一CPU測試卡110上僅設置一個邊界掃描晶片116,每一邊界掃描晶片116僅與一個接地引腳(即引腳m或引腳s)、一個電源引腳(即引腳n或引腳t)以及一個控制輸入輸出引腳(即引腳p或引腳u)連接,但本實施例並非用以限定本發明。
在本實施例中,測試控制主機130可透過TAP控制器60與待測主機板50以與插設於該些CPU插槽52上的該些CPU測試卡110相互連接以及相互傳遞信息與資料,以對該些接地引腳、該些電源引腳與該些控制輸入輸出引腳進行邊界掃描測試。
在本實施例中,透過每一CPU測試卡110的第一回送線路與第二回送線路的設計,使每一CPU測試卡110可覆蓋每一CPU插槽52上所有的QPI引腳(即CPU插槽52與QPI線路連接的引腳)以及其與DIMM插槽之間的連接引腳(即CPU插槽52與I/O線路連接的引腳),因此,當測試控制主機130可透過TAP控制器60對該些引腳進行邊界掃描測試時,該些CPU測試卡110無需提供邊界掃描硬體資源,減少在原裝CPU的尺寸下需配置的測試資源。此外,透過每一CPU測試卡110上設置的邊界掃描晶片116的設計,使每一CPU測試卡110可覆蓋每一CPU插槽52上部分的接地引腳、電源引腳與控制輸入輸出引腳,因此,當測試控制主機130可透過TAP控制器60對該些引腳進行邊界掃描測試時,需要該些CPU測試卡110提供邊界掃描硬體資源。
以本發明的CPU測試卡取代以Intel公司的Haswell型CPU為例,由於Haswell型CPU對應的CPU插槽有3647個引腳,本發明的CPU測試卡藉由第一回送線路、第二回送線路與設置邊界掃描晶片的設計可基本覆蓋Haswell型CPU
的166個接地引腳、76個電源引腳與297個控制輸入輸出引腳,還可覆蓋每一CPU插槽上所有的QPI引腳與連接引腳(共916個引腳),因此,本發明的CPU測試卡可在原裝CPU的尺寸下配置CPU插槽全部引腳的百分之四十的測試覆蓋,以最大程度地節省測試資源,邊界掃描測試過程中無需頻繁更換CPU測試卡,且診斷過程清晰、方便,可以準確覆蓋所有故障的引腳。
接著,請參閱「第2圖」,「第2圖」為「第1圖」的邊界掃描測試系統執行邊界掃描測試方法之一實施例的方法流程圖。在本實施例中,邊界掃描測試方法可包括以下步驟:提供待測主機板、多個CPU測試卡與多個DIMM測試卡,其中,待測主機板包括多個CPU插槽與多個DIMM插槽,該些CPU插槽之間透過多個QPI線路相連,該些CPU插槽與該些DIMM插槽之間透過多個輸入輸出線路相連,每一CPU測試卡包括多個第一回送線路與多個第二回送線路,每一DIMM測試卡包括至少一邊界掃描單元(步驟210);以一對一方式插設該些CPU測試卡於該些CPU插槽,使每一CPU測試卡的每一第一回送線路的兩端分別連接一個QPI線路與一個I/O線路,使每一CPU測試卡的每一第二回送線路的兩端分別各自連接一個I/O線路(步驟220);以一對一方式插設該些DIMM測試卡於該些DIMM插槽,使每一DIMM測試卡的至少一邊界掃描單元連接一個I/O線路(步驟230);依據該些CPU測試卡、該些DIMM測試卡與待測主機板之連接關係產生多個邊界掃描線網(步驟240);在每一邊界掃描線網中,任選該些邊界掃描單元其中之一使其發出激勵信號,其他該邊界掃描單元接收對應的響應信號(步驟250);以及比對每一邊界掃描線網中每一響應信號與其對應的期望信號,以輸出每一邊界掃描線網的診斷結果(步驟260)。
透過上述步驟,即可透過每一CPU測試卡的第一回送線路的兩端分別連接另一個CPU測試卡與一個DIMM測試卡的邊界掃描單元,每一CPU測試卡的第二回送線路的兩端分別各自連接一個DIMM測試卡的邊界掃描單元,而產生多個邊界掃描線網;測試控制主機可執行診斷程序,以在每一邊界掃描線網中,任選其中一個邊界掃描單元使其發出激勵信號,其他邊界掃描單元分別接收對應的響應信號,並比對每一邊界掃描線網中每一響應信號與其對應的期望信號,以輸出每一邊界掃描線網的診斷結果。
其中,測試控制主機比對每一邊界掃描線網中每一響應信號與其對應的期望信號,以輸出每一邊界掃描線網的診斷結果的步驟可包括:當某一邊界掃描線網中僅一個響應信號不符合其對應的期望信號時,將接收不符合其對應的期望信號的響應信號的邊界掃描單元所對應連接的一個測試路徑引腳報錯,進而輸出該邊界掃描線網的該診斷結果;以及當某一邊界掃描線網中所有的該些響應信號皆不符合其對應的該些期望信號時,將該邊界掃描線網所包括的全部該些測試路徑引腳報錯,進而輸出該邊界掃描線網的該診斷結果。其中,若某一邊界掃描線網中多個測試路徑經過某一測試路徑引腳時,確認經過該測試路徑引腳的該些測試路徑是否測試通過,若經過該測試路徑引腳的該些測試路徑至少其中之一測試通過時,表示該測試路徑引腳測試通過;若經過該測試路徑引腳的該些測試路徑全部測試失敗時,則將該測試路徑引腳測試報錯。
此外,每一CPU測試卡上可設置有至少一邊界掃描晶片,當每一CPU測試卡插設於對應的CPU插槽時,該至少一邊界掃描晶片可連接該CPU插槽的多個接地引腳、多個電源引腳與多個控制輸入輸出引腳,以在測試控制主機
透過TAP控制器對該些接地引腳、該些電源引腳與該些控制輸入輸出引腳進行邊界掃描測試時,提供邊界掃描所需的硬體資源。
綜上所述,可知本發明與先前技術之間的差異在於透過每一CPU測試卡的第一回送線路的兩端分別連接另一個CPU測試卡與一個DIMM測試卡的邊界掃描單元,每一CPU測試卡的第二回送線路的兩端分別各自連接一個DIMM測試卡的邊界掃描單元,而產生多個邊界掃描線網;測試控制主機可執行診斷程序,以在每一邊界掃描線網中,任選其中一個邊界掃描單元使其發出激勵信號,其他邊界掃描單元接收對應的響應信號,並比對每一邊界掃描線網中每一響應信號與其對應的期望信號,以輸出每一邊界掃描線網的診斷結果,藉由此一技術手段可使本發明的CPU測試卡在原裝CPU的尺寸下以最大程度地節省測試資源,邊界掃描測試過程中無需頻繁更換CPU測試卡,且診斷過程清晰、方便,可以準確覆蓋所有故障的引腳。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明,任何熟習相像技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
50:待測主機板
52:CPU插槽
54:DIMM插槽
60:TAP控制器
110:CPU測試卡
112:第二回送線路
114:第一回送線路
116:邊界掃描晶片
120:DIMM測試卡
122:邊界掃描單元
130:測試控制主機
Claims (8)
- 一種邊界掃描測試系統,用以對一待測主機板進行邊界掃描測試,該待測主機板包括多個中央處理單元(Central Processing Unit,CPU)插槽與多個雙列直插式記憶體模組(Dual In-Line Memory Modules,DIMM)插槽,該些CPU插槽之間透過多個快速通道互聯(Quick Path Interconnect,QPI)線路相連,該些CPU插槽與該些DIMM插槽之間透過多個輸入輸出(I/O)線路相連,該邊界掃描測試系統包括: 多個CPU測試卡(test card),用以依據一對一方式插設於該些CPU插槽,每一該CPU測試卡包括多個第一回送線路與多個第二回送線路,每一該CPU測試卡的每一該第一回送線路的兩端分別連接一個該QPI線路與一個該I/O線路,每一該CPU測試卡的每一該第二回送線路的兩端分別各自連接一個該I/O線路; 多個DIMM測試卡,用以依據一對一方式插設於該些DIMM插槽,每一該DIMM測試卡包括至少一邊界掃描單元,每一該DIMM測試卡的該至少一邊界掃描單元連接一個該I/O線路;以及 一測試控制主機,用以依據該些CPU測試卡、該些DIMM測試卡與該待測主機板之連接關係產生多個邊界掃描線網,以及執行一診斷程序,以在每一該邊界掃描線網中,任選該些邊界掃描單元其中之一使其發出一激勵信號,其他該邊界掃描單元接收對應的一響應信號,並比對每一該邊界掃描線網中每一該響應信號與其對應的一期望信號,以輸出每一該邊界掃描線網的一診斷結果。
- 依據申請專利範圍第1項所述之邊界掃描測試系統,其中,每一該邊界掃描線網包括多個測試路徑引腳,該測試控制主機比對每一該邊界掃描線網中每一該響應信號與其對應的該期望信號,以輸出每一該邊界掃描線網的該診斷結果時包括以下步驟: 當某一該邊界掃描線網中僅一個該響應信號不符合其對應的該期望信號時,將接收不符合其對應的該期望信號的該響應信號的該邊界掃描單元所對應連接的一個該測試路徑引腳報錯,進而輸出該邊界掃描線網的該診斷結果; 其中,若某一該邊界掃描線網中多個測試路徑經過某一該測試路徑引腳時,確認經過該測試路徑引腳的該些測試路徑是否測試通過,若經過該測試路徑引腳的該些測試路徑至少其中之一測試通過時,表示該測試路徑引腳測試通過;若經過該測試路徑引腳的該些測試路徑全部測試失敗時,則將該測試路徑引腳測試報錯。
- 依據申請專利範圍第1項所述之邊界掃描測試系統,其中,每一該邊界掃描線網包括多個測試路徑引腳,該測試控制主機比對每一該邊界掃描線網中每一該響應信號與其對應的該期望信號,以輸出每一該邊界掃描線網的該診斷結果時包括以下步驟: 當某一該邊界掃描線網中所有的該些響應信號皆不符合其對應的該些期望信號時,將該邊界掃描線網所包括的全部該些測試路徑引腳報錯,進而輸出該邊界掃描線網的該診斷結果; 其中,若某一該邊界掃描線網中多個測試路徑經過某一該測試路徑引腳時,確認經過該測試路徑引腳的該些測試路徑是否測試通過,若經過該測試路徑引腳的該些測試路徑至少其中之一測試通過時,表示該測試路徑引腳測試通過;若經過該測試路徑引腳的該些測試路徑全部測試失敗時,則將該測試路徑引腳測試報錯。
- 依據申請專利範圍第1項所述之邊界掃描測試系統,其中,每一該CPU測試卡上設置有至少一邊界掃描晶片,當每一該CPU測試卡插設於對應的該CPU插槽時,該至少一邊界掃描晶片連接該CPU插槽的多個接地(GND)引腳、多個電源(Power)引腳與多個控制輸入輸出(Control I/O)引腳。
- 一種邊界掃描測試方法,其包括以下步驟: 提供一待測主機板、多個CPU測試卡與多個DIMM測試卡,其中,該待測主機板包括多個CPU插槽與多個DIMM插槽,該些CPU插槽之間透過多個QPI線路相連,該些CPU插槽與該些DIMM插槽之間透過多個輸入輸出線路相連,每一該CPU測試卡包括多個第一回送線路與多個第二回送線路,每一該DIMM測試卡包括至少一邊界掃描單元; 以一對一方式插設該些CPU測試卡於該些CPU插槽,使每一該CPU測試卡的每一該第一回送線路的兩端分別連接一個該QPI線路與一個該I/O線路,使每一該CPU測試卡的每一該第二回送線路的兩端分別各自連接一個該I/O線路; 以一對一方式插設該些DIMM測試卡於該些DIMM插槽,使每一該DIMM測試卡的該至少一邊界掃描單元連接一個該I/O線路; 依據該些CPU測試卡、該些DIMM測試卡與該待測主機板之連接關係產生多個邊界掃描線網; 在每一該邊界掃描線網中,任選該些邊界掃描單元其中之一使其發出一激勵信號,其他該邊界掃描單元接收對應的一響應信號;以及 比對每一該邊界掃描線網中每一該響應信號與其對應的一期望信號,以輸出每一該邊界掃描線網的一診斷結果。
- 依據申請專利範圍第5項所述之邊界掃描測試方法,其中,每一該邊界掃描線網包括多個測試路徑引腳,在比對每一該邊界掃描線網中每一該響應信號與其對應的該期望信號,以輸出每一該邊界掃描線網的該診斷結果的步驟包括: 當某一該邊界掃描線網中僅一個該響應信號不符合其對應的該期望信號時,將接收不符合其對應的該期望信號的該響應信號的該邊界掃描單元所對應連接的一個該測試路徑引腳報錯,進而輸出該邊界掃描線網的該診斷結果; 其中,若某一該邊界掃描線網中多個測試路徑經過某一該測試路徑引腳時,確認經過該測試路徑引腳的該些測試路徑是否測試通過,若經過該測試路徑引腳的該些測試路徑至少其中之一測試通過時,表示該測試路徑引腳測試通過;若經過該測試路徑引腳的該些測試路徑全部測試失敗時,則將該測試路徑引腳測試報錯。
- 依據申請專利範圍第5項所述之邊界掃描測試方法,其中,每一該邊界掃描線網包括多個測試路徑引腳,在比對每一該邊界掃描線網中每一該響應信號與其對應的該期望信號,以輸出每一該邊界掃描線網的該診斷結果的步驟包括: 當某一該邊界掃描線網中所有的該些響應信號皆不符合其對應的該些期望信號時,將該邊界掃描線網所包括的全部該些測試路徑引腳報錯,進而輸出該邊界掃描線網的該診斷結果; 其中,若某一該邊界掃描線網中多個測試路徑經過某一該測試路徑引腳時,確認經過該測試路徑引腳的該些測試路徑是否測試通過,若經過該測試路徑引腳的該些測試路徑至少其中之一測試通過時,表示該測試路徑引腳測試通過;若經過該測試路徑引腳的該些測試路徑全部測試失敗時,則將該測試路徑引腳測試報錯。
- 依據申請專利範圍第5項所述之邊界掃描測試方法,其中,每一該CPU測試卡上設置有至少一邊界掃描晶片,當每一該CPU測試卡插設於對應的該CPU插槽時,該至少一邊界掃描晶片連接該CPU插槽的多個接地引腳、多個電源引腳與多個控制輸入輸出引腳。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108133808A TWI708954B (zh) | 2019-09-19 | 2019-09-19 | 邊界掃描測試系統及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108133808A TWI708954B (zh) | 2019-09-19 | 2019-09-19 | 邊界掃描測試系統及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI708954B true TWI708954B (zh) | 2020-11-01 |
TW202113385A TW202113385A (zh) | 2021-04-01 |
Family
ID=74202102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108133808A TWI708954B (zh) | 2019-09-19 | 2019-09-19 | 邊界掃描測試系統及其方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI708954B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI783549B (zh) * | 2021-06-24 | 2022-11-11 | 英業達股份有限公司 | 提高待測試電路板中腳位測試涵蓋率系統及其方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014039922A2 (en) * | 2012-09-06 | 2014-03-13 | Pi-Coral, Inc. | Large-scale data storage and delivery system |
TW201710699A (zh) * | 2015-09-08 | 2017-03-16 | 英業達股份有限公司 | 基於邊界掃描的主板cpu插槽的連接測試方法和裝置 |
TWM577498U (zh) * | 2018-02-13 | 2019-05-01 | 緯創資通股份有限公司 | 電子裝置 |
US20190178936A1 (en) * | 2017-12-08 | 2019-06-13 | Inventec (Pudong) Technology Corporation | Pin Conduction Detection System For Connector Slot Of Circuit Board, And Method Thereof |
TW201928386A (zh) * | 2017-12-15 | 2019-07-16 | 英業達股份有限公司 | 快捷外設互聯標準插槽的檢測系統及其方法 |
-
2019
- 2019-09-19 TW TW108133808A patent/TWI708954B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014039922A2 (en) * | 2012-09-06 | 2014-03-13 | Pi-Coral, Inc. | Large-scale data storage and delivery system |
TW201710699A (zh) * | 2015-09-08 | 2017-03-16 | 英業達股份有限公司 | 基於邊界掃描的主板cpu插槽的連接測試方法和裝置 |
US20190178936A1 (en) * | 2017-12-08 | 2019-06-13 | Inventec (Pudong) Technology Corporation | Pin Conduction Detection System For Connector Slot Of Circuit Board, And Method Thereof |
TW201928386A (zh) * | 2017-12-15 | 2019-07-16 | 英業達股份有限公司 | 快捷外設互聯標準插槽的檢測系統及其方法 |
TWM577498U (zh) * | 2018-02-13 | 2019-05-01 | 緯創資通股份有限公司 | 電子裝置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI783549B (zh) * | 2021-06-24 | 2022-11-11 | 英業達股份有限公司 | 提高待測試電路板中腳位測試涵蓋率系統及其方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202113385A (zh) | 2021-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1266236B1 (en) | System and method for testing signal interconnections using built-in self test | |
WO2021189322A1 (zh) | 一种芯片测试装置及测试方法 | |
US7356737B2 (en) | System, method and storage medium for testing a memory module | |
US7944223B2 (en) | Burn-in testing system | |
TWI461715B (zh) | 測試裝置以及電子裝置的測試方法 | |
US9998350B2 (en) | Testing device and testing method | |
TWI708954B (zh) | 邊界掃描測試系統及其方法 | |
US10684930B2 (en) | Functional testing of high-speed serial links | |
US10810338B1 (en) | Method and device for generating boundary-scan interconnection lines | |
US11009547B2 (en) | Device and method for testing a computer system | |
TWI697005B (zh) | 測試裝置以及測試方法 | |
US7855571B2 (en) | Testing circuit board for preventing tested chip positions from being wrongly positioned | |
TWI763594B (zh) | 半導體晶片及其預燒測試方法 | |
TWI707355B (zh) | 透過記憶體模組內部線路測試記憶體模組之系統及方法 | |
CN112462246A (zh) | 边界扫描测试系统及其方法 | |
US6459290B1 (en) | Test apparatus of integrated circuit | |
US20090256582A1 (en) | Test circuit board | |
TWI637177B (zh) | 用於測試半導體元件之系統及方法 | |
TWI421517B (zh) | 積體電路測試系統和方法 | |
TWI785923B (zh) | Jtag轉接電路板 | |
US7478005B2 (en) | Technique for testing interconnections between electronic components | |
TW202113384A (zh) | 邊界掃描互聯線路的生成方法與裝置 | |
TW202123009A (zh) | 邊界掃描測試控制器的功能驗證系統及其方法 | |
TW201723518A (zh) | 具聯合測試工作群組訊號串接電路設計的測試電路板 | |
TW201525493A (zh) | 模組化晶片多腳位同時測試系統及其方法 |