CN113315356A - 功率器件驱动电路 - Google Patents

Abstract

本申请提供了一种功率器件驱动电路，上拉和/或下拉单元，配置为向功率器件提供上拉或下拉信号，其中每个所述上拉单元和/或下拉单元分别包括多个型号相同的上拉晶体管或型号相同的下拉晶体管；被测单元，其包括被测晶体管，所述被测晶体管与所述上拉晶体管或下拉晶体管型号相同，并与导通的上拉晶体管和/或下拉晶体管接收相同的偏置；测量单元，耦合到所述被测单元，配置为检测被测晶体管的属性，并与预设的阈值进行比较；以及调控单元，耦合到所述测量单元以及所述上拉或下拉单元，配置为基于所述测量单元输出的结果控制所述上拉和/或下拉晶体管的导通数量。

Description

功率器件驱动电路

技术领域

本申请属于电气控制领域，尤其涉及功率器件的驱动电路。

背景技术

功率器件，例如IGBT，SiC，或功率MOSFET，被广泛的应用在当前的电动产品中，例如电动汽车等。功率器件的驱动电路中所采用的器件，例如晶体管，会因为温度的变化以及制造工艺的误差，在性能(例如电阻)上产生比较大的波动，从而导致由其搭建的驱动电路的驱动能力产生很大的波动，影响产品的正常使用。图1所示为功率器件驱动电路中上拉或下拉单元的导通电阻随温度和工艺变化示意图。如图所示，随着温度的升高，晶体管的导通电阻会逐渐升高；并且由于工艺上的误差，不同批次制造的相同器件的属性存在着不能被忽视的差异。

发明内容

本申请针对上述问题，本申请提供了一种功率器件驱动电路，上拉和/或下拉单元，配置为向功率器件提供上拉或下拉信号，其中每个所述上拉单元和/或下拉单元分别包括多个型号相同的上拉晶体管或型号相同的下拉晶体管；被测单元，其包括被测晶体管，所述被测晶体管与所述上拉晶体管或下拉晶体管型号相同，并与导通的上拉晶体管和/或下拉晶体管接收相同的偏置；测量单元，耦合到所述被测单元，配置为检测被测晶体管的属性，并与预设的阈值进行比较；以及调控单元，耦合到所述测量单元以及所述上拉或下拉单元，配置为基于所述测量单元输出的结果控制所述上拉和/或下拉晶体管的导通数量。

特别的，所述测量单元包括镜像组件，耦合到所述被测晶体管，配置为将体现所述被测晶体管属性的电流或电压形成镜像信号；比较组件，耦合到所述镜像组件，配置为接收所述镜像信号并将其与所述预设阈值进行比较，并且将所述比较结果发送给所述调控单元。

特别的，所述下拉晶体管的第一极彼此耦合，配置为在所述驱动电路的输出端输出功率器件下拉信号，其第二极彼此耦合配置为接收功率器件低电平信号，其控制极耦合到各自的下拉晶体管驱动电路，所述下拉晶体管驱动电路配置为接收下拉晶体管驱动电路电源信号，其控制端分别耦合到所述调控单元相应的输出端；所述待测晶体管的控制极耦合到待测晶体管驱动电路，所述待测晶体管驱动电路配置为接收下拉晶体管驱动电路电源信号，所述待测晶体管的第二极耦合到所述下拉晶体管第二极，所述待测晶体管的第一极和第二极分别耦合到所述测量单元。

特别的，所述镜像组件包括第一晶体管、第二晶体管和第一检测电阻，所述第一和第二晶体管的第一极配置为接收校准电路正电源信号，二者的控制极以及所述第一晶体管的第二极耦合到所述待测晶体管的第一极，所述第二晶体管的第二极通过所述第一检测电阻耦合到所述待测晶体管的第二极；所述下拉晶体管数量为X，X为大于等于2的整数；所述比较组件包括X-1个比较器，所述预设阈值包括X-1个参考信号，以形成X个区间，第1个区间对应X个下拉晶体管都导通的情况，随着区间序号的增加导通的下拉晶体管数量减少，第X个区间对应只有一个下拉晶体管导通的情况；每个比较器的正输入端都配置为接收所述第一检测电阻上的压降，每个比较器负输入端配置为接收相应的参考信号，每个比较器的输出端分别耦合到所述调控单元。

特别的，所述上拉晶体管的第一极彼此耦合，配置为接收功率器件正电源信号，其第二极彼此耦合配置为在所述驱动电路的输出端输出上拉信号，其控制极耦合到各自的上拉晶体管驱动电路，所述上拉晶体管驱动电路配置为接收上拉晶体管驱动电路电源信号，其控制端分别耦合到所述调控单元相应的输出端；所述待测晶体管的控制极耦合到待测晶体管驱动电路，所述待测晶体管驱动电路配置为接收上拉晶体管驱动电路电源信号，所述待测晶体管第一极耦合到所述上拉晶体管第一极，其第一极和第二极分别耦合到所述测量单元。

特别的，所述镜像单元包括第三晶体管、第四晶体管和第二检测电阻，所述第三和第四晶体管的第二极配置为接收校准电路负电源信号，二者的控制极以及所述第三晶体管的第一极耦合到所述待测晶体管的第二极，所述第四晶体管的第一极通过所述第二检测电阻耦合到所述待测晶体管的第一极；所述上拉晶体管数量为Y，Y为大于等于2的整数；所述比较组件包括Y-1个比较器，所述预设阈值包括Y-1个参考信号，以形成Y个区间，第1个区间对应Y个上拉晶体管都导通的情况，随着区间序号的增加导通的上拉晶体管数量减少，第Y个区间对应只有一个上拉晶体管导通的情况；每个比较器的正输入端都配置为接收所述第二检测电阻上的压降，每个比较器负输入端配置为接收相应的参考信号，每个比较器的输出端分别耦合到所述调控单元。

本申请提供了一种电子设备，包括功率器件，以及耦合到所述功率器件的前述任一所述的功率器件驱动电路。

附图说明

参考附图示出并阐明实施例。这些附图用于阐明基本原理，从而仅仅示出了对于理解基本原理必要的方面。这些附图不是按比例的。在附图中，相同的附图标记表示相似的特征。

图1所示为功率器件驱动电路中上拉或下拉单元的导通电阻随温度和工艺变化示意图；

图2所示为根据本申请一个实施例的功率器件下拉驱动电路模块示意图；

图3a所示为根据本申请一个实施例的功率器件下拉驱动电路示意图；

图3b所示为根据本申请一个实施例的功率器件下拉驱动电路工作情况示意图；

图4a所示为根据本申请一个实施例的功率器件上拉驱动电路模块示意图；

图4b所示为根据本申请一个实施例的功率器件上拉驱动电路示意图；

图5a所示为根据本申请一个实施例的功率器件驱动电路模块示意图；

图5b所示为根据本申请另一个实施例的功率器件驱动电路模块示意图；

图6所示为采用了本申请的架构的功率器件驱动电路中上拉或下拉单元导通电阻随温度和工艺变化示意图；以及

图7所示为根据本申请一个实施例的功率器件驱动电路架构示意图。

具体实施方式

在以下优选的实施例的具体描述中，将参考构成本申请一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本申请的特定的实施例。示例的实施例并不旨在穷尽根据本申请的所有实施例。可以理解，在不偏离本申请的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本申请的范围由所附的权利要求所限定。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。对于附图中的各单元之间的连线，仅仅是为了便于说明，其表示至少连线两端的单元是相互通信的，并非旨在限制未连线的单元之间无法通信。

在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。

以下将高电平作为有效电平，低电平作为失效电平进行介绍。当然与这种情况互补的实施例也属于本申请的保护范围。

以下描述中的晶体管可以是MOS晶体管，第一极和第二极代表漏极或源极，控制极代表栅极。以下描述中的晶体管也可以是双极型晶体管，第一极和第二极代表集电极或发射极，控制极代表基极。本申请中以下实施例以NMOS晶体管为例进行介绍。基于本申请所公开的内容利用PMOS晶体管来构建相应的功率器件驱动电路也属于本申请保护范围。

为了消除或降低产品使用场景中温度对功率器件驱动电路的影响，以及消除或降低制备工艺的误差带来的器件属性误差对功率器件驱动电路驱动能力的负面影响，本申请提供了一种相对准确并且灵活可控的功率器件驱动电路。本申请所提供的方案在没有影响原有的功率器件驱动电路工作的前提下，在没有显著提升制造成本的前提下，提供了一种能够使功率器件的上拉或下拉驱动能力不随温度变化发生显著变化，提高了该驱动电路的稳定性和鲁棒性。

图2所示为根据本申请一个实施例的功率器件下拉驱动电路模块示意图。如图所示，该驱动电路20可以包括下拉单元201，配置为向功率器件提供功率器件驱动信号VGATE，用于将功率器件下拉到功率器件低电平VEE。根据一个实施例，下拉单元201可以包括多个下拉晶体管，例如三个型号相同的下拉晶体管Q1-Q3。本申请中所谓的“型号相同”代表这些晶体管的尺寸相同，并且制造工艺相同。根据一个实施例，每个下拉晶体管的控制极还可以耦合到各自的下拉晶体管驱动电路DRV。根据一个实施例，由于各下拉晶体管彼此相同，因此各自的驱动电路DRV也相同。

根据一个实施例，Q1-Q3的第一极耦合在一起，耦合到驱动电路输出端用于提供代表功率器件下拉信号。根据一个实施例，Q1-Q3的控制极分别耦合到各自的下拉晶体管驱动电路DRV，这三个晶体管各自的DRV分别配置为接收下拉晶体管驱动信号。根据一个实施例，Q1-Q3的第二极耦合在一起用于接收功率器件低电平VEE信号(即下拉操作会把这个低电平传给功率器件)。

由于下拉晶体管Q1-Q3在工作的时候，不方便对其的性能进行检测，因此，本申请专门在驱动电路20中设置了校准电路，校准电路可以包括被测单元202。

根据一个实施例，被测单元202可以包括晶体管Q4，其与下拉单元201中的晶体管Q1-Q3中的晶体管型号相同，与Q1-Q3集成在同一芯片中，因此应用环境(包括温度等)也相同。根据一个实施例，被测单元202中也可以包括耦合到Q4控制极的晶体管驱动电路DRV，与Q1-Q3的驱动电路DRV相同。

根据一个实施例，独立于下拉单元以外的晶体管Q4可以作为Q1-Q3的代表，用来被检测其属性(例如电阻)随温度变化的情况。根据一个实施例，晶体管Q4的控制极耦合到其驱动电路DRV，Q4驱动电路DRV配置为接收Q1-Q3的DRV的电源信号VDRV(这是为了使DRV能够工作的电源，这个信号可以与VDD相同也可以不同)，确保Q4与Q1-Q3工作在相同的偏置状态下。根据一个实施例Q4的第二极与Q1-Q3的第二极一样配置为接收功率器件低电平VEE信号。

根据一个实施例，校准电路还可以包括测量单元203，Q4的第一极和第二极可以分别耦合到测量单元203。根据一个实施例，测量单元203可以配置为例如实时或者在线获取晶体管Q4的工作状态，例如Ids或相应的电压，并基于此判断其属性例如电阻的变化情况，例如与预设的阈值进行比较。

根据一个实施例，校准电路还可以包括调控单元204，耦合到测量单元203，接收对Q4的测量结果，根据Q4的属性例如电阻的变化情况决定Q1-Q3的导通数量。例如，下拉单元的标准驱动能力可以对应两个下拉晶体管同时导通的下拉能力，例如Q1和Q2导通，Q3断开；而如果Q4的电阻随温度的升高,Ids或相应的电压低于下限阈值，则可以增加下拉晶体管的导通数量，例如选择使并联的三个下拉晶体管Q1-Q3中的三个下拉晶体管同时导通，以确保下拉单元的下拉驱动能力不会随温度的升高而明显减弱；如果Q4的电阻随温度降低,Ids或相应的电压高于一个下限阈值，则可以减少下拉晶体管的导通数量，例如使三个下拉晶体管中的一个导通，另外两个断开，例如只让Q1导通，这样也可以确保下拉驱动能力不会因为温度的下降而突然增强。

图3a所示为根据本申请一个实施例的功率器件下拉驱动电路示意图。

如图所示，测量单元203可以包括晶体管QP1和QP2以及电阻Rsense组成的电流镜，其中QP1和QP2的第一极可以配置为接收校准电路电源电压信号VS(这个信号可以与VDD相同也可以不同)，QP1和QP2的控制极可以耦合到QP1的第二极，并进而耦合到Q4的第一极。电阻Rsense可以耦合在QP2的第二极和Q4的第二极(也就是VEE)之间。

通过以上设置，流经Q4的电流通过QP1和QP2组成的电流经被镜像到Rsense上。

根据一个实施例，测量单元203还可以包括例如两个比较器2031和2032，其中二者的正输入端都耦合到晶体管QP2的第二极以配置为接收Rsense上的压降Vsense，二者的负输入端分别配置为接收参考信号Vref1和Vref2，二者的输出端都分别耦合到调控单元204。

根据一个实施例，调控单元204配置为根据Vsense与两个参考电压之间的关系，即比较器2031和2032的比较结果来确定Q1-Q3的导通情况。

图3b所示为根据本申请一个实施例的功率器件下拉驱动电路工作情况示意图。

根据一个实施例，Vsense位于Vref1和Vref2之间对应于下拉单元的标准驱动能力，对应的可以是两个下拉晶体管同时导通，例如Q1和Q2导通，Q3断开；而如果Q4的电阻随温度的升高,Q4的Ids降低，因此相应的Vsense低于Vref1，则可以增加下拉晶体管的导通数量，例如选择使并联的三个下拉晶体管Q1-Q3中的三个下拉晶体管同时导通，以确保下拉单元的下拉驱动能力不会随温度的升高而明显减弱；如果Q4的电阻随温度降低,Q4的Ids升高，因此相应的Vsense高于Vref2，则可以使三个下拉晶体管中的一个导通，另外两个断开，例如只让Q1导通，这样也可以确保下拉驱动能力不会因为温度的下降而突然增强。

类似的，在其他的应用环境下，也可以将两个阈值设为根据Q4电阻值随温度下降而减小，并进而调整下拉晶体管导通情况的触发条件。仍然属于本申请的保护范围之内。

当然，根据不同的实施例，下拉晶体管的数量可以根据需要有所不同。相应的，检测单元中的比较器数量以及所采用的参考信号的数量也不同。根据一个实施例，比较器的个数以及参考信号的个数与下拉晶体管的数量相关，如果下拉晶体管的数量为X，则比较器和参考信号的数量为X-1,X可以为大于等于2的整数。X-1个参考信号将Vsense电压范围划分成X个区间，根据一个实施例，第一区间可以对应于X个下拉晶体管全部导通的情况，第二区间可以对应于X-1个下拉晶体管导通的情况，逐渐递减，直到第X区间对应于只有1个下拉晶体管导通的情况。

图4a所示为根据本申请一个实施例的功率器件上拉驱动电路模块示意图。

如图所示，该驱动电路40可以包括上拉单元401，配置为向功率器件提供功率器件上拉信号VGATE’，用于将功率器件上拉到功率器件电源电压VDD。根据一个实施例，上拉单元401可以包括多个上拉晶体管，例如三个相同的上拉晶体管Q1’-Q3’,这些上拉晶体管型号相同，即尺寸相同，并且是在利用相同的工艺在同一次流程中制造的。根据一个实施例，每个上拉晶体管还可以配有各自的上拉晶体管驱动电路DRV。根据一个实施例，由于各上拉晶体管彼此型号相同，因此各自的驱动电路DRV也相同。

根据一个实施例，Q1’-Q3’的第一极耦合在一起，配置为接收到电平VDD。根据一个实施例，Q1’-Q3’的控制极分别耦合到各自的驱动电路DRV，这三个晶体管各自的DRV配置为接收DRV的电源信号VDRV’。根据一个实施例，Q1’-Q3’的第二极耦合在一起配置为给功率器件提供功率器件上拉信号VGATE’。

由于上拉晶体管Q1’-Q3’在工作的时候，不方便对其的性能进行检测，因此，本申请专门在驱动电路中设置了校准电路，校准电路可以包括被测单元402。

根据一个实施例，被测单元402可以包括晶体管Q4’，其与上拉单元401中的晶体管Q1’-Q3’中的晶体管型号相同，与Q1’-Q3’集成在同一芯片中，因此应用环境(包括温度等)也相同。根据一个实施例，被测单元402中也可以包括Q4’的驱动电路DRV，与Q1’-Q3’的驱动电路DRV相同。Q4’可以作为Q1’-Q3’的代表，用来被检测其属性(例如包括电阻在内的属性)随温度变化的情况。根据一个实施例，晶体管Q4’的控制极耦合到其驱动电路DRV，Q4’驱动电路DRV配置为接收Q1’-Q3’各自驱动电路DRV的电源信号VDRV’，确保Q4’与Q1’-Q3’工作在相同的偏置状态下。根据一个实施例Q4’的第一极与Q1’-Q3’的第一极一样配置为接收功率器件电源信号VDD。

根据一个实施例，校准电路还可以包括测量单元403，Q4’的第一极和第二极可以分别耦合到测量单元403。根据一个实施例，测量单元403可以配置为例如实时或者在线检测晶体管Q4’的工作状态，例如Ids’，从而判断其属性例如电阻的变化情况。

根据一个实施例，校准电路还可以包括调控单元404，耦合到测量单元403，接收对Q4’的测量结果，根据Q4’电阻的变化情况决定Q1’-Q3’的导通数量。例如上拉单元的标准驱动能力可以对应两个上拉晶体管同时导通的上拉能力，例如Q1’和Q2’导通，Q3’断开；而如果Q4’的电阻随温度的升高,Ids’或相应的电压低于下限阈值，则可以选择使并联的三个上拉晶体管Q1’-Q3’中的三个上拉晶体管同时导通，以确保上拉单元的上拉驱动能力不会随温度的升高而明显减弱；如果Q4’的电阻随温度降低,Ids’或相应的电压高于上限阈值，则可以使三个上拉晶体管中的一个导通，另外两个断开，例如只让Q1’导通，这样也可以确保上拉驱动能力不会因为温度的下降而突然增强。

当然，根据不同的实施例，上拉晶体管的数量可以根据需要有所不同。相应的，检测单元中的比较器数量以及所采用的参考信号的数量也不同。根据一个实施例，比较器的个数以及参考信号的个数与上拉晶体管的数量相关，如果下拉晶体管的数量为Y，则比较器和参考信号的数量为Y-1,Y可以为大于等于2的整数。Y-1个参考信号将Vsense’电压范围划分成Y个区间，根据一个实施例，第一区间可以对应于Y个上拉晶体管全部导通的情况，第二区间可以对应于Y-1个上拉晶体管导通的情况，逐渐递减，直到第Y区间对应于只有1个上拉晶体管导通的情况。

图4b所示为根据本申请一个实施例的功率器件上拉驱动电路示意图。

如图所示，测量单元203可以包括晶体管QP1’和QP’以及电阻Rsense’组成的电流镜，其中QP1’和QP2’的第二极可以配置为接收校准电路负电源信号-VS，QP1’和QP2’的控制极可以耦合到QP1’的第一极，并进而耦合到Q4’的第二极。电阻Rsense’可以耦合在QP2’的第一极和Q4’的第一极(也就是VDD)之间。

通过以上设置，流经Q4’的电流通过QP1’和QP2’组成的电流经被镜像到Rsense’上。

根据一个实施例，测量单元403还可以包括例如两个比较器4031和4032，其中二者的正输入端都耦合到晶体管QP2’的第一极以配置为接收Rsense’上的压降Vsense’，二者的负输入端分别配置为接收参考信号Vref1’和Vref2’，二者的输出端都分别耦合到调控单元404。

根据一个实施例，调控单元404配置为根据Vsense’与两个参考电压之间的关系，即比较器4031和4032的比较结果来确定Q1’-Q3’的导通情况。

根据一个实施例，Vsense’位于Vref1’和Vref2’之间对应于上拉单元的标准驱动能力，对应的可以是两个上拉晶体管同时导通，例如Q1’和Q2’导通，Q3’断开；而如果Q4’的电阻随温度的升高,Q4’的Ids’降低，因此相应的Vsense’低于Vref1’，则可以增加上拉晶体管的导通数量，例如选择使并联的三个上拉晶体管Q1’-Q3’中的三个上拉晶体管同时导通，以确保上拉单元的下拉驱动能力不会随温度的升高而明显减弱；如果Q4’的电阻随温度降低,Q4’的Ids’升高，因此相应的Vsense’高于Vref2’，则可以使三个上拉晶体管中的一个导通，另外两个断开，例如只让Q1’导通，这样也可以确保上拉驱动能力不会因为温度的下降而突然增强。

图5a所示为根据本申请一个实施例的功率器件驱动电路模块示意图。如图所示，该驱动电路可以包括下拉单元501，包括型号相同的下拉晶体管Q1-Q3；上拉单元501’，包括型号相同的上拉晶体管Q1’-Q3’。根据一个实施例，下拉单元501的下拉晶体管Q1-Q3可以与上拉单元501’的上拉晶体管Q1’-Q3’型号相同。下拉单元501和上拉单元501’的输出端耦合在一起，用于根据驱动电路不同的工作状态输出功率器件下拉或上拉信号VGATE。

根据一个实施例，该驱动电路还可以包括校准电路，校准电路种可以包括被测单元502。

根据一个实施例，被测单元502，其可以包括被测晶体管Q4。根据一个实施例，Q1-Q3和Q4的控制极都耦合到各自的晶体管驱动电路DRV，且DRV都配置为接收晶体管驱动电路电源信号VDRV_PD。Q1-Q3和Q4的第二极都配置为接收功率器件低电平信号VEE。Q1-Q3的第一极耦合到该驱动电路的输出端，配置为在下拉操作时输出功率器件下拉信号。

根据一个实施例，该校准电路可以包括测量单元503，Q4的第一极和第二极也分别耦合到测量单元503，从而测量单元503可以对型号与Q1-Q3以及Q1’-Q3’完全一样的被测晶体管Q4进行测量。由于被测单元502和下拉单元501以及上拉单元501’处在同一芯片中，因此被测晶体管Q4的应用环境与Q1-Q3以及Q1’-Q3’相同,可作为这六个晶体管的代表被测量单元503所测量，以判断其属性例如电阻的变化情况。根据一个实施例，测量单元503的具体结构可以参考图3a中203的结构。当然，基于本申请所公开的内容做出的其他的不具备创造性的测量单元的变形也属于本申请的保护范围。

根据一个实施例，该校准电路还可以包括调整单元504，其输入端耦合到测量单元503，输出端分别耦合到下拉单元501和上拉单元501’配置为根据503的测量结果来控制Q1-Q3以及Q1’-Q3’的导通情况。具体的工作情况，可以参考图3a或图4b及其相应的说明书内容。根据一个实施例，上拉单元的上拉晶体管导通数量与下拉单元的下拉晶体管导通数量相同。

图5b所示为根据本申请另一个实施例的功率器件驱动电路模块示意图。与图5a中电路的区别在于，被测单元502是耦合到上拉单元501’的。工作原理与图5a中电路基本相应。

图5a和图5b中为了节省电路面积，在被测晶体管Q4与上拉和下拉晶体管型号相同，即尺寸相同，制造工艺相同，并且应用环境相同的前提下，仅针对上拉或者下拉单元仅采用一套被测单元、测量单元和调整单元即可统一的对上拉和下拉单元中上拉或下拉晶体管导通数目做出调控。当然，也可以分别为上拉和下拉单元设置被测单元、测量单元以及调整单元，这仍然属于本申请的保护范围。

图6所示为采用了本申请的架构的功率器件驱动电路中上拉或下拉单元导通电阻随温度和工艺变化示意图。如图所示，上拉或下拉单元的导通等效电阻不会再像图1所示的那样随着温度的升高而升高，而是即便温度升高，导通电阻也会始终保持在一个范围内。这是因为一旦待测单元中的待测晶体管的电阻升高超过一定阈值的时候，测量单元就会检测到，并且调控单元就会基于检测结果使更多的上拉或者下拉晶体管导通，从而降低上拉或者下拉单元的整体导通电阻。

另外，由于针对不同的功率器件驱动电路芯片采用相同的校准电路以及相同的参考信号，即采用统一的标准来进行校准，可以消除不同芯片间因工艺误差而产生的上拉或下拉驱动能力上的差异。

图7所示为根据本申请一个实施例的功率器件驱动电路架构示意图。

根据一个实施例，该功率器件驱动电路可以包括下拉部分和上拉部分。

根据一个实施例，下拉部分包括M个下拉单元PD1-PDM，其中M是大于等于2的整数，每个下拉单元可以包括X个下拉晶体管，X为大于等于2的整数。根据一个实施例，每个下拉晶体管的控制极耦合到各自的晶体管驱动电路DRV。根据一个实施例，DRV配置为接收下拉晶体管DRV电源信号VDRV_PD。

根据一个实施例，下拉部分还可以包括下拉选择单元72，其通过下拉选择总线分别与M个下拉单元PD1-PDM耦合，配置为根据用户或者系统的指令激活一个或多个下拉单元。(图中采用了简化的方式来象征多条选择线)。

根据一个实施例，下拉部分还可以包括下拉校准电路74，其可以包括被测单元742，耦合到被测单元742的测量单元744，耦合到测量单元744的调整单元746，调整单元746还通过调整总线分别耦合到各下拉单元中的各下拉晶体管驱动电路DRV的控制端。(图中采用了简化的方式来象征多条调整线)。

根据一个实施例，被测单元742可以包括被测晶体管，其与各下拉单元中的各下拉晶体管型号相同，即尺寸相同，制造工艺相同，应用环境相同。被测晶体管的控制极可以耦合到其晶体管驱动电路DRV，DRV配置为接收下拉晶体管DRV电源信号VDRV_PD。被测晶体管的第一极和第二极分别耦合到测量单元744，第二极与各下拉晶体管的第二极一起配置为接收功率器件低电平信号VEE。各下拉晶体管的第一极都耦合到功率器件驱动电路的总输出端，用于在需执行下拉操作时提供功率器件下拉信号VGATE。

根据一个实施例，上拉部分可以包括N个上拉单元PU1-PUN，其中N是大于等于2的整数，每个上拉单元可以包括Y个下拉晶体管，Y为大于等于2的整数。根据一个实施例，每个上拉晶体管的控制极耦合到各自的晶体管驱动电路DRV。根据一个实施例，DRV配置为接收上拉晶体管DRV的电源信号VDRV_PU。

根据一个实施例，上拉部分还可以包括上拉选择单元76，其通过上拉选择总线分别与N个下拉单元PU1-PUN耦合，配置为根据用户或者系统的指令激活一个或多个上拉单元。(图中采用了简化的方式来象征多条选择线)。

根据一个实施例，上拉部分还可以包括上拉校准电路78，其可以包括被测单元782，耦合到被测单元782的测量单元784，耦合到测量单元784的调整单元786，调整单元786还分别耦合到各上拉单元中的各上拉晶体管驱动电路DRV的控制端。(图中采用了简化的方式来象征多条调整线)。

根据一个实施例，被测单元782可以包括被测晶体管，其与各上拉单元中的各上拉晶体管型号相同，即尺寸相同，制造工艺相同，应用环境相同。被测晶体管的控制极可以耦合到其晶体管驱动电路DRV，DRV配置为接收上拉晶体管DRV电源信号VDRV_PU。被测晶体管的第一极和第二极分别耦合到测量单元784，其第一极与各上拉晶体管的第一极一起配置为接收功率器件电源信号平VDD。各上拉晶体管的第二极都耦合到功率器件驱动电路的总输出端，用于在需执行上拉操作时提供功率器件上拉信号VGATE。

根据不同的实施例，如果上拉晶体管和下拉晶体管的尺寸相同，制造工艺相同，应用环境相同，也可以针对上拉部分和下拉部分共用一个校准电路。

通过采用上述方案，系统在实现分级驱动的基础上，还可以根据晶体管属性的变化情况实时自动的调整导通的上拉或下拉晶体管数量，从而确保为功率器件提供稳定的上拉或下拉效果。此外，采用本申请中的方案，由于采用相同的参考信号作为自动校准的触发条件，因此可以避免不同芯片之间由于相同工艺不同批次之间的工艺误差带来的驱动能力的差异。

因此，虽然参照特定的示例来描述了本申请，其中这些特定的示例仅仅旨在是示例性的，而不是对本申请进行限制，但对于本领域普通技术人员来说显而易见的是，在不脱离本申请的精神和保护范围的基础上，可以对所公开的实施例进行改变、增加或者删除。

Claims (7)

1.一种功率器件驱动电路，包括

上拉和/或下拉单元，配置为向功率器件提供上拉或下拉信号，其中每个所述上拉单元和/或下拉单元分别包括多个型号相同的上拉晶体管或型号相同的下拉晶体管；

被测单元，其包括被测晶体管，所述被测晶体管与所述上拉晶体管或下拉晶体管型号相同，并与导通的上拉晶体管和/或下拉晶体管接收相同的偏置；

测量单元，耦合到所述被测单元，配置为检测被测晶体管的属性，并与预设的阈值进行比较；以及

调控单元，耦合到所述测量单元以及所述上拉或下拉单元，配置为基于所述测量单元输出的结果控制所述上拉和/或下拉晶体管的导通数量。

2.如权利要求1所述的电路，其中所述测量单元包括

镜像组件，耦合到所述被测晶体管，配置为将体现所述被测晶体管属性的电流或电压形成镜像信号；

比较组件，耦合到所述镜像组件，配置为接收所述镜像信号并将其与所述预设阈值进行比较，并且将所述比较结果发送给所述调控单元。

3.如权利要求2所述的电路，其中

所述下拉晶体管的第一极彼此耦合，配置为在所述驱动电路的输出端输出功率器件下拉信号，其第二极彼此耦合配置为接收功率器件低电平信号，其控制极耦合到各自的下拉晶体管驱动电路，所述下拉晶体管驱动电路配置为接收下拉晶体管驱动电路电源信号，其控制端分别耦合到所述调控单元相应的输出端；

所述待测晶体管的控制极耦合到待测晶体管驱动电路，所述待测晶体管驱动电路配置为接收下拉晶体管驱动电路电源信号，所述待测晶体管的第二极耦合到所述下拉晶体管第二极，所述待测晶体管的第一极和第二极分别耦合到所述测量单元。

4.如权利要求3所述的电路，其中

所述镜像组件包括第一晶体管、第二晶体管和第一检测电阻，所述第一和第二晶体管的第一极配置为接收校准电路正电源信号，二者的控制极以及所述第一晶体管的第二极耦合到所述待测晶体管的第一极，所述第二晶体管的第二极通过所述第一检测电阻耦合到所述待测晶体管的第二极；

所述下拉晶体管数量为X，X为大于等于2的整数；

所述比较组件包括X-1个比较器，所述预设阈值包括X-1个参考信号，以形成X个区间，第1个区间对应X个下拉晶体管都导通的情况，随着区间序号的增加导通的下拉晶体管数量减少，第X个区间对应只有一个下拉晶体管导通的情况；每个比较器的正输入端都配置为接收所述第一检测电阻上的压降，每个比较器负输入端配置为接收相应的参考信号，每个比较器的输出端分别耦合到所述调控单元。

5.如权利要求2所述的电路，其中

所述上拉晶体管的第一极彼此耦合，配置为接收功率器件正电源信号，其第二极彼此耦合配置为在所述驱动电路的输出端输出上拉信号，其控制极耦合到各自的上拉晶体管驱动电路，所述上拉晶体管驱动电路配置为接收上拉晶体管驱动电路电源信号，其控制端分别耦合到所述调控单元相应的输出端；

所述待测晶体管的控制极耦合到待测晶体管驱动电路，所述待测晶体管驱动电路配置为接收上拉晶体管驱动电路电源信号，所述待测晶体管第一极耦合到所述上拉晶体管第一极，其第一极和第二极分别耦合到所述测量单元。

6.如权利要求5所述的电路，其中

所述镜像单元包括第三晶体管、第四晶体管和第二检测电阻，所述第三和第四晶体管的第二极配置为接收校准电路负电源信号，二者的控制极以及所述第三晶体管的第一极耦合到所述待测晶体管的第二极，所述第四晶体管的第一极通过所述第二检测电阻耦合到所述待测晶体管的第一极；

所述上拉晶体管数量为Y，Y为大于等于2的整数；

所述比较组件包括Y-1个比较器，所述预设阈值包括Y-1个参考信号，以形成Y个区间，第1个区间对应Y个上拉晶体管都导通的情况，随着区间序号的增加导通的上拉晶体管数量减少，第Y个区间对应只有一个上拉晶体管导通的情况；每个比较器的正输入端都配置为接收所述第二检测电阻上的压降，每个比较器负输入端配置为接收相应的参考信号，每个比较器的输出端分别耦合到所述调控单元。

7.一种电子设备，包括功率器件，以及耦合到所述功率器件的如权利要求1-6中任意所述的功率器件驱动电路。

Images