CN113189470A - 测试电路、测试系统和测试方法 - Google Patents

测试电路、测试系统和测试方法 Download PDF

Info

Publication number
CN113189470A
CN113189470A CN202110355500.7A CN202110355500A CN113189470A CN 113189470 A CN113189470 A CN 113189470A CN 202110355500 A CN202110355500 A CN 202110355500A CN 113189470 A CN113189470 A CN 113189470A
Authority
CN
China
Prior art keywords
voltage
module
preset
chip
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110355500.7A
Other languages
English (en)
Inventor
李升根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fibocom Wireless Inc
Original Assignee
Fibocom Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fibocom Wireless Inc filed Critical Fibocom Wireless Inc
Priority to CN202110355500.7A priority Critical patent/CN113189470A/zh
Publication of CN113189470A publication Critical patent/CN113189470A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2843In-circuit-testing

Abstract

本发明涉及一种测试电路、测试系统和测试方法。该测试电路包括:分压模块和检测模块。测试电路的分压模块的第一端与待测试芯片的预设引脚连接,分压模块的第二端用于接收电源电压,通过检测模块检测分压模块的第一端的待测电压,若待测电压满足预设条件,即待测电压为电源电压的预设倍数时,可以确定待测试芯片合格。因此,上述测试电路无需采用综合测试仪,也可以实现对芯片引脚的焊接可靠性进行测试,降低了对芯片引脚的焊接可靠性的测试成本。

Description

测试电路、测试系统和测试方法
技术领域
本发明涉及芯片检测技术领域,特别是涉及一种测试电路、测试系统和测试方法。
背景技术
在第5代公共网络移动通信(以下简称5G公网通信)中,为了避免N79频段和WIFI在5GHz频段产生同频干扰,影响接收质量,在5G公网通信模块的外部接口中设置有用于N79的LAN的使能控制脚。
目前为了测试上述使能控制脚在生产贴片过程中是否焊接良好,需要采用5G综合测试仪,使得测试成本很高。
发明内容
基于此,有必要提供一种测试成本低的测试电路、测试系统和测试方法。
第一方面,提供了一种测试电路,包括:
分压模块,该分压模块的第一端与待测试芯片的预设引脚连接,该分压模块的第二端用于接收电源电压;
检测模块,与该分压模块的第一端连接,用于检测该分压模块的第一端的待测电压,若该待测电压满足预设条件,则标志该待测试芯片合格;
其中,该预设条件为该待测电压为该电源电压的预设倍数,该预设倍数与该预设引脚的对地阻抗和分压模块的总阻抗相关联。
在其中一个实施例中,该分压模块包括:
电阻,该电阻的第一端与该待测试芯片的预设引脚连接,该电阻的第二端用于接收该电源电压。
在其中一个实施例中,该分压模块包括多个电阻,多个电阻串联和/或并联。
在其中一个实施例中,该分压模块的总阻抗与该待测试芯片的预设引脚的对地阻抗相同。
在其中一个实施例中,该检测模组包括:
模数转换器,与该分压模块的第一端连接;
检测单元,与该模数转换器连接,用于接收该模数转换器输出的数字信号,并根据该数字信号获取该待测电压。
在其中一个实施例中,该测试电路还包括:
电压隔离缓冲模块,该电压隔离缓冲模块的输入端与该分压模块的第一端连接,该电压隔离缓冲模块的输出端与该检测模块连接,该电压隔离缓冲模块的输出端的电压与该电压隔离缓冲模块的输入端的电压相同。
在其中一个实施例中,该电压隔离缓冲模块包括:
电压跟随器,该电压跟随器的正相输入端作为该电压隔离缓冲模块的输入端,该电压跟随器的输出端作为该电压隔离缓冲模块的输出端。
在其中一个实施例中,该电压隔离缓冲模块还包括电容,该电容的第一端与该电压跟随器的VCC端连接,该电容的第二端接地。
第二方面,提供了一种测试系统,包括:
如上述第一方面任一所述的测试电路;
该待测试芯片,包括该预设引脚,该预设引脚与分压模块的第一端连接。
在其中一个实施例中,该预设引脚为5G N79的LAN使能脚。
在其中一个实施例中,该测试系统还包括:
电源模块,与该分压模块的第二端连接,用于提供该电源电压。
第三方面,提供了一种测试方法,包括:
检测分压模块的第一端的待测电压,该分压模块的第一端与待测试芯片的预设引脚连接,该分压模块的第二端用于接收电源电压;
若该检测电压满足预设条件,则确定该待测试芯片合格,该预设条件为该检测电压为该电源电压的预设倍数,该预设倍数与该预设引脚的对地阻抗和分压模块的总阻抗相关联。
在其中一个实施例中,该测试方法还包括:
若该检测电压为第一电压,则确定该待测试芯片的预设引脚断路,该第一电压与电源电压之间的差值小于第一阈值;
若该检测电压为第二电压,则确定该待测试芯片的预设引脚短路,该第二电压与接地电压之间的差值小于第二阈值;
若该检测电压为第三电压,则确定该待测试芯片的预设引脚与该待测试芯片的其他引脚短路,该第三电压为预设电压集合中的预设电压值。
上述测试电路,分压模块的第一端与待测试芯片的预设引脚连接,分压模块的第二端用于接收电源电压,通过检测模块检测分压模块的第一端的待测电压,若待测电压满足预设条件,即待测电压为电源电压的预设倍数时,可以确定待测试芯片合格。因此,上述测试电路无需采用综合测试仪,也可以实现对芯片引脚的焊接可靠性进行测试,降低了对芯片引脚的焊接可靠性的测试成本。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一实施例的测试电路的结构示意图;
图2为图1中检测模块的一种结构示意图;
图3为另一实施例的测试电路的结构示意图;
图4为一实施例的测试系统的结构示意图;
图5为一实施例的测试方法的流程示意图;
图6为另一实施例的测试方法的流程示意图。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
可以理解,本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说,在不脱离本申请的范围的情况下,可以将第一电阻称为第二电阻,且类似地,可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻,但其不是同一电阻。
可以理解,以下实施例中的“连接”,如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递,则应理解为“电连接”、“通信连接”等。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时,在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
在实际应用中,第5代公共网络移动通信(以下简称5G公网通信)中,Sub6G有个频段为N79,发射接收频率范围是:4400-5000MHz。而WIFI在5GHz频段,发射接收频率范围是:5000-5800MHz。于是,5G公网通信的N79频段与WIFI在5GHz频段有重叠,会产生严重的同频干扰,影响接收质量,甚至导致无法接收。
为了避免干扰,于是就有一种5G无线共存管理协议,该协议部分内容简述如下:在5G公网通信模块中,在N79频段接收电路中,其接收前端的低噪声放大器(Low NoiseAmplifier,下文简称LNA),是可以通过开关使能控制的,而且该控制脚要接到模块外部接口,便于外部5G WIFI芯片来控制。当外部5GWIFI芯片在5GHz频段发射时,先通过其它数据接口(如专用的UART)与5G公网通信模块进行沟通,确认无误后,外部5G WIFI芯片输出一个控制信号加载到5G公网通信模块的N79频段接收前端的低噪声放大器使能控制端,主动关闭N79接收,停止通信,从而避免被动干扰与丢失数据。
对于在5G公网通信模块外部接口中用于N79的LNA的使能控制脚,在批量生产贴片时,需要测试其焊接可靠性,即要确保使能控制脚焊接良好,无断开,无短路。因为上述使能控制脚是输入脚,无法主动对外输出信号,所以在生产时,为了确认其引脚焊接良好,采用的测试方法是按照其功能进行测试,即每一片模块在贴片生产出来后,开机,电脑通过USB口向模块发送相关命令,使其工作在5G N79频段,连接好仪器(模拟基站)并接收数据。然后在5G公网通信模块的这个引脚上,加载一个控制电平(如高电平),如果接收数据中断(即接收前端低噪声放大器被关闭),则证明这个引脚焊接良好,这个引脚即无断开也无短路。如果仍在接收数据,则说明该引脚无法受控,间接证明该引脚焊接有问题(断开或短路)。应说明的,数据接收的通断,可以通过模块的USB口测试出来。
由于上述测试方案中,需要利用模拟基站即5G综合测试仪,而该5G综合测试仪成本高,因此该测试方案成本高,同时,上述测试方案在实际运作时效率低,速度慢(例如,5G公网通信模块开机约需60秒、搜索网络并驻到5G N79频段约需10秒、确认有数据接收约需3秒、向引脚发送控制信号是N79的LAN关闭,确认无接收约需3秒。综上,每测试一引脚的焊接质量总耗时约为46秒)。且测试结构复杂等。
基于此,本申请实施例可提供一种测试电路,无需采用综合测试仪,也可以实现对芯片引脚的焊接可靠性进行测试,降低了对芯片引脚的焊接可靠性的测试成本。
请参考图1,其示出了本申请实施例提供的一种测试电路的结构示意图。如图1所示,该测试电路100可以包括:分压模块110和检测模块120。
具体的,分压模块的第一端112与待测试芯片200连接。具体的,分压模块的第一端112与待测试芯片的预设引脚202连接。分压模块的第二端114用于接收电源电压。检测模块120与分压模块的第一端112连接。
可以理解的,若芯片引脚为输入引脚,则该输入引脚存在输入阻抗,且对于特定的芯片,对应引脚的输入阻抗为固定值。应说明的,分压模块的第一端112与待测芯片的预设引脚202连接,同时分压模块的第二端114接收电源电压,因此分压模块110与预设引脚202串联,分压模块的第一端112的电压值为分压模块112的总阻抗与预设引脚202的对地阻抗分压后得到。因此,若待测试芯片合格,则分压模块的第一端112的待测电压应满足串联分压电阻原理。
本申请实施例提供的检测模块120可以用于检测分压模块的第一端112的待测电压。若待测电压满足预设条件,则待测试芯片合格。具体的,预设条件为待测电压为电源电压的预设倍数,该预设倍数与预设引脚的对地阻抗和分压模块的总阻抗相关联。
可选的,预设倍数A为:
Figure BDA0003003625010000071
其中,R1为预设引脚的对地阻抗,R2为分压模块的总阻抗。
由于测试环境等因素可能会导致待测电压与理论电压之间存在差压,因此,待测电压与理论电压不一致,可能不是因为待测试芯片不合格导致的。那么下述实施例将提供一种预设倍数,提高测试电路测试的可靠性。在本申请一个可选实施例中,预设倍数B为:
Figure BDA0003003625010000072
其中,R1为预设引脚的对地阻抗,R2为分压模块的总阻抗,d为误差系数。
可以理解,本申请实施例不对误差系数的大小作限制,可以根据测试电路和测试环境进行自由设定。可选的,d可以为±0.2V,d也可以为:
Figure BDA0003003625010000073
其中,R1为预设引脚的对地阻抗,R2为分压模块的总阻抗,UO为电源电压。
在上述实施例中,预设倍数包括误差系数,可以提高测试的可靠性,避免因为测量的不准确导致误判,浪费成本。
本申请实施例提供的测试电路,分压模块的第一端与待测试芯片的预设引脚连接,分压模块的第二端用于接收电源电压,通过检测模块检测分压模块的第一端的待测电压,若待测电压满足预设条件,即待测电压为电源电压的预设倍数时,可以确定待测试芯片合格。应解释的,待测试芯片合格指的是待测试芯片的预设引脚焊接合格,即无断开也无短路。因此,上述测试电路无需采用综合测试仪,也可以实现对芯片引脚的焊接可靠性进行测试,降低了对芯片引脚的焊接可靠性的测试成本。
如上述实施例所述,预设倍数与分压模块的总阻抗相关联,那么下述实施例将提供分压模块的结构,以实现测试电路的测试功能。
在本申请一个可选实施例中,上述实施例提供的分压模块可以包括一个电阻。具体的,电阻的第一端与待测试芯片的预设引脚连接,电阻的第二端用于接收电源电压。可以理解的,分压模块的总阻抗为该电阻的阻抗,即电阻与预设引脚的对地阻抗对电源电压进行分压,通过检测电阻的第一端的待测电压,可以判断预设引脚的焊接质量。
可选的,分压模块可以包括多个电阻,多个电阻可以并联连接,上述实施例的分压模块的总阻抗为多个电阻并联后的总阻抗。可选的,分压模块可以包括多个串联电阻,本实施例的分压模块的总阻抗为多个电阻串联后的总阻抗。可选的,分压模块可以包括串联电阻单元和并联电阻单元,串联电阻单元与并联电阻单元连接。其中,串联电阻单元中包括多个串联电阻,并联电阻单元中包括多个并联电阻。可以理解,上述分压模块还可以采用其他形式,而不限于上述实施例已经提到的形式,只要其能够满足测试电路的测试的功能即可。
可选的,上述实施例的分压模块的总阻抗与待测试芯片的预设引脚的对地阻抗相同。由于分压模块的总阻抗与待测试芯片的预设引脚的对地阻抗相同,即待测电压为电源电压的一半,便于对预设引脚的焊接质量进行判断。若分压模块的总阻抗过大,待测电压接近于0;若分压模块的总阻抗过小,待测电压接近于电源电压,均不便于判断。
上述实施例提供了分压模块的结构,那么下述实施例将提供一种检测模块的结构。
请参考图2,其示出了本申请实施例提供的一种检测模块的结构示意图。如图2所示,该检测模块120可以包括:模数转换器204和检测单元206。
具体的,模数转换器204与分压模块的第一端112连接,检测单元206与模数转换器204连接,用于接收模数转换器204输出的数字信号,并根据该数字信号获取待测电压。
可以理解的,模数转换器204将分压模块的第一端的模拟信号转换成对应的数字信号,并将该数字信号传输至检测单元206,检测单元206获取该数字信号,并根据该数字信号获取待测电压。
可选的,检测单元206存储有预设条件,检测单元还可以用于根据预设条件判断待测电压是否满足预设条件,即确定预设引脚的焊接质量。
请参考图3,其示出了本申请实施例提供的一种测试电路的结构示意图。如图3所示,上述实施例提供的测试电路100还可以包括电压隔离缓冲电路310。
具体的,电压隔离缓冲模块310的输入端与分压模块的第一端112连接,电压隔离缓冲模块的输出端与检测模块120连接。
具体的,电压隔离缓冲模块310的输出端的电压与电压隔离缓冲模块310的输入端的电压相同。因此,本申请提供的电压隔离缓冲模块310可以起到隔离、缓冲的作用,降低待测电压受干扰而出现波动的几率,提高了测试电路的测试可靠性。同时电压隔离缓冲模块310的输出端电压与输入端的电压一致,保证了测试电路的检测模块120可以获取到正确的待测电压,不影响测试电路的测试结果。
参考图4,在本申请一个可选实施例中,上述实施例提供的电压隔离缓冲模块可以包括电压跟随器402。应说明的,本实施例提供的电压跟随器402包括运算放大器。具体的,电压跟随器402的正相输入端与分压模块的第一端112连接,电压跟随器的输出端与检测模块连接,电压跟随器的反向输入端与电压跟随器的输出端连接。
参考图4,可选的,上述实施例提供的电压隔离缓冲模块还可以包括电容C1。具体的,电容的第一端与电压跟随器的VCC端连接,电容的第二端接地。可选的,电容C1的电容值可以为0.1μF。本申请实施例提供的电容C1可以滤除输入至电压跟随器的VCC端的电源杂波和交流成分,平滑输入至VCC端的直流电压。
上述实施例通过在分压模块的第一端与检测模块之间增加一个由运算放大器构成的电压跟随器,可以防止待测电压因检测模块的干扰而出现波动。
请参考图1,本申请实施例还提供了一种测试系统,该测试系统可以包括:测试电路100和待测试芯片200。
对于测试电路100的描述详见上文实施例在此不再赘述。
具体的,待测试芯片200包括预设引脚202,预设引脚202与分压模块的第一端112连接。可选的,预设引脚可以为5G N79的LAN使能脚。
上述实施例提供的测试系统,分压模块的第一端与待测试芯片的预设引脚连接,实现对待测试芯片的预设引脚焊接质量进行测试。上述实施例提供的测试系统结构简单,测试成本低。
请参考图4,其示出了本申请实施例提供的一种测试系统的结构示意图。如图4所示,该测试系统可以包括:电阻R1、模数转换器204、检测单元206、电压跟随器402、电容C1、待测试芯片200、预设引脚202、电源模块404。
对于电阻R1、模数转换器204、检测单元206、电压跟随器402、电容C1、待测试芯片200、预设引脚202、电源模块404的描述详见上文实施例,在此不再赘述。
具体的,电源模块404与电阻R1的第二端连接,电阻R1的第一端与待测试芯片的预设引脚202及电压跟随器402的正相输入端连接,电压跟随器402的输出端与模数转换器204连接,模数转换器204与检测单元206连接。电容C1第一端与电压跟随器402的VCC端连接,电容C1的第二端接地。
具体的,电源模块404用于提供电源电压。可选的,电源电压可以为3V,预设引脚为5G N79的LAN使能脚,电阻R1为50KΩ,电容C1的电容值为0.1μF。应说明的,在不上电开机的状态下,5G N79LAN芯片引脚对地阻抗约为50KΩ,采用50KΩ的电阻R1,可以方便对待测试芯片是否合格进行测试。
本申请实施例提供的测试系统,不需要采用5G综合测试仪,只需要利用测试电路即可实现对芯片引脚的测试,因此可以大大降低测试成本。
进一步的,根据上述分析,按照功能对每一5G N79的LAN使能脚进行测试需要耗费46秒,但是采用上述测试系统对5G N79的LAN使能脚进行测试只需要3秒,提高测试效率,节约时间成本。
进一步的,上述实施例提供的测试系统结构简单,不再需要通过电脑通过GPIB控制5G综合测试仪、通过USB控制5G公网通信模块、通过控制线加载到5G公网通信模块的5GN79的LAN使能脚。由于测试系统的部件和仪器减少,本申请实施例的测试系统的故障率也大大降低。
需要说明的是,本申请实施例中对模块的划分是示意性的,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。
请参考图5,其示出了本申请实施例提供的一种测试方法的流程图。如图5所示,该测试方法可以包括:
S502:检测分压模块的第一端的待测电压,分压模块的第一端与待测试芯片的预设引脚连接,分压模块的第二端用于接收电源电压。
S504:若所述检测电压满足预设条件,则确定待测试芯片合格,预设条件为检测电压为电源电压的预设倍数,预设倍数与预设引脚的对地阻抗和分压模块的总阻抗相关联。
本申请实施例提供的测试方法,通过检测分压模块的第一端的待测电压,即检测分压模块总阻抗和待测试芯片的预设引脚的对地阻抗的对电源电压分压的电压,通过判断检测电压是否满足预设条件,确定待测试芯片是否合格。本申请实施例提供的测试方法测试过程的简单,测试时间短,从而降低测试成本。
请参考图6,其示出了本申请实施例提供的一种测试方法的流程图。如图6所示,该测试方法可以包括:
S502:检测分压模块的第一端的待测电压,分压模块的第一端与待测试芯片的预设引脚连接,分压模块的第二端用于接收电源电压。
S504:若所述检测电压满足预设条件,则确定待测试芯片合格,预设条件为检测电压为电源电压的预设倍数,预设倍数与预设引脚的对地阻抗和分压模块的总阻抗相关联。
S602:若检测电压为第一电压,则确定待测试芯片的预设引脚断路,第一电压与电源电压之间的差值小于第一阈值。
应说明的,若预设引脚断路,待测电压不一定为电源电压,这可能是由于外接因素造成的,如干扰。因此,本申请实施例通过设置第一阈值,以提高判断的精确度。应说明的,本申请实施例不对第一阈值进行限定,可以根据实际测试环境进行设定。
S604:若检测电压为第二电压,则确定待测试芯片的预设引脚短路,第二电压与接地电压之间的差值小于第二阈值。
应说明的,若预设引脚短路,待测电压不一定为接地电压,即不一定为0V,这可能是由于外接因素造成的,如干扰。因此,本申请实施例通过设置第二阈值,以提高判断的精确度。应说明的,本申请实施例不对第二阈值进行限定,可以根据实际测试环境进行设定。
S606:若检测电压为第三电压,则确定待测试芯片的预设引脚与待测试芯片的其他引脚短路,第三电压为预设电压集合中的预设电压值。
应说明的,预设电压集合至少包括一个预设电压值,预设电压集合中的预设电压值的数量可以根据待测试芯片除预设引脚外还具有的引脚数进行设置。可以理解的,预设引脚与待测试芯片的不同引脚发生短路,分压模块的第一端的待测电压均不一样,因此,通过检测分压模块的第一端的待测电压可以分析待测试芯片的预设引脚与其他引脚是否发生短路,及定位预设引脚与哪个引脚发生短路。
可选的,测量预设引脚与其他引脚发生短路时的待测电压,将相对应的待测电压作为预设电压值存储至预设电压集合。对待测试芯片的预设引脚进行测试时,将待测电压与预设电压集合中的预设电压值比较,从而确定待测试芯片的预设引脚与待测试芯片的其他引脚是否发生短路,以及根据待测电压和预设电压值确定预设引脚是与哪个芯片引脚发生短路。
上述实施例提供的测试方法,通过检测分压模块的第一端的待测电压即可实现快速测试。进一步的,上述实施例提供的测试方法可以定位待测试芯片故障类型,实用性高。
关于测试方法的具体限定可以参见上文中对于测试电路和测试系统的限定,在此不再赘述。
应该理解的是,虽然图5-图6的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图5-图6中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中,参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种测试电路,其特征在于,包括:
分压模块,所述分压模块的第一端与待测试芯片的预设引脚连接,所述分压模块的第二端用于接收电源电压;
检测模块,与所述分压模块的第一端连接,用于检测所述分压模块的第一端的待测电压,若所述待测电压满足预设条件,则标志所述待测试芯片合格;
其中,所述预设条件为所述待测电压为所述电源电压的预设倍数,所述预设倍数与所述预设引脚的对地阻抗和分压模块的总阻抗相关联。
2.根据权利要求1所述的测试电路,其特征在于,所述分压模块包括:
电阻,所述电阻的第一端与所述待测试芯片的预设引脚连接,所述电阻的第二端用于接收所述电源电压。
3.根据权利要求1所述的测试电路,其特征在于,所述分压模块包括多个电阻,多个所述电阻串联和/或并联。
4.根据权利要求2或3所述的测试电路,其特征在于,所述分压模块的总阻抗与所述待测试芯片的预设引脚的对地阻抗相同。
5.根据权利要求1所述的测试电路,其特征在于,所述检测模块包括:
模数转换器,与所述分压模块的第一端连接;
检测单元,与所述模数转换器连接,用于接收所述模数转换器输出的数字信号,并根据所述数字信号获取所述待测电压。
6.根据权利要求1所述的测试电路,其特征在于,所述测试电路还包括:
电压隔离缓冲模块,所述电压隔离缓冲模块的输入端与所述分压模块的第一端连接,所述电压隔离缓冲模块的输出端与所述检测模块连接,所述电压隔离缓冲模块的输出端的电压与所述电压隔离缓冲模块的输入端的电压相同。
7.根据权利要求6所述的测试电路,其特征在于,所述电压隔离缓冲模块包括:
电压跟随器,所述电压跟随器的正相输入端作为所述电压隔离缓冲模块的输入端,所述电压跟随器的输出端作为所述电压隔离缓冲模块的输出端。
8.根据权利要求7所述的测试电路,其特征在于,所述电压隔离缓冲模块还包括电容,所述电容的第一端与所述电压跟随器的VCC端连接,所述电容的第二端接地。
9.一种测试系统,其特征在于,包括:
如权利要求1-8中任一项所述的测试电路;
所述待测试芯片,包括所述预设引脚,所述预设引脚与所述分压模块的第一端连接。
10.根据权利要求9所述的测试系统,其特征在于,所述预设引脚为5G N79的LAN使能脚。
11.根据权利要求9所述的测试系统,其特征在于,还包括:
电源模块,与所述分压模块的第二端连接,用于提供所述电源电压。
12.一种测试方法,其特征在于,包括:
检测分压模块的第一端的待测电压,所述分压模块的第一端与待测试芯片的预设引脚连接,所述分压模块的第二端用于接收电源电压;
若所述检测电压满足预设条件,则确定所述待测试芯片合格,所述预设条件为所述检测电压为所述电源电压的预设倍数,所述预设倍数与所述预设引脚的对地阻抗和分压模块的总阻抗相关联。
13.根据权利要求12所述的测试方法,其特征在于,还包括:
若所述检测电压为第一电压,则确定所述待测试芯片的预设引脚断路,所述第一电压与电源电压之间的差值小于第一阈值;
若所述检测电压为第二电压,则确定所述待测试芯片的预设引脚短路,所述第二电压与接地电压之间的差值小于第二阈值;
若所述检测电压为第三电压,则确定所述待测试芯片的预设引脚与所述待测试芯片的其他引脚短路,所述第三电压为预设电压集合中的预设电压值。
CN202110355500.7A 2021-04-01 2021-04-01 测试电路、测试系统和测试方法 Pending CN113189470A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110355500.7A CN113189470A (zh) 2021-04-01 2021-04-01 测试电路、测试系统和测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110355500.7A CN113189470A (zh) 2021-04-01 2021-04-01 测试电路、测试系统和测试方法

Publications (1)

Publication Number Publication Date
CN113189470A true CN113189470A (zh) 2021-07-30

Family

ID=76974429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110355500.7A Pending CN113189470A (zh) 2021-04-01 2021-04-01 测试电路、测试系统和测试方法

Country Status (1)

Country Link
CN (1) CN113189470A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114089152A (zh) * 2021-09-26 2022-02-25 上海华岭集成电路技术股份有限公司 一种芯片测试电压的调整方法
CN114859210A (zh) * 2022-04-22 2022-08-05 上海研鼎信息技术有限公司 一种cmos芯片开短路测试系统及测试方法
CN115608654A (zh) * 2021-08-26 2023-01-17 广东汇芯半导体有限公司 半导体电路的测试系统和半导体电路的测试方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130328588A1 (en) * 2012-06-08 2013-12-12 Hon Hai Precision Industry Co., Ltd. Testing circuit and printed circuit board using same
CN107422255A (zh) * 2017-07-13 2017-12-01 南京信息工程大学 一种数字芯片故障检测系统及其检测方法
CN207263883U (zh) * 2017-09-18 2018-04-20 深圳市汇顶科技股份有限公司 芯片开短路测试装置及系统
CN208836021U (zh) * 2018-08-31 2019-05-07 深圳拓邦股份有限公司 一种恒功率控制电路及电气装置
CN110763981A (zh) * 2019-11-13 2020-02-07 苏州华兴源创科技股份有限公司 集成电路芯片的检测系统和方法
CN210720648U (zh) * 2019-09-02 2020-06-09 深圳市华力宇电子科技有限公司 通用芯片开短路测试电路
CN211123004U (zh) * 2019-10-14 2020-07-28 武汉汉源既济电力有限公司 一种高低压柜快速检测装置
CN211148835U (zh) * 2019-08-08 2020-07-31 深圳市辰卓科技有限公司 一种开短路反向测试电路及图像传感器芯片测试装置
CN211454405U (zh) * 2020-04-13 2020-09-08 无锡永友电子有限公司 一种用于电动车仪表测试的输入电压调节电路
CN112130089A (zh) * 2020-08-27 2020-12-25 深圳市广和通无线股份有限公司 模块管脚连通性测试装置及系统
CN112505528A (zh) * 2020-12-15 2021-03-16 江苏理工学院 一种基于stm32的检测系统

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130328588A1 (en) * 2012-06-08 2013-12-12 Hon Hai Precision Industry Co., Ltd. Testing circuit and printed circuit board using same
CN107422255A (zh) * 2017-07-13 2017-12-01 南京信息工程大学 一种数字芯片故障检测系统及其检测方法
CN207263883U (zh) * 2017-09-18 2018-04-20 深圳市汇顶科技股份有限公司 芯片开短路测试装置及系统
CN208836021U (zh) * 2018-08-31 2019-05-07 深圳拓邦股份有限公司 一种恒功率控制电路及电气装置
CN211148835U (zh) * 2019-08-08 2020-07-31 深圳市辰卓科技有限公司 一种开短路反向测试电路及图像传感器芯片测试装置
CN210720648U (zh) * 2019-09-02 2020-06-09 深圳市华力宇电子科技有限公司 通用芯片开短路测试电路
CN211123004U (zh) * 2019-10-14 2020-07-28 武汉汉源既济电力有限公司 一种高低压柜快速检测装置
CN110763981A (zh) * 2019-11-13 2020-02-07 苏州华兴源创科技股份有限公司 集成电路芯片的检测系统和方法
CN211454405U (zh) * 2020-04-13 2020-09-08 无锡永友电子有限公司 一种用于电动车仪表测试的输入电压调节电路
CN112130089A (zh) * 2020-08-27 2020-12-25 深圳市广和通无线股份有限公司 模块管脚连通性测试装置及系统
CN112505528A (zh) * 2020-12-15 2021-03-16 江苏理工学院 一种基于stm32的检测系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115608654A (zh) * 2021-08-26 2023-01-17 广东汇芯半导体有限公司 半导体电路的测试系统和半导体电路的测试方法
CN115608654B (zh) * 2021-08-26 2024-03-19 广东汇芯半导体有限公司 半导体电路的测试系统和半导体电路的测试方法
CN114089152A (zh) * 2021-09-26 2022-02-25 上海华岭集成电路技术股份有限公司 一种芯片测试电压的调整方法
CN114859210A (zh) * 2022-04-22 2022-08-05 上海研鼎信息技术有限公司 一种cmos芯片开短路测试系统及测试方法

Similar Documents

Publication Publication Date Title
CN113189470A (zh) 测试电路、测试系统和测试方法
CN102013927B (zh) 通信设备和天线的测试装置
US9335370B2 (en) On-chip test for integrated AC coupling capacitors
US9322873B2 (en) Testing circuit and printed circuit board using same
US7412342B2 (en) Low cost test for IC's or electrical modules using standard reconfigurable logic devices
CN104133169A (zh) 非接触芯片测试系统与方法
CN112684234B (zh) 示波器的探头识别方法和示波器
CN104568227A (zh) 感温包检测电路、方法及装置
CN114167132A (zh) 无线终端的功耗检测方法、装置、电子设备及存储介质
CN116195193A (zh) 诊断系统
CN217385736U (zh) 一种mcu的ate设备及其系统
CN113933618B (zh) 测试装置、射频装置及检测系统
WO2022271518A1 (en) System and method for compensating for power loss due to a radio frequency (rf) signal probe mismatch in conductive signal testing
CN113866798A (zh) 测试1pps信号时间精度的方法、装置、系统及介质
CN110825573B (zh) 一种复杂可编程逻辑器件的测试老炼方法
CN113009223B (zh) 阻抗量测方法
CN109946528A (zh) 天线在位检测电路、方法、装置和系统、无线终端
US9360524B2 (en) Testing system for serial interface
CN220254525U (zh) 以太网测试装置及测试系统
CN220273865U (zh) 一种音频测试装置
CN219871530U (zh) 电压量测装置
CN103592613A (zh) 测试校正仪、测试系统及测试方法
CN106990347A (zh) 适用于毫米波分频器的在片测试系统及测试方法
CN220730363U (zh) 通用输入输出电气特性参数测试电路
CN103856274A (zh) 射频硬件配置设定方法及其通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination