KR100339687B1 - 다중대역을갖는위상잠금주파수합성장치 - Google Patents

다중대역을갖는위상잠금주파수합성장치 Download PDF

Info

Publication number
KR100339687B1
KR100339687B1 KR1019980014466A KR19980014466A KR100339687B1 KR 100339687 B1 KR100339687 B1 KR 100339687B1 KR 1019980014466 A KR1019980014466 A KR 1019980014466A KR 19980014466 A KR19980014466 A KR 19980014466A KR 100339687 B1 KR100339687 B1 KR 100339687B1
Authority
KR
South Korea
Prior art keywords
frequency
voltage controlled
signal
band
output
Prior art date
Application number
KR1019980014466A
Other languages
English (en)
Other versions
KR19990080891A (ko
Inventor
윤종남
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1019980014466A priority Critical patent/KR100339687B1/ko
Publication of KR19990080891A publication Critical patent/KR19990080891A/ko
Application granted granted Critical
Publication of KR100339687B1 publication Critical patent/KR100339687B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

다중 대역을 갖는 위상 잠금 주파수 합성 장치는 다중 대역의 주파수 신호를 선택적으로 출력하는 다중 대역 전압 제어 발진기를 포함한다. 다중 대역 전압 제어 발진기는 다수의 스위칭 소자를 통하여 주파수 대역이 선택되며, 스위칭 소자는 제어기에 의하여 제어된다. 제어기에 의하여 주파수 대역이 선택된 다중 대역 전압 제어 발진기로부터 출력되는 신호를 제어기에 의하여 분주비가 가변되는 가변 분주기를 통하여 분주된다. 이 장치는 또한 가변 분주기에 의하여 분주된 신호와 기준 신호를 비교하여 비교 결과 신호를 다중 대역 전압 제어 발진기로 출력하는 위상 비교기를 포함한다. 제어기가 다중 대역 전압 제어 발진기의 주파수 대역과 가변 분주기의 분주비를 제어함으로서, 하나의 주파수 합성 장치로 다수의 주파수 대역의 신호를 출력할 수가 있다. 따라서, 제조 비용이 절감되고 부품의 소형화 및 저전력화가 가능해진다.

Description

다중 대역을 갖는 위상 잠금 주파수 합성 장치
이 발명은 주파수 합성 장치에 관한 것으로서, 더욱 상세하게 말하자면 다중 대역에서 안정되고 다양한 주파수 신호를 출력하는 다중 대역을 갖는 위상 잠금 주파수 합성 장치에 관한 것이다.
일반적으로 위상 잠금 루프(PLL:phase locked loop)는 외부로부터의 신호에 의하여 임의의 주파수를 발생시키는 회로로 위상 검출기(phase detector), 저역 통과 필터(low pass filter) 및 전압 제어 발진기(voltage controlled oscillator)로 이루어지는 일종의 주파수 궤환형 회로이며, 입력 신호를 잠그거나 동기시킬 수가 있다.
여기에서, 위상 검출기는 상대적인 위상 혹은 신호간의 시간차를 나타내는 출력 신호를 꺼내는 회로이고, 저역 통과 필터는 입력 주파수의 저역 부분을 통과시키는 필터이고, 그리고 전압 제어 발진기는 입력 전압에 의해 발진 주파수를 가변으로 할 수 있는 발진기이다.
이러한 위상 잠금 루프 회로를 이용한 주파수 합성 장치는 고주파대 이상의 무선 송수신기에서 발진 주파수를 안정하게 유지하면서도 매우 많은 주파수를 얻을 수 있는 특징 때문에 최근에 많이 사용되고 있다.
이하, 첨부된 도면을 참조로 하여 종래의 위상 잠금 주파수 합성 장치에 대하여 설명한다.
도 1은 종래 위상 잠금 주파수 합성 장치의 블록도이다.
도 1에 도시되어 있듯이, 종래 위상 잠금 주파수 합성 장치는 위상 검출기(5), 저역 통과 필터(7), 전압 제어 발진기(9) 및 가변 분주기(11)로 구성된다.
이 때, 위상 검출기(5)의 일측 입력인 기준 신호의 기준 주파수(fr)는 수정 발진기(1)의 출력(fx)이 기준 분주기(reference devider)에서 분주되어 발생되고, 가변 분주기(11)는 전압 제어 발진기(9)에서 출력되는 신호의 주파수(fout)를 로 분주하여 위상 검출기의 다른 입력 신호로 입력한다.
이와 같이, 위상 검출기(5)로 두 신호가 입력되면 위상 검출기(5)는 기준 신호와 가변 분주기(11)에서 출력된 신호의 위상을 비교하여 오차 전압(Ve)을 발생시킨다.
즉, 오차 전압(Ve)에는 비교되는 두 주파수의 위상차에 대한 전압이 포함되어 있으며, 저역 통과 필터(7)는 이러한 오차 전압(Ve) 중 낮은 주파수 성분의 전압(Vcont)만을 통과시키고, 이 전압(Vcont)은 전압 제어 발진기(9)의 제어 전압으로 사용된다.
전압 제어 발진기(9)의 제어 전압(Vcont)은 기준 주파수(fr)와 가변 분주기(11)의 출력 주파수()와의 차를 줄이는 방향으로 전압 제어 발진기(9)의 주파수를 변화시키며, 두 주파수(fr, )가 충분히 접근한 값이 되도록 한다. 즉, 전압 제어 발진기(9)와 가변 분주기(11)가 기준 신호에 동기된다.
이와 같이, 잠김(lock) 상태에서 전압 제어 발진기(9)의 출력 신호의 주파수(fout)는 가변 분주기(11)의 분주비(N)와 기준 주파수(fr)의 곱이 된다. 즉, fout = N × fr이 된다.
따라서, 가변 분주기(11)의 분주비(N)를 변화시킴으로써 출력 주파수(fout)는 기준 주파수(fr)의 정수배로 변화되어 다수의 주파수가 얻어진다.
이 때, 가변 분주기(11)의 분주비(N)는 제어기(13)의 제어 명령에 따라 가변되고, 제어기(13)로는 컴퓨터 등이 사용될 수 있다.
도 2는 종래 위상 잠금 주파수 합성 장치에서 입력 신호의 주파수가 f1일 때의 블록도이고, 도 3은 종래 위상 잠금 주파수 합성 장치에서 입력 신호의 주파수가 f2일 때의 블록도이다.
도 2에 도시되어 있듯이, 입력 신호의 주파수가 f1일 때 분주비가 R인 기준 분주기(15)로부터 출력되어 위상 검출기(17)로 입력되는 신호의 주파수는 이고, 제1 전압 제어 발진기(21)로부터 출력되어 분주비가 N인 가변 분주기(11)를 통해 위상 검출기(17)로 입력되는 신호의 주파수는 이다.
따라서, 잠김 상태에서 제1 전압 제어 발진기(21)로부터 출력되는 신호의 주파수(fout)는 tN이 된다.
이 때, 가변 분주기(23)의 분주비(N)는 제어기(25)에 의해 정수배로 변화되므로 다양한 주파수를 갖는 신호가 출력된다. 예를 들어, 가변 분주기(23)의 분주비(N)가 1 ∼ N인 정수로 가변된다고 가정하면 결국 출력 주파수(fout) 또한 f11∼f1N로 다양하게 출력된다.
여기에서, f11= t1이고 f1N= tN이고, 그 사이의 주파수 또한 같은 방법으로 구해진다.
결국, 이 장치의 주파수 출력은 t1 ∼ tN이 된다.
도 3에 도시되어 있는 주파수 합성 장치 또한 상기한 방법으로 출력 주파수(fout)를 구할 수가 있는데, 입력 신호의 주파수가 f2이므로 출력 주파수(fout)는 제어기(37)에 의하여 가변되는 분주비(M)에 의하여 f21∼ f2M으로 다양하게 출력된다.
여기에서, f21= t1이고 f2M= tM이고, 그 사이의 주파수 또한 같은 방법으로 구해진다.
결국, 이 장치의 주파수 출력은 t1 ∼ tM이 된다.
한편, 제1 전압 제어 발진기(21)는 입력 주파수(f1)를 중심으로 저역 통과 필터(19)로부터 출력되는 제어 전압에 의하여 출력 주파수를 가변하고, 제2 전압 제어 발진기(33)는 입력 주파수(f2)를 중심으로 저역 통과 필터(31)로부터 출력되는 제어 전압에 의하여 출력 주파수를 가변한다.
이와 같이, 종래의 주파수 합성 장치는 다양한 주파수를 얻을 수 있지만 분주비(N, M)에 의하여 가변되는 주파수 범위는 전압 제어 발진기(21, 33)의 중심 주파수 대역을 벗어나기가 어렵기 때문에 하나의 주파수 합성 장치가 두 개 이상의 주파수 대역의 출력 주파수 신호를 출력하기가 어렵다.
예를 들어, 도 2에 도시되어 있는 주파수 합성 장치의 출력 주파수(f11∼ f1N)가 1.9GHz 대역이고, 도 3에 도시되어 있는 주파수 합성 장치의 출력 주파수(f21∼ f2M)가 0.9GHz 대역일 경우, 각 대역 범위 내에서 가변되는 전압 제어 발진기(21, 33)를 사용하여야 하기 때문에 하나의 전압 제어 발진기만을 사용하는 주파수 합성 장치를 사용하여 이중 대역(1.9GHz 대역, 0.9GHz 대역)의 주파수를 출력하는 것이 어렵고, 만약 각각의 주파수 대역의 신호를 출력하는 전압 제어 발진기를 주파수 합성 장치에서 함께 사용하여 이중 대역의 주파수를 출력하게 되면 제조 비용이 상승하게 되고, 장치의 크기도 커지게 되며, 또한 전류 소비량도 증가하게 된다.
따라서, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 하나의 출력 신호선을 통해 다수의 주파수 대역을 갖는 신호를 출력하는 위상 잠금 주파수 합성 장치를 제공하는 데 있다.
도 1은 종래 위상 잠금 주파수 합성 장치의 블록도이고,
도 2는 종래 위상 잠금 주파수 합성 장치에서 입력 신호의 주파수가 f1일 때의 블록도이고,
도 3은 종래 위상 잠금 주파수 합성 장치에서 입력 신호의 주파수가 f2일 때의 블록도이고,
도 4는 이 발명의 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 블록도이고,
도 5는 이 발명의 제1 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 블록도이고,
도 6은 이 발명의 제2 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 블록도이고,
도 7은 이 발명의 제3 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 블록도이고,
도 8은 이 발명의 제4 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 블록도이고,
도 9는 이 발명의 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성장치가 모듈화되는 것을 도시한 도면이다.
상기한 목적을 달성하기 위한 수단으로서 이 발명은 다수의 주파수 대역의 신호를 출력하는 다중 대역 전압 제어 발진기를 포함하며, 다중 대역 전압 제어 발진기는 제어기를 통한 스위치 선택에 따라 주파수 대역이 다른 신호를 출력한다. 또한, 다중 대역 전압 제어 발진기로부터 출력되는 신호는 제어기에 의하여 분주비가 가변되는 가변 분주기로 입력된다. 한편, 기준 주파수를 갖는 기준 신호와 분주된 신호는 위상 검출기에 의하여 비교되어 에러 전압을 생성하고, 생성된 에러 전압은 다시 다중 대역 전압 제어 발진기로 입력되어 다중 대역 전압 제어 발진기의 선택된 신호를 유지시킨다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
도 4는 이 발명의 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 블록도이다.
도 4에 도시되어 있듯이, 다중 대역을 갖는 위상 잠금 주파수 합성 장치는 다수의 주파수 대역의 신호 중 하나의 주파수 대역의 신호를 선택적으로 출력하는 다중 대역 전압 제어 발진기(80)를 포함하며, 주파수 대역은 제어기(100)에 의하여 선택된다.
제어기(100)는 또한 다중 대역 전압 제어 발진기(80)로부터 출력되는 신호를 분주하는 가변 분주기(90)의 분주비를 가변시키고, 분주된 신호는 위상 검출기(60)로 입력된다.
이 때, 제어기(100)는 다중 대역 전압 제어 발진기(80)의 주파수 대역을 선택한 것에 따라서 가변 분주기(90)의 분주비를 가변시킨다.
한편, 기준 신호 발생기(40)에 의하여 발생된 기준 신호는 기준 분주기(50)에 의하여 분주되어 위상 검출기(60)로 입력되고, 위상 검출기(60)는 기준 분주기(50)로부터 입력되는 신호와 가변 분주기(90)로부터 입력되는 신호를 비교하여 에러 전압을 출력하고, 에러 전압은 저역 통과 필터(70)에 의하여 고주파 성분이 제거되어 다중 대역 전압 제어 발진기(80)로 입력된다.
따라서, 제어기(100)에 의하여 선택된 주파수 대역의 신호가 다중 대역 전압 제어 발진기(80)로부터 안정되게 출력되기 때문에, 제어기(100)를 통하여 다중 대역 전압 제어 발진기(80)로부터 출력되는 신호의 주파수 대역을 선택하면 두 개 이상의 주파수 대역의 신호를 선택적으로 출력할 수가 있다.
도 5는 이 발명의 제1 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 블록도이다.
도 5에 도시되어 있듯이, 이 발명의 제1 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 다중 대역 전압 제어 발진기(80)는 전압 제어 발진기 두 개(810, 820)와 네 개의 스위치(SW1 ∼ SW4)로 구성된다. 제1 스위치(SW1)는 저역 통과 필터(70)로부터 출력되어 제3 전압 제어 발진기(810)로 입력되는 신호를 단속하고, 제2 스위치(SW2)는 저역 통과 필터(70)로부터 출력되어 제4 전압 제어 발진기(820)로 입력되는 신호를 단속한다. 또한, 제3 스위치(SW3)는 제3 전압 제어 발진기(810)로부터 출력되는 신호와 출력 신호(fout)의 연결을 단속하고, 제4 스위치(SW4)는 제4 전압 제어 발진기(820)로부터 출력되는 신호와 출력 신호(fout)의 연결을 단속한다. 이 때, 네 개의 스위치(SW1 ∼ SW4)는 PIN 다이오드로 구성되어 있다.
먼저, 제어기(100)가 제1 스위치(SW1)와 제3 스위치(SW3)를 온(on)시켜서 제3 전압 제어 발진기(810)를 작동시키고, 제2 스위치(SW2)와 제4 스위치(SW4)를오프(off)시켜서 제4 전압 제어 발진기(820)가 작동하지 않도록 하고, 가변 분주기(90)의 분주비(K)를 i ∼ j 범위로 가변시킨다.
기준 신호의 주파수가 fr이므로 분주비가 R인 기준 분주기(50)로부터 출력되어 위상 검출기(60)로 입력되는 신호의 주파수는 이고, 제3 전압 제어 발진기(810)로부터 출력되어 분주비가 K인 가변 분주기(90)를 통하여 위상 검출기(60)로 입력되는 신호의 주파수는 이다.
따라서, 잠김 상태에서 이 발명인 주파수 합성 장치에서 출력되는 신호의 주파수(fout)는 tK가 되고, 가변 분주기(90)의 분주비(K)가 i ∼ j로 가변되기 때문에 결국 출력 주파수(fout)는 ti ∼ tj이며 이는 f31∼ f3K로 나타낼 수가 있다.
반대로, 제어기(100)가 제2 스위치(SW2)와 제4 스위치(SW4)를 온시켜서 제4 전압 제어 발진기(820)를 작동시키고, 제1 스위치(SW1)와 제3 스위치(SW3)를 오프시켜서 제3 전압 제어 발진기(820)가 작동하지 않도록 하고, 가변 분주기(90)의 분주비(L)를 p ∼ q 범위로 가변시키면, 제4 전압 제어 발진기(820)로부터 출력되어 분주비가 L인 가변 분주기(90)를 통하여 위상 검출기(60)로 입력되는 신호의 주파수는 이 된다.
따라서, 잠김 상태에서 이 발명인 주파수 합성 장치로부터 출력되는 신호의 주파수(fout)는 tL가 되고, 가변 분주기(90)의 분주비(L)가 p ∼ q로 가변되기 때문에 결국 출력 주파수(fout)는 tp ∼ tq이며 이는 f41∼ f4L로 나타낼 수가 있다.
상기한 바와 같이, 제어기(100)가 스위치(SW1 ∼ SW4)를 통하여 다중 대역전압 제어 발진기(80)의 주파수 대역을 선택하고, 또한 가변 분주기(90)의 분주비(K, L)의 범위(i ∼ j, p ∼ q)를 가변함으로서 두 개의 주파수 대역에서 다양한 주파수의 신호를 발생시킬 수가 있다.
결국, 전압 제어 발진기의 개수를 증가시키고, 각 전압 제어 발진기를 제어하는 스위치를 통하여 전압 제어 발진기의 동작을 제어하게 되면 다중 대역의 주파수 신호가 출력 가능해진다.
도 6은 이 발명의 제2 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 블록도이다.
도 6에 도시되어 있듯이, 이 발명의 제2 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 다중 대역 전압 제어 발진기(110)는 가변 용량 다이오드(D1)와 제1 코일(L1) 및 제2 코일(L2)이 병렬로 연결된 공진 회로와, 제2 코일(L2)의 접속을 스위칭하는 제5 스위치(SW5) 및 신호를 증폭하는 증폭기(1110)로 구성된다. 이 때, 제5 스위치(SW5)는 PIN 다이오드로 구성된다.
이러한 다중 대역 전압 제어 발진기(110)는 공진 회로에 의하여 공진 주파수의 신호가 발생되고, 발생된 신호가 증폭기(1110)에 의하여 증폭되어 출력된다. 저역 통과 필터(70)로부터 입력되는 에러 전압이 가변됨에 따라 가변 용량 다이오드의 커패시턴스(capacitance)가 변화되어 출력 신호의 주파수를 조절할 수 있다.
또한, 제어기(100)가 제5 스위치(SW5)를 온시키거나 오프시킴에 따라 제2 코일(L2)이 작동되기 때문에 결국 출력되는 주파수 대역이 달라지게 된다.
만약, 제어기(100)가 제5 스위치(SW5)를 오프시키고, 가변 분주기(90)의 분주비(A)를 b ∼ c 범위로 가변시키면, 다중 대역 전압 제어 발진기(110)로부터 출력되어 분주비가 A인 가변 분주기(90)를 통하여 위상 검출기(60)로 입력되는 신호의 주파수는 이 된다.
따라서, 잠김 상태에서 이 발명인 주파수 합성 장치로부터 출력되는 신호의 주파수(fout)는 tA가 되고, 가변 분주기(90)의 분주비(A)가 b ∼ c로 가변되기 때문에 결국 출력 주파수(fout)는 tb ∼ tc이며 이는 f51∼ f5A로 나타낼 수가 있다.
도 7은 이 발명의 제3 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 블록도이다.
도 7에 도시되어 있듯이, 이 발명의 제3 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 다중 대역 전압 제어 발진기(120)는 가변 용량 다이오드(D2)와 제3 코일(L3) 및 제1 커패시터(C1)가 병렬로 연결된 공진 회로와, 제1 커패시터(C1)의 접속을 스위칭하는 제6 스위치(SW6) 및 신호를 증폭하는 증폭기(1210)로 구성된다. 이 때, 제6 스위치(SW6)는 PIN 다이오드로 구성된다.
상기 제2 실시예와는 달리 제6 스위치(SW6)를 사용하여 제1 커패시터(C1)의 접속을 제어하여 출력 주파수의 대역을 변화시킨다. 즉, 제어기(100)가 제6 스위치(SW6)를 온시키거나 오프시킴에 따라 제1 커패시터(C1)가 작동되기 때문에 결국 출력되는 주파수 대역이 달라지게 된다.
만약, 제어기(100)가 제6 스위치(SW6)를 오프시키고, 가변 분주기(90)의 분주비(D)를 e ∼ f 범위로 가변시키면, 다중 대역 전압 제어 발진기(120)로부터 출력되어 분주비가 D인 가변 분주기(90)를 통하여 위상 검출기(60)로 입력되는 신호의 주파수는 이 된다.
따라서, 잠김 상태에서 이 발명인 주파수 합성 장치로부터 출력되는 신호의 주파수(fout)는 tD가 되고, 가변 분주기(90)의 분주비(D)가 e ∼ f로 가변되기 때문에 결국 출력 주파수(fout)는 te ∼ tf이며 이는 f61∼ f6D로 나타낼 수가 있다.
도 8은 이 발명의 제4 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 블록도이다.
도 8에 도시되어 있듯이, 이 발명의 제4 실시예에 따른 다중 대역을 갖는 위상 잠금 주파수 합성 장치의 다중 대역 전압 제어 발진기(130)는 가변 용량 다이오드(D3)와 제4 코일(L4)과 제 5 코일(L5) 및 제2 커패시터(C2)가 병렬로 연결된 공진 회로와, 제2 커패시터(C2)의 접속을 스위칭하는 제7 스위치(SW7)와 제5 코일(L5)의 접속을 스위칭하는 제8 스위치(SW8) 및 신호를 증폭하는 증폭기(1310)로 구성된다. 이 때, 제7 스위치(SW7) 및 제 8스위치(SW8)는 PIN 다이오드로 구성된다.
상기 제2 실시예 및 제3 실시예와는 달리 제4 실시예에서는 제7 스위치(SW7)를 사용하여 제2 커패시터(C2)의 접속을 제어하고, 제8 스위치(SW8)를 사용하여 제5 코일(L5)의 접속을 제어하여 출력 주파수의 대역을 변화시킨다. 즉, 제어기(100)가 제7 스위치(SW6) 및 제8 스위치(SW8)를 온시키거나 오프시킴에 따라 제2 커패시터(C2) 및 제5 코일(L5)이 작동되기 때문에 결국 출력되는 주파수 대역이 달라지게 되며, 제2 실시예와 제3 실시예에서는 이중 대역의 주파수 신호를 선택할 수 있는 반면에 여기에서는 4개의 주파수 대역 중에서 선택할 수가 있다.
결국, 공진 회로의 구성 부품의 접속을 적절하게 제어함으로서 다중 대역의 주파수 신호를 출력하는 것이 가능해진다.
한편, 이 발명인 다중 대역을 갖는 위상 잠금 주파수 합성 장치는 첨부한 도 9에 도시되어 있듯이, 일부 구성 요소들을 모듈(module)화한 후 하나의 패키지(package)로 하여 하나의 인쇄 회로 기판에 모두 실장하면 전체 장치가 소형화되고, 소비 전력 또한 감소된다.
모듈로는 위상 잠금 루프 모듈(200), 저역 통과 필터 모듈(300), 그리고 다중 대역 전압 제어 모듈(400)로 나눌 수가 있다.
위상 잠금 루프 모듈(200)에는 기준 분주기(50)와 위상 검출기(60) 및 가변 분주기(90)가 포함되고, 저역 통과 필터 모듈(300)에는 저역 통과 필터(70) 및 그 주변 회로가 포함되고, 다중 대역 전압 제어 발진기 모듈(400)에는 다중 대역 전압 제어 발진기(80, 110, 120, 130) 및 그 주변 회로가 포함된다.
이상에서와 같이 이 발명의 실시예에서, 다중 대역의 주파수 신호를 선택적으로 출력 가능한 다중 대역 전압 제어 발진기를 제어함으로서 다중 주파수 대역에서 안정되고 다양한 주파수를 갖는 신호를 출력할 수가 있고, 또한 장치의 소형화를 통하여 가격이 저렴해지고 전력 소모가 감소하게 된다.
비록, 이 발명이 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 특허청구범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.

Claims (5)

  1. 기준 신호를 발생하는 기준 신호 발생부와,
    상기 기준 신호와 소정의 분주비로 분주된 신호를 입력받아 위상 비교하고 그 차에 해당하는 에러 신호를 출력하는 위상 검출기와,
    발진주파수 대역이 서로 떨어지도록 서로 다른 이동통신용 중심 주파수를 가지는 다수 개의 전압 제어 발진기와, 상기 위상 검출기로부터 출력되는 에러 신호가 상기 전압 제어 발진기 각각으로 인가되는 것을 단속하는 고주파용 스위치와, 상기 각 전압 제어 발진기로부터 상기 에러 신호에 따른 주파수의 출력 신호가 상기 가변 분주기로 인가되는 것을 단속하는 고주파용 스위치를 포함하는 다중 대역 전압 제어 발진부와,
    상기 다중 대역 전압 제어 발진부로부터 출력되는 신호를 상기 이동통신용 중심 주파수에 대응되는 소정의 분주비로 분주시켜 상기 위상 검출기로 출력하는 가변 분주기와,
    상기 다중 대역 전압 제어 발진부의 고주파용 스위치를 제어하여 상기 발진주파수 대역을 결정하고, 상기 가변 분주기를 제어하여 상기 결정된 발진주파수 대역에 대응되는 분주비를 결정하는 주파수 합성 제어기를 포함하는
    위상 잠금 주파수 합성 장치.
  2. 기준 신호를 발생하는 기준 신호 발생부와,
    상기 기준 신호와 소정의 분주비로 분주된 신호를 입력받아 위상 비교하고 그 차에 해당하는 에러 신호를 출력하는 위상 검출기와,
    가변 용량 다이오드와 코일과 캐패시터가 병렬로 연결되고, 상기 캐패시터 또는 상기 코일의 접속을 단속하는 고주파용 스위치를 포함하며, 상기 위상 검출기로부터 출력되는 에러 신호를 입력받아서 상기 고주파용 스위치의 단속 여부에 따라 공진주파수 대역이 서로 떨어져 있도록 서로 다른 이동통신용 공진 주파수의 출력 신호를 선택적으로 발생하는 공진회로와, 상기 출력신호를 증폭하여 출력하는 증폭기를 포함하는 다중 대역 전압 제어 발진부와,
    상기 다중 대역 전압 제어 발진부로부터 출력되는 신호를 상기 이동통신용 공진 주파수에 대응되는 소정의 분주비로 분주시켜 상기 위상 검출기로 출력하는 가변 분주기와,
    상기 다중 대역 전압 제어 발진부의 고주파용 스위치를 제어하여 상기 공진 주파수 대역을 결정하고, 상기 가변 분주기를 제어하여 상기 결정된 공진주파수 대역에 대응되는 분주비를 결정하는 주파수 합성 제어기를 포함하는
    위상 잠금 주파수 합성장치.
  3. 제1항에 있어서,
    상기한 위상 검출기로부터 출력되는 에러 신호의 주파수 성분 중 저주파 성분을 통과시켜 상기 다중 대역 전압 제어 발진기로 인가하는 저역 통과 필터를 더 포함하는 위상 잠금 주파수 합성 장치.
  4. 제3항에 있어서,
    상기 기준 신호는 고정 분주비를 갖는 고정 분주비에 의하여 분주되어 상기 위상 검출기로 인가되는 것을 특징으로 하는 위상 잠금 주파수 합성 장치.
  5. 제4항에 있어서,
    상기한 기준 분주기와 상기 위상 검출기와 상기 가변 분주기가 제1 모듈을 형성하고, 상기 저역 통과 필터 및 그 주변 회로가 제2 모듈을 형성하고, 상기 다중 대역 전압 제어 발진기 및 그 주변 회로가 제3 모듈을 형성하고,
    상기 제1 모듈과 상기 제2 모듈과 상기 제3 모듈이 하나의 패키지를 구성하는 것을 특징으로 하는 위상 잠금 주파수 합성 장치.
KR1019980014466A 1998-04-23 1998-04-23 다중대역을갖는위상잠금주파수합성장치 KR100339687B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980014466A KR100339687B1 (ko) 1998-04-23 1998-04-23 다중대역을갖는위상잠금주파수합성장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980014466A KR100339687B1 (ko) 1998-04-23 1998-04-23 다중대역을갖는위상잠금주파수합성장치

Publications (2)

Publication Number Publication Date
KR19990080891A KR19990080891A (ko) 1999-11-15
KR100339687B1 true KR100339687B1 (ko) 2002-08-28

Family

ID=37480199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980014466A KR100339687B1 (ko) 1998-04-23 1998-04-23 다중대역을갖는위상잠금주파수합성장치

Country Status (1)

Country Link
KR (1) KR100339687B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005064805A1 (en) * 2003-12-26 2005-07-14 Electronics And Telecommunications Research Institute Direct conversion rf front-end transceiver and its components

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058382A (ko) * 2000-12-29 2002-07-12 이형도 트리플 밴드 기능을 갖는 전압 제어 발진기
KR100727898B1 (ko) * 2006-01-06 2007-06-14 삼성전자주식회사 Ｒｆ 송수신기에서 주입-록킹된 직각 ｖｃｏ를 가지는주파수 합성 장치 및 방법
KR100910531B1 (ko) * 2007-09-11 2009-07-31 삼성전기주식회사 다중 대역 전압 제어 발진기를 갖는 주파수 합성기
KR100956758B1 (ko) * 2007-12-26 2010-05-12 전자부품연구원 자동 주파수 조절장치
KR101094903B1 (ko) 2009-07-30 2011-12-15 주식회사 하이닉스반도체 반도체 집적 회로의 테스트 장치
KR101224774B1 (ko) * 2011-01-11 2013-01-21 주식회사 만도 위상고정루프 회로 장치 및 차량용 레이더
KR101660005B1 (ko) * 2015-10-15 2016-09-26 주식회사 지엔피컴퍼니 물체 접근 감지 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005064805A1 (en) * 2003-12-26 2005-07-14 Electronics And Telecommunications Research Institute Direct conversion rf front-end transceiver and its components

Also Published As

Publication number Publication date
KR19990080891A (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
US5034703A (en) Frequency synthesizer
US6229399B1 (en) Multiple frequency band synthesizer using a single voltage control oscillator
US7432768B2 (en) Voltage controlled digital analog oscillator and frequency synthesizer using the same
JP2010501155A (ja) 多標準多周波数合成器における連続利得補償および高速帯域選択
US8013681B2 (en) Wide spectrum radio transmit architecture
KR100339687B1 (ko) 다중대역을갖는위상잠금주파수합성장치
WO1991007821A1 (en) Multiloop synthesizer with optimal spurious performance
US7180378B2 (en) Tunable ring oscillator
US20020090917A1 (en) Frequency synthesizer and method of generating frequency-divided signal
KR20070008252A (ko) 다중 주파수 출력 범위를 가지는 전압 제어 발진기
JPH07202638A (ja) 電圧制御発振器
US20060103474A1 (en) Oscillator, integrated circuit, and communication apparatus
US7276983B2 (en) Frequency synthesizer with on-chip inductor
KR100316845B1 (ko) 이중대역을 갖는 위상 잠금 주파수 합성 장치
EP1689083B1 (en) Am/fm radio receiver and local oscillator circuit used therein
EP0599505B1 (en) Tunable resonance circuit for a voltage controlled oscillator
US7206565B2 (en) Device for generating wide tunable frequency using frequency divider
EP1271788B1 (en) Circuits for use in radio communications
JPH09186587A (ja) Ｐｌｌ回路
US20080079500A1 (en) Method And System For A Local Oscillator (LO) Generator Architecture For Multi-Band Wireless Systems
KR20080029680A (ko) 이중 대역 발진기 및 이를 이용한 주파수 합성기
EP0261221B1 (en) Frequency synthesiser
KR100528145B1 (ko) 다중 밴드용 주파수 합성기 및 주파수 합성방법
JP3556917B2 (ja) 周波数シンセサイザ
JP2848156B2 (ja) 周波数可変形高周波発振回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010302

Effective date: 20020328

Free format text: TRIAL NUMBER: 2001101000552; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010302

Effective date: 20020328

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051226

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee