KR100382624B1 - 노이즈의 영향을 적게 받는 반도체 장치 - Google Patents

노이즈의 영향을 적게 받는 반도체 장치 Download PDF

Info

Publication number
KR100382624B1
KR100382624B1 KR10-2000-0026635A KR20000026635A KR100382624B1 KR 100382624 B1 KR100382624 B1 KR 100382624B1 KR 20000026635 A KR20000026635 A KR 20000026635A KR 100382624 B1 KR100382624 B1 KR 100382624B1
Authority
KR
South Korea
Prior art keywords
potential
line portion
potential line
voltage generator
signal
Prior art date
Application number
KR10-2000-0026635A
Other languages
English (en)
Other versions
KR20000077315A (ko
Inventor
마타노타쯔야
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20000077315A publication Critical patent/KR20000077315A/ko
Application granted granted Critical
Publication of KR100382624B1 publication Critical patent/KR100382624B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 반도체 장치에 있어서 노이즈의 감쇠시간이 짧은 반도체 장치를 제공함을 목적으로 한다. 본 발명에 따른 반도체 장치는 제1 전위선부 및 제2 전위선부에 접속되어 동작한다. 제1 전위검출부는 제1 전위선부의 전위를 검출하고 제2 전위검출부는 제2 전위선부의 전위를 검출한다. 제어장치는 상기 제1 및 제2 전위검출부의 검출결과에 따라 전위발생부를 제어하여 상기 제1 전위선부 및 제2 전위선부는 각각 제1 전위 및 제2 전위에 각각 설정된다. 스위치부는 상기 제1 전위선부와 상기 제2 전위선부 사이에 제공된다. 상기 스위치부는 상기 제2 전위검출부의 검출결과에 따라 제2 전위선부와 상기 제1 전위선부를 선택적으로 비도통상태로 한다.

Description

노이즈의 영향을 적게 받는 반도체 장치{SEMICONDUCTOR DEVICE WITH LESS INFLUENCE OF NOISE}
본 발명은 반도체 장치에 관한 것으로서, 특히 전원전압 발생장치를 포함하는 반도체 장치에 관한 것이다.
종래의 전원전압 발생장치는 1998년 Symposium on VLSI Circuits Digest of Technical Papers의 제 94페이지 내지 95페이지에 Hitoshi Tanaka 등의 "A Precise On-Chip Voltage Generator for a Giga-Scale DRAM with a Negative Word-Line Scheme이라는 논문에 개시되어 있다.
일본국 특개평 제10-255469호 공보에는 외부에서 공급되는 전원전압보다 높은 전압을 발생시키는 회로 및 접지전압보다 낮은 부전압을 발생시키는 회로에 관한 기술이 개시되어 있다. 상기 공보에서는 외부 전원전압보다 높은 내부 전원전압을 발생하여 출력하는 차지 펌프와, 상기 차지 펌프로부터 출력된 내부 전원전압의 크기를 검출하는 2개의 레벨디텍터와, 상기 2개의 레벨디텍터에 각각 대응하여 접속되어 발진 주파수를 달리하는 2개의 링 오실레이터를 포함하고, 차지 펌프로부터 출력되는 내부 전원전압의 크기에 따라서 한쪽의 링 오실레이터에서 발생된 신호를 선택적으로 차지 펌프에 출력하는 복합 링 오실레이터를 구비한 반도체 집적회로가 개시되어 있다.
또한, 상기 공보에는 이하의 내용이 개시되어 있다. 현재의 MOS형 반도체 집적회로는 N형 MOSFET를 사용하는 경우에도 하이레벨의 신호를 저하시키지 않고 전파할 수 있도록 외부에서 공급되어 있는 전원전압보다 높은 내부 전원전압을 발생시켜 반도체 집적회로 내부에 인가하는 승압전원회로를 포함하고 있다. 또한, 드레인 노드의 접합용량을 감소시켜 고속인 동작과 소전력화를 도모함과 동시에 임계값 전압에 대한 기판효과(Substrate effect)에 기인한 임계값의 변동을 적게 하여 동작 마진의 확대를 도모하기 위해서 외부에서 공급되는 접지전압보다 낮은 내부전압을 발생시켜 반도체 집적회로 내부에 인가하는 전원회로계가 제공되어 있댜. 이때, 상기 전원회로계는 동작전류와 리크전류에 기인한 내부전압의 변화를 검출하여 반도체 집적회로의 상태가 정상으로 유지되는 범위내로 내부전압을 유지할 것이 요구된다.
주목할 점은 대기상태(stand-by state)에서의 반도체 물성과 제조시의 성능의 편차에 기인하는 100nA 이하의 리크 전류 및 바이어스 전류에 대한 회로 구성에 기인하는 10μA 오더(order)의 동작전류와 같은 여러 형태의 전류가 흐른다는 것이다. 다섯 자리수(5 digits)까지 달하는 여러 종류의 전류를 고려하면 내부전류는 변한다는 점이다.
도 1 및 도 2의 A 내지 E를 참조하여 종래의 전원전압 발생장치가 기술될 것이다.
도 1은 부(negative)전위를 발생시키는 전원전압 발생장치의 회로 구성을 도시하고 있다. 상기 전원전압 발생장치(10)는 VBB전위에 접속된 차지 펌프회로(charge pump circuit)(CP)와, 오실레이터(OSC)와, 레벨디텍터(level detector)(이하 Ld라고 한다)를 구비한 차지 펌프 레귤레이터(Ha)와, VBB전위와 VNN전위에 드레인 및 소스가 각각 접속된 N채널 출력 트랜지스터(NB1)와, VNN전위를 기준치(VREFN)와 비교하여 그 비교결과를 출력 트랜지스터(NB1)의 게이트에 출력하는 레귤레이터(H)로 구성되어 있다. VBB전위는 기판(Sub)전위의 부전위이다. VNN전위는 회로군(도시되지 않음)과 접속되어 상기 회로군의 동작에 사용되는 부전위이다. 상기 VBB전위와 VNN전위는 VBB < VNN의 관계에 있다.
상기 VNN전위측에 접속된 상기 회로군이 동작하는 경우, 노이즈가 발생되어 VNN전위가 때때로 변동된다. 예컨대, 상기 VNN전위측상에 포함된 노이즈는 수백 mV의 진폭을 갖고 있다. 수천 pF의 부하용량은 VNN전위측에 부가되고 수십만 pF의 부하용량은 VBB전위측에 부가된다.
도 2의 A 내지 E를 참조하여 전원전압 발생장치(10)의 동작이 기술될 것이다.
먼저, 도 2의 A에 도시된 바와 같이, 상기 회로군이 동작하여 노이즈가 발생하면 VNN전위가 상승한다. 상기 VNN전위가 상승하기 시작한 후 판정시간(tDET1)이 경과하면 레귤레이터(H)가 레귤레이터 동작(regulator act)으로서 동작하여(도 2의 A), 출력신호 H3으로서 VCC의 하이레벨신호를 출력한다(도 2의 C).
하이레벨의 H3의 신호가 출력 트랜지스터(NB1)의 게이트에 인가되면, 출력 트랜지스터(NB1)가 도통된다. 그 결과, VNN전위측으로부터 VBB전위측으로 전류가 흘러 VBB전위가 상승한다(도 2의 B). VBB전위측상의 노이즈, 예컨대 도 2의 B에 도시된 VBB전위의 노이즈는 mV의 수십배의 진폭을 갖고 있다. 출력 트랜지스터(NB1)가 온으로 되는 동안에는 VNN전위측으로부터 VBB전위측으로 전류가 흐르기 때문에 VNN전위측상에 포함된 노이즈는 감소하여 최종적으로 VNN전위는 하강하여 원래의레벨로 복귀한다(도 2의 A).
VNN전위측상에 포함된 노이즈가 감소하여 VNN전위가 소정치보다 하강하면 H3 신호는 VBB전위의 로우레벨로 되어(도 2의 C) 출력 트랜지스터(NB1)가 오프된다. 이 때, VNN전위는 안정상태에 있다(도 2의 A). 상기 경우에, VBB전위측은 VBB전위의 노이즈가 포함된 상태에 있다. 출력 트랜지스터(NB1)가 온 하여(도 2의 C) VBB전위측에 노이즈가 흐른 후 시간(tDET2)이 경과하고 난 후, 레벨디텍터(Ld)의 출력신호 H1은 하이레벨이 된다(도 2의 D). 상기 신호(Hl)가 하이레벨이 되면 오실레이터(OSC)의 동작이 개시된다(도 2의 E).
상기 오실레이터(OSC)로부터의 출력신호 H2에 따라 차지 펌프회로(CP)는 동작하고(도 2의 E에 도시된 차지 펌프 동작(charge pump act)), 상기 차지 펌프회로(CP)는 VBB전위의 노이즈를 제거하여 VBB전위를 감소시킨다(도 2의 B). VBB전위가 현재치보다 내려 가면, 레벨디텍터(Ld)의 출력신호(H1)가 로우레벨로 되어(도 2의 D), 결과적으로 오실레이터(OSC)의 동작 및 차지 펌프회로(CP)의 동작은 정지된다 (도 2의 E).
그런데, VBB전위측상에 노이즈가 포함되어 기판전위인 VBB전위가 소정치로부터 변하면, 기판상에 형성된 트랜지스터의 임계값 전압(Vt)이 변하여 때때로 그 마진이 감소한다. 따라서, 출력 트랜지스터(NB1)가 도통상태인 경우에 생기는 VBB전위의 노이즈의 량이 작은 것이 바람직하다. 또한, VNN전위측에서 VBB전위측까지 노이즈가 이동하고 나서 VBB전위의 노이즈가 제거되기 까지의 감쇠시간(td)(도 2의(B))이 짧은 것이 바람직하다.
전술한 구성에서, VNN전위측상에 노이즈가 포함되고 나서 판정시간(tDET1) 및 레벨디텍터(Ld)의 검출시간(tDET2)이 경과한 후에, VBB전위의 노이즈가 제거되기 시작한다. 여기서 예컨대, 판정시간(tDET1)은 10 nsec이며 검출시간(tDET2)은 1μsec이다.
또한, VBB전위의 레벨이 VNN전위의 레벨에 가까운 경우에는 VBB전위측상에서의 레벨 변화가 늦게 되어 VNN전위측상에서 발생한 노이즈는 즉시 감쇠하지 않는다. 상기의 이유는 VNN전위측상에서 노이즈가 발생한 경우에 VBB전위측상에서의 전위 레벨의 변화 이후에 차지 펌프회로(CP)의 동작이 개시되기 때문이다.
도 3은 승압전위를 발생시키는 전원전압 발생장치의 회로 구성을 도시하고 있다. 전원전압 발생장치(10A)에서, 차지 펌프회로(CP)는 VPP전위에 접속되어 있다. VPP전위는 승압전위로서 정의 전위이다. VCH전위는 회로군(도시되지 않음)에 접속되어 상기 회로군의 동작에 사용되는 승압전위이다, VBB전위와 VCH전위는 VPP > VCH의 관계에 있다.
전원전압 발생장치(10A)의 구성은 도 1에 도시된 전원전압 발생장치(10)와 극성이 다를 뿐 구성에 있어서 동일하다. 도 4의 A 및 E에 도시된 바와 같이, 전원전압 발생장치(10A)의 동작은 전원전압 발생장치(10)의 동작과 거의 동일하다. 차지 펌프회로(CP)는 VCH측상에서 생긴 노이즈가 P채널 출력 트랜지스터(PG1)를 통하여 VPP전위를 소정치 이하로 내리는 경우에, VPP전위를 원래의 승압전위까지 회복시키도록 작용한다.
따라서, 본 발명의 목적은 노이즈의 감쇠시간이 짧은 것이 바람직한 반도체 장치를 제공함을 목적으로 한다.
본 발명의 다른 목적은 노이즈가 작은 반도체 장치를 제공함을 목적으로 한다.
본 발명의 또 다른 목적은 제1의 전위측상에서 발생된 노이즈가 제2의 전위에 거의 이동되지 않는 반도체 장치를 제공함을 목적으로 한다.
본 발명의 또 다른 목적은 제1의 전위 레벨이 제2의 전위 레벨에 근접한 경우에도 짧은 시간에 전원전위를 원래의 레벨로 회복할 수 있게 하는 반도체 장치를 제공함을 목적으로 한다.
본 발명의 특성을 달성하기 위한 반도체 장치는, 제1 전위선부(voltage line portion) 및 제2 전위선부에 접속된 전압 발생부와, 상기 제1 전위선부의 전위를 검출하는 제1 전위 검출부와, 상기 제2 전위선부의 전위를 검출하는 제2 전위 검출부와, 상기 제1 전위 검출부 및 상기 제2 전위 검출부의 검출결과에 따라 상기 제1 전위선부 및 상기 제2 전위선부 각각이 제1 전위 및 제2 전위에 설정 되도록 상기 전압 발생부를 제어하는 제어부를 구비하고 있다.
여기서, 반도체 장치는 상기 제1 전위선부와 상기 제2 전위선부의 사이에 제공되며, 상기 제2 전위 검출부의 검출결과에 따라 상기 제1 전위선부와 상기 제2 전위선부를 선택적으로 비도통상태로 하는 스위치부를 더욱 구비하고 있다.
이 경우에, 상기 스위치부는 상기 제2 전위선부의 전위가 상기 제2 전위로설정되는 때에 상기 전압 발생부에 의하여 상기 제2 전위선부의 전위가 제2 전위로부터 변동하는 것을 방지하도록 동작한다.
또한, 상기 전압 발생부는 상기 부(negative)의 제1 전위를 발생시키고, 상기 제2 전위는 상기 제1 전위보다 고전위로 설정된다. 또한, 상기 전압 발생부는 승압전압을 발생하시키고, 상기 제2 전위는 상기 제1 전위보다 저전위로 설정된다.
또한, 상기 반도체 장치는 상기 전압 발생부의 상기 출력부와 상기 스위치부의 사이에 제공되어 상기 제1 전위선부 및 상기 제2 전위선부를 접속하는 접속부를 더욱 구비하고 있다.
또한, 상기 반도체 장치는 상기 전압 발생부와 상기 제1 전위선부의 사이에 제공되어 상기 제1 전위 검출부의 검출결과에 따라서 상기 출력부와 상기 제1 전위선부를 선택적으로 비도통상태로 하는 보조 스위치부를 또한 구비하고 있다. 이 경우에, 상기 보조 스위치부는 상기 제2 전위선부의 전위가 상기 제2 전위와 다를 때에, 상기 제2 전위선부의 상기 전위에 의해 상기 제1 전위선부의 전위가 변동하는 것을 방지하도록 동작한다.
또한, 상기 제어부는 상기 제1 전위선부 및 상기 제2 전위선부의 적어도 어느 하나가 상기 제1 전위 및 상기 제2 전위의 대응하는 어느 하나와 다를 때에 상기 전압 발생부가 동작하도록 제어한다.
본 발명의 또 다른 특징을 달성하기 위해, 반도체 장치는 제1 전위선부 및 제2 전위선부에 출력부가 접속된 전압 발생부와, 상기 제1 전위선부 및 상기 제2 전위선부 각각이 제1 전위 및 제2 전위에 설정 되도록 상기 전압 발생부를 제어하는 제어부를 구비하고, 상기 제1 전위선부 및 상기 제2 전위선부의 어느 하나가 상기 제1 전위 및 상기 제2 전위의 대응하는 어느 하나와 다를 때에, 상기 제어부는 상기 일방측 전위부에 대하여 타방측 전위부로서의 상기 일방측 전위부 이외의 상기 제1 전위선부 및 상기 제2 전위선부의 어느 하나를 통하지 않고 직접적으로 전압을 발생하도록 제어한다.
또한, 상기 제어부는 상기 제1 전위선부 및 상기 제2 전위선부의 적어도 하나가 상기 제1 전위 및 상기 제2 전위의 대응하는 어느 하나와 다를 때에 상기 전압 발생부가 동작하도록 제어한다.
본 발명의 또 다른 특징을 달성하기 위해, 반도체 장치는 제1 전위선부 및 제2 전위선부에 출력부가 접속되어 제어신호에 따라서 상기 출력부로부터 전압을 발생하는 전압 발생부와, 상기 제1 전위선부의 전위가 상기 제1 전위와 다르게 설정될 때 제1 검출신호를 출력하는 제1 전위 검출부와, 상기 제2 전위선부의 전위가 상기 제2 전위와 다르게 설정될 때 제2 검출신호를 출력하는 제2 전위 검출부와, 상기 제1 검출신호 및 상기 제2 검출신호의 적어도 어느 하나에 따라 상기 제어신호를 상기 전압 발생부에 출력하는 제어신호 출력부를 구비하고 있다.
또한, 반도체 장치는 상기 제1 전위선부와 상기 제2 전위선부를 접속하는 배선과, 상기 배선에 접속된 노드와 상기 제2 전위선부의 사이에 제공되어 동작신호에 따라 상기 노드와 상기 제2 전위선부를 접속하는 MOS트랜지스터와, 상기 제2 검출신호에 따라 상기 동작신호를 발생하는 동작신호 발생부를 구비하고 있다.
또한, 반도체 장치는 제1 동작신호에 따라 상기 전압 발생부의 상기 출력부및 상기 제1 전위선부를 접속하기 위해 제공되는 제1 MOS트랜지스터와, 제2 동작신호에 따라 상기 전압 발생부의 상기 출력부 및 상기 제2 전위선부를 접속하기 위해 제공되는 제2 MOS트랜지스터와, 상기 제1 검출신호에 따라 제1 동작신호를 발생하는 제1 동작신호 발생부와, 상기 제2 검출신호에 따라 제2 동작신호를 발생하는 제2 동작신호 발생부를 더욱 구비하고 있다.
도 1은 부전압을 발생하는 종래의 제1의 전원전압 발생장치의 구성을 도시하는 회로 블록도.
도 2의 A 내지 E는 도 1의 종래의 제1의 전원전압 발생장치의 동작을 도시하는 타이밍 차트도.
도 3은 승압전압을 발생하는 종래의 제2의 전원전압 발생장치의 구성을 도시하는 회로 블록도.
도 4의 A 내지 E는 도 3의 종래의 제2의 전원전압 발생장치의 동작을 도시하는 타이밍 차트도.
도 5는 본 발명의 제1의 실시예에 따른 부전위를 발생하는 전원전압 발생장치의 구성을 도시하는 회로 블록도.
도 6의 A 내지 D는 제1의 실시예의 전원전압 발생장치의 동작을 도시하는 타이밍 차트도.
도 7은 제1의 실시예에의 전원전압 발생장치의 차지 펌프회로의 내부 구성을 도시하는 회로도.
도 8의 A 내지 I는 도 7의 차지 펌프회로의 노드에서의 신호 파형을 도시하는 타이밍 차트도.
도 9는 제1의 실시예의 전원전압 발생장치의 OR회로를 도시하는 회로도.
도 10은 제1의 실시예의 전원전압 발생장치의 오실레이터의 구성을 도시하는 회로도.
도 11은 제1의 실시예의 전원전압 발생장치의 제1의 레벨디텍터를 도시하는 회로도.
도 12는 제1의 실시예의 전원전압 발생장치의 제2의 레벨디텍터를 도시하는 회로도.
도 13은 제1의 실시예의 전원전압 발생장치의 레벨 컨버터를 도시하는 회로도.
도 14의 A 및 B는 도 13의 레벨 컨버터의 입출력신호의 신호 파형을 도시하는 타이밍 차트도.
도 15는 본 발명의 제2의 실시예에 따른 승압전위를 발생하는 전원전압 발생장치의 구성을 도시하는 회로 블록도.
도 16의 A 내지 D는 제2의 실시예의 전원전압 발생장치의 동작을 도시하는 타이밍 차트도.
도 17은 제2의 실시예의 전원전압 발생장치의 차지 펌프회로의 내부 구성을 도시하는 회로도.
도 18의 A 내지 I는 도 l7의 차지 펌프회로의 각 노드에서의 신호 파형을 도시하는 타이밍 차트도.
도 19는 제2의 실시예의 전원전압 발생장치의 OR회로를 도시하는 회로도.
도 20은 제2의 실시예의 전원전압 발생장치의 오실레이터의 구성을 도시하는 회로도.
도 21은 제2의 실시예의 전원전압 발생장치의 제1의 레벨디텍터를 도시하는 회로도.
도 22는 제2의 실시예의 전원전압 발생장치의 제2의 레벨디텍터를 도시하는 회로도.
도 23은 제2의 실시예의 전원전압 발생장치의 레벨 컨버터를 도시하는 회로도.
도 24의 A 및 B는 도 23의 레벨 컨버터의 입출력신호의 신호 파형을 도시하는 타이밍 차트도.
도 25는 본 발명의 제3의 실시예에 따른 부전위를 발생하는 전원전압 발생장치의 구성을 도시하는 회로 블록도.
도 26은 제3의 실시예의 전원전압 발생장치의 레벨 컨버터의 구성을 도시하는 회로도.
도 27의 A 내지 D는 도 26의 레벨 컨버터의 노드에서의 신호 파형을 도시하는 타이밍 차트도.
도 28은 본 발명의 제4의 실시예에 따른 승압전위를 발생하는 전원전압 발생장치의 구성을 도시하는 회로 블록도.
도 29는 제4의 실시예의 전원전압 발생장치의 레벨 컨버터의 구성을 도시하는 회로도.
도 30의 A 내지 D는 도 29의 레벨 컨버터의 노드에서의 신호 파형을 도시하는 타이밍 차트도.
도 31은 본 발명의 제5의 실시예에 따른 부전위를 발생하는 전원전압 발생장치의 구성을 도시하는 회로 블록도.
도 32의 A 내지 D는 제5의 실시예의 전원전압 발생장치의 동작을 도시하는 타이밍 차트도.
도 33은 제5의 실시예의 전원전압 발생장치의 제1의 레벨 컨버터의 구성을 도시하는 회로도.
도 34의 A 내지 D는 도 33의 제1의 레벨 컨버터의 노드에서의 신호 파형을 도시하는 타이밍 차트도.
도 35는 제5의 실시예의 전원전압 발생장치의 제2의 레벨 컨버터의 구성을 도시하는 회로도.
도 36의 A 내지 D는 도 35의 제2의 레벨 컨버터의 노드에서의 신호 파형을 도시하는 타이밍 차트도.
도 37은 본 발명의 제6의 실시예에 따른 승압전위를 발생하는 전원전압 발생장치의 구성을 도시하는 회로 블록도.
도 38의 A 내지 D는 제6의 실시예의 전원전압 발생장치의 동작을 도시하는 타이밍 차트도.
도 39는 제6의 실시예의 전원전압 발생장치의 제1의 레벨 컨버터의 구성을도시하는 회로도.
도 40의 A 내지 D는 도 39의 제1의 레벨 컨버터의 노드에서의 신호 파형을 도시하는 타이밍 차트도.
도 41은 제6의 실시예의 전원전압 발생장치의 제2의 레벨 컨버터의 구성을 도시하는 회로도.
도 42의 A 내지 D는 도 41의 제2의 레벨 컨버터의 노드에서의 신호 파형을 도시하는 타이밍 차트도.
도 43은 본 발명의 제6의 실시예의 전원전압 발생장치의 변형예의 구성을 도시하는 회로 블록도.
도44 는 본 발명의 제1 내지 제4 실시예의 전원전압 발생장치에서의 분리장치의 구성을 설명하는 회로 블록도.
<도면의 주요부호에 대한 간단한 설명>
20 ; 전원전압 발생장치
CP : 차지 펌프회로(Charge pump circuit)
OSC : 오실레이터 Co : OR회로
Ld1, Ld2 : 레벨디텍터
Lc2 : 레벨 컨버터 NB1 : N채널 출력 트랜지스터
L1 : 배선 B1, B2, B3, B4, B5 : 출력신호
이하, 첨부도면을 참조하여 본 발명의 반도체 장치의 실시예가 기술될 것이다.
도 5는 발명의 제1의 실시예에 따른 전원전압 발생장치의 회로 구성을 도시하고 있다. 전원전압 발생장치(20)는 부전위를 발생시키는 장치이다.
도 5와 관련하여, 전원전압 발생장치(20)는 한개의 차지 펌프회로(Charge pump circuit)(CP)와, 오실레이터(OSC)와, OR회로(Co)와, 2개의 레벨디텍터(Ld1 및 Ld2)와, 레벨 컨버터(Lc2)와, N채널 출력 트랜지스터(NB1)를 구비하고 있다. VBB전위는 메모리 셀 트랜지스터의 기판 바이어스에 쓰이고 있는 부전위(기판전위)이다. VNN전위는 메모리 셀의 워드선의 전압으로서 부전위이다. VBB전위와 VNN전위는 VBB < VNN의 관계에 있다.
차지 펌프회로(CP)는 VBB전위에 직접 접속되고 또한 배선(L1)을 통하여 VNN전위에 접속되어 있다. 차지 펌프회로(CP)는 오실레이터(OSC)의 출력신호 B5에 대응하여 동작한다. 차지 펌프회로(CP)는 VBB전위측 및/또는 VNN전위측으로부터의 전류를 흡수하여 VBB전위 및/또는 VNN전위를 감소시키도록 기능한다.
VNN전위측에는 VNN전위와 VBB전위의 전위 레벨을 절단하기 위한 N채널 출력 트랜지스터(NB1)가 접속되어 있다. 출력 트랜지스터(NB1)는 VNN전위측상의 배선(L1)의 노드(La)에서 VNN전위와 접속된 소스와 VBB전위와 접속된 드레인을 포함하고 있다.
레벨디텍터(Ld1)는 VBB전위를 검출하고, 그 VBB전위가 소정치보다도 높을 때에 출력신호(B2)로서 하이레벨의 신호를 출력한다. 레벨디텍터(Ld2)는 VNN전위를 검출하고, 그 VNN전위가 소정치보다도 높을 때에는 출력신호(B3)로서 하이레벨의 신호를 출력한다.
OR회로(Co)는 출력신호(B2 및 B3)의 적어도 한쪽이 하이레벨의 신호인 때에 출력신호(B1)로서 하이레벨의 신호를 출력한다. 오실레이터(OSC)는 하이레벨의 출력신호(B1)에 따라 출력신호(B5)를 차지 펌프회로(CP)에 출력한다.
레벨 컨버터(Lc2)는 레벨디텍터(Ld2)로 부터의 출력신호(B3)를 수신하여 출력신호(B3)를 출력신호(B4)로 변환하여 출력 트랜지스터(NB1)의 게이트에 출력한다.
다음에, 도 6의 A 내지 D를 참조하여 전원전압 발생장치(20)의 동작이 기술될 것이다. 이하, 예컨대, (1) VNN전위측에 노이즈가 발생한 경우, (2) VBB전위측에 노이즈가 발생한 경우, (3) VNN전위측 및 VBB전위측의 쌍방에 노이즈가 발생한 경우의 3가지 케이스가 기술될 것이다. 또한, VNNst는 도 6의 A에서의 노이즈가 VNN전위에 포함되어 있지 않은 안정한 상태의 VNN전위에 대해 설정된 전위를 나타내고 있다. WBBst는 도 6의 B에서의 노이즈가 VBB전위에 포함되어 있지 않는 안정한 상태의 VBB전위에 대해 설정된 전위를 나타내고 있다.
우선, VNN전위측에 노이즈가 발생한 경우(1)가 기술될 것이다.
VNN전위측상에 회로군으로부터의 노이즈가 포함되는 경우에 VNN전위는 상승한다(도 6의 A). 이 때, 레벨디텍터(Ld2)가 소정시간(tDET1)의 후에 출력신호(B3)로서 하이신호를 출력한다(도 6의 C). 하이레벨의 출력신호(B3)로부터 레벨 컨버터(Lc2)에 의하여 출력신호(B4)가 발생되어 출력 트랜지스터(NB1)의 게이트에 인가되어 출력 트랜지스터(NB1)가 도통상태로 된다. 그러면, VNN전위측상에 포함된 노이즈는 출력 트랜지스터(NB1) 및 배선(L1)을 통하여 VBB전위측에 이동한다(도 5의 화살표(Y1)와 도 6의 B의 VBBnoise를 참조).
한편, 전술한 바와 같이, 레벨디텍터(Ld2)로부터 하이레벨의 출력신호(B3)가 출력되면, OR회로(Co)로부터의 출력신호(B1)가 하이레벨로 되어(도 6의 C), 결과적으로 오실레이터(OSC)가 동작을 개시한다(도 6의 D). 따라서, 차지 펌프회로(CP)가 동작하고 VNN전위측상에 포함된 노이즈가 제거된다(도 5 및 도 6의 B의 화살표(Y2) 참조).
전술한 바와 같이, 출력 트랜지스터(NB1)가 도통상태로 설정는 경우에 화살표(Y1)로 도시된 바와 같이 VNN전위측으로부터 VBB전위측으로 일단 노이즈가 이동한다. 이 경우 (도 6의(B)의 VBBnoise), 차지 펌프회로(CP)는 화살표(Y2)로 도시된 바와 같은 VNN전위측상에 포함된 노이즈외에도 화살표(Y1)로 도시된 바와 같은 VBB전위의 노이즈(VBBnoise)를 흡수한다. 상기 VBB전위의 노이즈(VBBnoise)는 출력 트랜지스터(NB1)의 도통시점부터 차지 펌프회로(CP)의 동작 시작시점까지 짧은 시간동안에 VNN전위측으로부터 VBB전위측으로 이동된 노이즈이다. 따라서, 종래의 예와 는 달리 출력 트랜지스터(NB1)를 도통시켰을 때에 VBB전위측상에서 발생되는 VBB전위의 노이즈의 량은 미소하게 억제된다.
전술한 바와 같이, 전원전압 발생장치(20)에서는 VNN전위측에 포함된 노이즈가 화살표(Y1 및 Y2)의 양쪽에 의해 흡수된다. 따라서, VNN전위측으로부터 노이즈는 신속히 제거될 수가 있다.
또한, 종래의 예에서는 VNN전위측상에서 발생한 노이즈는 그 발생시점에서 시간(tDET1 및 tDET2)을 경과한 후에 VBB전위의 노이즈로서 제거된다. 반면에, 전원전압 발생장치(20)에서는 VNN전위측에 발생한 노이즈는 시간(tDET1)을 경과한 직후에 VNN전위측상에 포함되어 있는 노이즈의 제거와 VBB전위의 노이즈로서의 제거 양쪽이 시작된다. 또한 이 경우에, 전술한 바와 같이, VBB전위의 노이즈의 량은 소량이다. 따라서, VBB전위의 노이즈의 감쇠시간(td)은 종래의 예에 비교하여 보다 짧다.
다음에, VBB전위측에 노이즈가 발생한 경우(2)가 기술될 것이다.
이 경우에 레벨디텍터(Ld1)의 출력신호(B2) 및 OR회로(Co)의 출력신호(B1)가 하이레벨로 되고 오실레이터(OSC)의 동작이 시작한다. 오실레이터(OSC)의 동작에 따라 차지 펌프회로(CP)가 동작하고 VBB전위측에서 발생한 노이즈가 제거된다. 이 경우에는 레벨디텍터(Ld2)의 출력신호(B3)는 로우레벨에 있어서 출력 트랜지스터(NB1)는 도통되지 않는다. 따라서, 차지 펌프회로(CP)가 VBB전위보다 고전위인 VNN전위측에서 전류를 흡입하지 않고 VBB전위측의 노이즈 제거가 목적한 대로 이루어진다.
다음에, VNN전위측 및 VBB전위측의 쌍방에 있어서 노이즈가 발생한 경우(3) 가 기술될 것이다. 이 경우에는 레벨디텍터(Ld1 및 Ld2)의 출력신호(B2 및 B3)가 하이레벨이 되고 0R회로(Co)의 출력신호(B1)이 하이레벨로 되어 오실레이터(OSC)가 차지 펌프회로(CP)를 동작시킨다. 차지 펌프회로(CP)는 VBB전위측의 노이즈를 제거하는 동시에 배선(L1)을 통하여 VNN전위측의 노이즈를 제거한다.
전원전압 발생장치(20)에 의하면 이하의 효과를 얻을 수 있다.
VNN전위가 상승했을 때 VBB전위에의 노이즈는 작게 된다. VBB전위의 레벨이 VNN전위의 레벨에 근사한 경우에도, 변동된 전원전위를 원래의 레벨로 회복시키는 시간을 단축할 수가 . 상기와 같은 효과는 VBB전위 또는 VNN전위가 상승했을 때 독립적으로 차지 펌프회로(CP)를 기동시켜서 전원 노이즈의 영향을 작게 할수가 있기 때문이다.
도 7 내지 도 13 및 도 14의 A 및 B는 전원전압 발생장치(20)의 각 구성요소의 각각에 관한 회로 구성 및 동작을 도시하고 있다. 도 7은 차지 펌프회로(CP)의 내부구성을 도시하고 있다. 도 8의 A 내지 I는 도 7의 노드(G0, H0, G' H', E0, F0, E', F')에 있어서의 신호 파형을 도시하는 타이밍 차트이다. 도 7에 도시된 바와 같이, 차지 펌프회로(CP)는 오실레이터(OSC)의 출력신호 B5(도 5)를 Vosc신호로서 수신한다. 상기 Vosc신호는 인버터, NAND회로, NOR회로, 콘덴서(CPB1, CPB2, CPB3, CPB4), MOS트랜지스터(PC1, PC2, PC3, PD1, PD2, PD3)로 구성된 회로군에서도 7의 좌측으로부터 우측으로 전파한다. 도 8의 A 내지 I에 도시된 바와 같이, 각 노드의 전위는 VCC, GND, -VCC의 어느 하나의 값을 취한다. 그리하여, 차지 펌프회로(CP)는 VNN전위 또는/및 VBB전위에 대하여 전술한 바와 같이 작용한다.
도 9는 OR회로(Co)를 도시하는 것으로서 도 5의 입력신호(B2, B3) 및 출력신호(B1)가 각각 VDET1 및 VDET2신호에 대응하고 있는 것을 도시하고 있다.
도 10에 도시된 바와 같이, 오실레이터(OSC)는 링 오실레이터로서, NAND회로와 복수의 인버터와가 직렬로 접속되어 구성되어 있다. NAND회로의 한쪽의 입력부에 의해 도 9의 VDET신호가 입력되고 NAND회로의 다른쪽의 입력부에는 인버터로의 하나로 부터 출력된 신호가 귀환된다. 오실레이터(OSC)에서 출력되는 Vosc신호는 도 7에 도시된 바와 같이 차지 펌프회로(CP)에 의해 수신된다.
도 11은 레벨디텍터(Ld1)의 회로 구성을 도시한다. 도 12는 레벨디텍터(Ld2)의 회로 구성을 도시한다. 도 11에 도시된 바와 같이, 입력단의 2개의 MOS트랜지스터중의 한쪽의 게이트는 그라운드(GND)에 접속되고, 또 한쪽의 게이트는 도 11에 도시한 바와 같이 VBB전위에 접속되어 있다. 도 12에 도시된 바와 같이, 레벨디텍터(Ld2)는 레벨디텍터(Ld1)와 같은 구성다. 입력단의 2개의 MOS트랜지스터의 게이트의 한 쪽은 그라운드(GND)에 접속되고, 다른쪽은 도 12에 도시된 바와 같이 VNN전위에 접속되어 있다. 도 11 및 도12에 도시된 바와 같이, 기준전위(VREFN1, VREFN2)는 서로 다르고 레벨디텍터(Ld1, Ld2)에 의해 VBB전위와 VNN전위의 레벨을 검출할 때 사용된다.
도 13은 레벨 컨버터(Lc2)의 회로 구성을 도시한다. 도 14의 A 및 B는 레벨컨버터(Lc2)의 입력신호(VDET2)와 출력신호(OUT) 각각의 레벨을 도시하는 타이밍 차트이다. 레벨 컨버터(Lc2)의 입력신호(VDET2)는 도 5 및 도 14A의 B3신호에 대응하고, 도 13 및 도 14의 B의 출력신호(OUT)는 도 5의 B4신호에 대응한다. 도 13 및 도 14의 B에 도시된 바와 같이, 레벨 컨버터(Lc2)는 입력신호(VDET2)가 로우레벨인 그라운드(GND)레벨에 있을 때는 출력신호(OUT)로서 VBB전위 레벨의 신호를 출력한다. 입력신호(VDET2)가 하이레벨인 VCC전위 레벨에 있을 때는 출력신호(OUT)로서 그대로 VCC전위 레벨의 신호를 출력한다.
제1 실시예에서는 부전위를 발생시키는 전원전압 발생장치가 기술되었다. 부전위 대신에 승압전위를 발생시키는 경우에는 단지 극성만이 변할 뿐이고 그 구성 및 동작은 실질적으로 동일하다. 도 15부터 도이십은 본 발명의 제2의 실시예에 따른 승압전위를 발생시키는 장치를 도시하고 있다.
부전위발생장치(20)를 도시하는 도 5는 승압전위발생장치(20A)를 도시하는 도 15에 대응하고, 도 6의 A 내지 D는 도 16의 A 및 D에 대응하고, 도 7은 도 17에 대응하고 있다. 이하 마찬가지로, 도 8의 A 및 I는 도 18의 A 및 I에 대응하고, 도 9는 도 19에 대응하고, 도 10은 도 20에 대응하고, 도 11은 도 21에 대응하고, 도12는 도 22에 대응하고, 도 13은 도 23에 대응하고, 도 14의 A 및 B는 도 24의 A및 B에 각각 대응한다. 도 15 내지 도 24의 B는 도 5 내지 도 14의 극성을 단지 반대로 번환함으로 달성된 것에 불과하기 때눈에 그 상세한 설명은 생략한다.
다음에, 본 발명의 제3의 실시예에 따른 전압전압 발생장치가 도 25와 관련하여 기술될 것이다.
전원전압 발생장치(30)는 부전위를 발생시키기 위한 장치이다. 도 25의 전원전압 발생장치(30)는 제1의 실시예에서의 도 5의 전원전압 발생장치(20)와 기본적으로 동일하다. 도 25의 전원전압 발생장치(30)와 제1의 실시예에서의 도 5의 전원전압 발생장치(20)의 다른점은 이하와 같다. 즉, 도 5의 출력 트랜지스터(NB1)가 N채널 트랜지스터인데 비하여 도 25의 출력 트랜지스터(PD1)는 P채널 트랜지스터인 점과, 레벨 컨버터(Lc4)의 내부구성이 다르다는 점이다. 도 25에 있어서, 도 5의 구성요소와 동일한 구성요소에는 동일한 부호가 붙여졌고 구성이 동일하고 동일하게 작동한다.
전원전압 발생장치(30)의 동작은 도 6의 A 내지 D에 도시하는 바와 같으며 도 5의 전원전압 발생장치(20)와 실질적으로 동일하다.
전원전압 발생장치(30)가 적용되는 경우 출력 트랜지스터(PD1)의 기판(Sub)전위는 도 25에 도시된 바와 같은 VNN전위 또는 그라운드(GND) 또는 VINT전위 어느 하나로 설정된다.
도 26은 레벨 컨버터(Lc4)의 내부구성을 도시한다. 도 27의 A 내지 D는 레벨 컨버터(Lc4)의 노드(A4, B4)의 신호 파형을 도시하는 타이밍 차트이다, 도 26 및 도 27의 A 내지 D에 도시된 바와 같이, 레벨디텍터(Ld2)로부터 공급되는 신호 D3(도 25)인 VDET2신호가 하이레벨인 것으로 가정한다. 이때에는 레벨 컨버터(Lc4)는 출력신호 D4의 신호 OUT으로서 로우레벨(-VCC)의 신호를 출력 트랜지스터(PD1)의 게이트에 입력하여 출력 트랜지스터(PD1)를 도통시킨다.
제 3 실시예에 있어서, 전원전압 발생장치(30)가 기술되었다. 부전위 대신에승압전위를 발생시키는 경우는 단지 극성이 변할 뿐이고 그 구성 및 동작은 실질적으로 동일하다. 도 28 내지 도 30는 본 발명의 제4의 실시예에 따른 승압전위를 발생시키는 전원전압 발생장치를 도시한다.
부전위발생장치(30)를 도시하는 도 25는 승압전위발생장치(30A)를 도시하는 도 28에 대응하고, 도 26은 도 29에 대응하고, 도 27의 A 내지 D는 도 30의 A 내지 D에 대응한다. 도 28 내지 도 30에 도시된 승압전위발생장치(30A)는 도 25 내지 도 27의 D에 도시된 부전위발생장치의 극성을 단지 반대로 바꿈으로서 달성될 수 있으므로 그 상세한 설명은 생략한다.
다음에, 본 발명의 제5의 실시예에 따른 전원전압발생장치가 도 31과 관련되어 기술될 것이다.
전원전압 발생장치(40)는 부전위를 발생시키기 위한 장치이다. 도 31의 전원전압 발생장치(40)는 제 3의 실시예의 전원전압 발생장치(30)와 근본적으로 동일한다. 도 31의 전원전압발생장치(40)는 제3의 실시예의 도 25의 전원전압발생장치(30)와 이하의 점에서 다르다. 즉, VBB전위측상에 VBB전위 레벨과 VNN전위 레벨을 절단하기 위한 P채널 MOS트랜지스터(PF2) 및 그것을 동작시키기 위한 레벨 컨버터(Lc4B)가 추가되어 있다는 점과 레벨 컨버터(Lc4A)의 내부구성이 다르다는 점이다.
도 31에 있어서, 도 5 또는 도 25와 동일한 구성요소는 동일한 부호가 붙여질 것이고 구성이 동일하고 동일하게 동작할 것이다.
전원전압 발생장치(40)의 동작은 도 32의 A 내지 D에 도시하는 바와 같고,제1 및 제3의 실시예에서의 전원전압발생장치의 동작과는 다르다.
전원전압 발생장치(40)가 적용되는 경우, 트랜지스터(PF1, PF2)의 기판(Sub)전위는 도 31에 도시된 바와 같은 VNN전위나 그라운드(GND) 또는 VINT전위의 어느 하나로 설정된다.
전원전압 발생장치(40)에서는 VBB전위측상에도 VBB전위 레벨과 VNN전위 레벨을 분리하기 위한 출력 트랜지스터(PF2)가 제공되어 있다. 출력 트랜지스터(PF2)는 차지 펌프회로(CP)의 출력부에 접속된 소스와, VBB전위측(VBB전위측상의 노이즈 발생원측)에 접속되는 드레인을 구비하고 있다. 출력 트랜지스터(PF2)의 게이트는 레벨 컨버터(Lc4B)의 출력부에 접속되어 있다. 레벨 컨버터(Lc4B)는 레벨디텍터(Ld1)의 출력신호(F2)를 입력하고 출력신호(F3)를 출력한다.
레벨디텍터(Ld1)는 VBB전위측상의 노드(Nb)에 접속된다. 상기 노드(Nb)는 노이즈 발생원의 가까운 쪽의 위에 예컨대, 출력 트랜지스터(PF2)로부터 도면의 우측상에 위치한다. 상기 레벨디텍터(Ld1)는 VNN전위측에는 접속되어 있지 않다.
레벨디텍터(Ld2)부는 VNN전위측상에서 노이즈 발생원의 가까운 쪽의 노드(Nn)와 예컨대, 출력 트랜지스터(PF1)로부터 도면의 우측상에 접속되어 있다. 레벨디텍터(Ld1)의 입력부는 VBB전위측에는 접속되어 있지 않다. 출력 트랜지스터(PF1)의 소스는 레벨디텍터(Ld1)의 입력부에는 접속되지 않고 출력 트랜지스터( PF2)의 위치보다는 차지 펌프회로(CP)에 근접한 쪽의 노드(Nc)상에 접속되어 있다.
VNN전위측상에 노이즈가 발생하여 VNN전위측의 출력 트랜지스터(PF1)가 도통상태가 된 때에 출력 트랜지스터(PF2)는 VNN전위측으로부터 VBB전위측으로 전류가 흐르는 것을 방지한다. 그에 따라, VNN전위측상에서 노이즈가 발생하여 출력 트랜지스터(PF1)가 도통상태가 된 때에 VBB전위측에 큰 노이즈가 발생한다는 문제는 생기지 않는다(도 32의 B). VBB전위측상에 노이즈가 발생하지 않는 경우에는, VBB전위측이 VNN전위측으로부터 노이즈의 영향을 결코 받지 않는다. 전술한 바와 같이, 출력 트랜지스터(PF2)가 제공되기 때문에, VNN전위측상에서 발생된 노이즈는 VBB전위측으로 달아나지 않는다. 따라서, 도 32의 A에 도시된 VNN전위를 원래의 전위로회복하는데 필요한 감쇠시간은 도 6의 A에 비하여 늦어지게 된다.
상기의 경우에, 노이즈가 VBB전위측상에서 발생되는 경우에는 레벨디텍터(Ld1)로 부터의 출력신호(F2)는 하이레벨이 되어, 그 결과 신호(F3)는 레벨 컨버터(Lc4B)에 의해 출력신호(F2)로부터 발생되고 출력 트랜지스터(PF2)를 도통상태로 설정한다. 이와 같이하여 VBB전위측상의 노이즈는 차지 펌프회로(CP)에 의해 흡수된다.
도 33은 레벨 컨버터(Lc4A)의 내부구성을 도시하고 있다. 도삼십은 레벨 컨버터(Lc4A)의 노드(A4, B4)의 신호 파형을 도시하는 타이밍 차트이다. 도 33 및 도삼십에 도시된 바와 같이, 레벨디텍터(Ld2)로부터 제공된 신호 F4(도 31)인 VDET2신호는 하이레벨이 있다고 가정된다. 이 경우, 레벨 컨버터(Lc4A)는 출력신호(F5)의 OUT신호로서 로우레벨(-VCC)의 신호를 출력 트랜지스터(PF1)의 게이트에 제공하여 출력 트랜지스터(PF1)를 도통상태로 설정한다.
도 35는 레벨 컨버터(Lc4B)의 내부 구성을 도시하고 있다. 도 36의 A 내지 D는 레벨 컨버터(Lc4B)의 노드(A4, B4)의 신호 파형을 도시하는 타이밍 차트이다. 도 35 및 도 36의 A 내지 D에 도시된 바와 같이, 레벨디텍터(Ld2)로부터 제공된 신호F4(도 31)인 VDET1신호가 하이레벨인 때에는 레벨 컨버터(Lc4A)는 출력신호(F5)인 OUT신호로서 로우 레벨(-VCC)의 신호를 출력 트랜지스터(PF1)의 게이트에 제공하여 출력 트랜지스터(PF1)를 도통상태로 설정한다.
제5의 실시예에서, 전원전압 발생장치(40)가 기술되어 있다. 부전위에 대신에 승압전위를 발생시키는 경우는 단지 극성이 변할 뿐이고 그 구성 및 동작은 제5의 실시예와 실질적으로 동일하다. 도 37 내지 도 42는 본 발명의 제6 실시예에 따른 승압전위 발생장치를 도시하고 있다.
부전위발생장치(40)를 도시하는 도 31은 승압전위발생장치(40A)를 도시하는 도 37에 대응한다. 도 32는 도 38에 대응하고, 도 33의 A 내지 D는 도 34의 A 내지 D에 대응한다. 도 37 내지 도 42는 도 31 내지 도 36에 도시된 부전압발생장치(30)의 극성을 반대로 한 것에 불과하기 때문에 상세한 설명은 생략한다.
주목할 점은 상기 제1부터 제6의 실시예에서 도 5, 도 21 및 도 27에 도시된 바와 같이 VBB전위와 VNN전위의 다른 2개의 전위를 대상으로 하였다. 상기 2개의 다른 전위 대신에 3가지 이상의 전위(이하, 대상전위(object voltage)라 한다)를 대상으로 할 수가 있다. 이하의 구성을 채택함으로서, 3개 이상의 w의 대상전위를 대상으로 할수 있는 전원전압 발생장치가 실현될 수 있다. 도 43은 본 발명의 제4 실시예에 따른 전원전압 발생장치(40)를 사용한 3개의 대상전위를 대상으로 할 수 있는 전원전압 발생장치(40B)를 도시한 것이다.
한개의 차지 펌프회로(CP) 및 한개의 오실레이터(OSC)로 구성되는 차지 펌프 셋트(CPS)가 제공된다. 차지 펌프회로(CP)는 3개 이상의 대상전위 VBB, VNN, VINT…의 각각에 접속되어 상기 대상전위 각각에 대하여 작동가능하다. 대상전위의 수(도 43에서는 예컨대 3개)에 대응하는 레벨디텍터(Ld)가 필요하다. 상기 3개 이상의 레벨디텍터(Ld)의 각각의 출력신호는 하나의 OR회로(Co)에 제공되어 OR회로(Co)로부터의 출력신호에 따라 오실레이터(OSC)가 작동된다.
차지 펌프회로(CP)가 대상전위 각각에 접속되는 경우에는 VBB전위, VNN전위, VINT전위…의 대상전위를 서로 분리하는 분리장치가 필요해 진다. 상기 분리장치는 VBB전위, VNN전위, VINT전위…의 대상전위에 접속된 MOS트랜지스터(PJ)로 구성된다.
상기 출력 트랜지스터(PJ) 각각은 대응하는 대상전위 레벨에 따라 발생된 신호(레벨디텍터(Ld)로부터의 출력신호의 전환을 통해 얻어진 레벨 전환신호)에 따라 동작하여, 상기 대상전위에 차지 펌프회로(CP)를 접속한다. 주목할 점은 도 43에서 상기 분리장치는 VBB전위, VNN전위, VINT전위…의 대상전위 각각에 제공된다는 점이다. 상기 구성 대신에, 제1 내지 제4 실시예(도 5 및 도 25)와 같이 하나의 대상전위 VBB전위를 제외한 그 이외의 대상전위 VNN에만 분리장치가 제공될 수 있다.
상기 경우에 이하의 점이 중요하다. 여기서는 도 5의 전원전압 발생장치(20)의 경우가 예로서 기술될 것이다.
도 5의 전원전압 발생장치(20)에서는 VNN측상에 출력 트랜지스터(NB1) 및 그 VNN전위의 전위 검출신호 B3에 따라 상기 출력 트랜지스터(NH1)를 동작시키기 위한레벨 컨버터(Lc2)가 제공되어 있다. 상기 구성 대신에, 도사십에 도시된 바와 같이, VBB전위의 전위 검출신호(B7)에 따라 출력 트랜지스터(NB7)가 동작되도록 출력 트랜지스터(NB7) 및 레벨 컨버터(Lc7)가 VBB전위측상에 제공되는 것이 상정된다.
VBB전위측상에 노이즈가 발생한 경우에는 VBB전위 검출신호(B7)에 따라 출력 트랜지스터 (NB7)가 도통상태로 되어, 차지 펌프회로(CP)가 VBB전위측상에 포함된 노이즈를 흡수한다, 그런데 이경우에, VBB전위와 VNN전위는 전술한 바와 같이 VBB < VNN의 관계에 있기 때문에, 차지 펌프회로(CP)가 VBB전위측의 노이즈를 흡수할 때에 VNN전위를 감소시킨다(화살표 Y3을 참조). 그 결과, VBB전위에 포함된 노이즈가 제거되어 원래의 전위까지 회복한 경우에 VNN전위는 VBB전위와 같은 레벨까지 감소한다.
상기와 같은 이유로, 정상상태에서 즉, 노이즈가 발생하지 않을 때에 차지 펌프회로(CP)의 영향을 피하고자 하는 대상전위측상에 분리장치(출력 트랜지스터)가 제공되어야 한다. 도 5 또는 도 25에 도시된 바와 같은 부전위발생장치(20, 30)에서의 VNN전위와 같은 보다 높은 대상전위(VNN)측상에 분리장치가 제공되어야 한다. 도 15, 또는 도 28에 도시된 바와 같은 승압전위발생장치(20A, 30A)에서는 보다 낮은 전위 예컨대 VCH전위측상에 분리장치가 제공되어야 한다. 이와 같이 하여, 차지 펌프회로(CP)는 노이즈가 발생하는 대상전위를 결코 변동시키지 않는다.
또한, 도 5의 전원전압 발생장치(20)는 예시로서 기술될 것이다. 전원전압 발생장치(20)에 있어서는 상기와는 다른 이하의 관점으로도 도 5에 도시된 바와 같이 출력 트랜지스터(NB1)는 VNN전위측에 제공되어야 한다.
전술한 바와 같이, 회로군은 VNN전위측상에 접속된다. 따라서, 기판전위인 VBB전위측에 비교하여 VNN전위측은 노이즈가 포함되기가 용이하다. 노이즈가 보다 포함되기 쉬운 VNN전위측에 노이즈가 포함되었을 때에, 즉 차지 펌프회로(CP)의 동작 전에 출력 트랜지스터(NB1)가 도통상태가 되어 VNN전위측의 노이즈가 출력 트랜지스터(NB1)를 통하여 차지 펌프회로(CP)에 의하지 않고 VNN전위보다 낮은 VBB전위측에 이동한다. 즉, 보다 신속히 VNN전위측의 노이즈가 제거된다.
본 발명의 반도체 장치에 의하면 노이즈의 감쇠시간이 짧게 된다. 또한, 본 발명의 반도체 장치에 의하면 VNN전위나 VCH전위와 같은 제1의 전위측상에서 생긴 노이즈의 VBB전위나 VPP전위와 같은 제2의 전위로의 이동이 억제될 수 있다.

Claims (16)

  1. 반도체 장치에 있어서,
    제1 전위선부(voltage line portion) 및 제2 전위선부에 접속된 전압 발생부와;
    상기 제1 전위선부의 전위를 검출하는 제1 전위 검출부와;
    상기 제2 전위선부의 전위를 검출하는 제2 전위 검출부와;
    상기 제1 전위 검출부 및 상기 제2 전위 검출부의 검출결과에 따라 상기 제1 전위선부 및 상기 제2 전위선부 각각이 제1 전위 및 제2 전위에 설정되도록 상기 전압 발생부를 제어하는 제어부; 및
    상기 제1 전위선부와 상기 제2 전위선부의 사이에 제공되며, 상기 제2 전위 검출부의 검출결과에 따라 상기 제1 전위선부와 상기 제2 전위선부를 선택적으로 비도통상태로 하는 스위치부를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 스위치부는 상기 제2 전위선부의 전위가 상기 제2 전위로 설정되는 때에 상기 전압 발생부에 의하여 상기 제2 전위선부의 전위가 제2 전위로부터 변동하는 것을 방지하도록 동작하는 것을 특징으로 하는 반도체 장치.
  4. 제 1항에 있어서,
    상기 전압 발생부는 상기 부(negative)의 제1 전위를 발생시키고, 상기 제2 전위는 상기 제1 전위보다 고전위인 것을 특징으로 하는 반도체 장치.
  5. 제 1항에 있어서,
    상기 전압 발생부는 승압전압을 발생하고, 상기 제2 전위는 상기 제1 전위보다 저전위인 것을 특징으로 하는 반도체 장치.
  6. 제 1항에 있어서,
    상기 전압 발생부의 출력 단자와 상기 스위치부의 사이에 제공되어 상기 제1 전위선부 및 상기 제2 전위선부를 접속하는 접속부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제 1항에 있어서,
    상기 전압 발생부와 상기 제1 전위선부의 사이에 제공되어 상기 제1 전위 검출부의 검출결과에 따라서 상기 출력 단자와 상기 제1 전위선부를 선택적으로 비도통상태로 하는 보조 스위치부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제 7항에 있어서,
    상기 보조 스위치부는 상기 제2 전위선부의 전위가 상기 제2 전위와 다를 때에, 상기 제2 전위선부의 상기 전위에 의해 상기 제1 전위선부의 전위가 변동하는 것을 방지하도록 동작하는 것을 특징으로 하는 반도체 장치.
  9. 제 1항에 있어서,
    상기 제어부는 상기 제1 전위선부 및 상기 제2 전위선부 중 적어도 하나가 상기 제1 전위 및 상기 제2 전위 중 대응하는 하나와 다를 때에 상기 전압 발생부가 동작하도록 하는 것을 특징으로 하는 반도체 장치.
  10. 삭제
  11. 반도체 장치에 있어서,
    제1 전위선부 및 제2 전위선부에 출력 단자가 접속된 전압 발생부; 및
    상기 제1 전위선부 및 상기 제2 전위선부 각각이 제1 전위 및 제2 전위에 설정 되도록 상기 전압 발생부를 제어하는 제어부를 포함하고,
    상기 제1 전위선부 및 상기 제2 전위선부 중 하나가 상기 제1 전위 및 상기 제2 전위 중 대응하는 하나와 다를 때에, 상기 제어부는 상기 제1 전위선부 및 제2 전위선부 중 상기 하나에 대해서 상기 제1 전위선부 및 상기 제2 전위선부 중 나머지 하나를 통하지 않고 직접적으로 전압을 발생하도록 상기 전압 발생부를 제어하는 것을 특징으로 하는 반도체 장치.
  12. 제 11항에 있어서,
    상기 제어부는 상기 제1 전위선부 및 상기 제2 전위선부 중 적어도 하나가 상기 제1 전위 및 상기 제2 전위 중 대응하는 하나와 다를 때에 상기 전압 발생부가 동작하도록 하는 것을 특징으로 하는 반도체 장치.
  13. 반도체 장치에 있어서,
    제1 전위선부 및 제2 전위선부에 출력 단자가 접속되고, 제어신호에 따라서 상기 출력 단자로부터 전압을 발생하는 전압 발생부와;
    상기 제1 전위선부의 전위가 상기 제1 전위와 다를 때 제1 검출신호를 출력하는 제1 전위 검출부와;
    상기 제2 전위선부의 전위가 상기 제2 전위와 다를 때 제2 검출신호를 출력하는 제2 전위 검출부와;
    상기 제1 검출신호 및 상기 제2 검출신호 중 적어도 하나에 따라 상기 제어신호를 상기 전압 발생부에 출력하는 제어신호 출력부와;
    상기 제1 전위선부와 상기 제2 전위선부를 접속하는 배선과;
    상기 배선에 접속된 노드와 상기 제2 전위선부의 사이에 제공되어 동작신호에 따라 상기 노드와 상기 제2 전위선부를 접속하는 MOS트랜지스터와;
    상기 제2 검출신호에 따라 상기 동작신호를 발생하는 동작신호 발생부를 포함하는 것을 특징으로 하는 반도체 장치.
  14. 삭제
  15. 삭제
  16. 반도체 장치에 있어서,
    제1 전위선부 및 제2 전위선부에 출력 단자가 접속되고, 제어신호에 따라서 상기 출력 단자로부터 전압을 발생하는 전압 발생부와;
    상기 제1 전위선부의 전위가 상기 제1 전위와 다를 때 제1 검출신호를 출력하는 제1 전위 검출부와;
    상기 제2 전위선부의 전위가 상기 제2 전위와 다를 때 제2 검출신호를 출력하는 제2 전위 검출부와;
    상기 제1 검출신호 및 상기 제2 검출신호 중 적어도 하나에 따라 상기 제어신호를 상기 전압 발생부에 출력하는 제어신호 출력부와;
    제1 동작신호에 따라 상기 전압 발생부의 상기 출력 단자 및 상기 제1 전위선부를 접속하기 위해 제공되는 제1 MOS트랜지스터와;
    제2 동작신호에 따라 상기 전압 발생부의 상기 출력 단자 및 상기 제2 전위선부를 접속하기 위해 제공되는 제2 MOS트랜지스터와;
    상기 제1 검출신호에 따라 제1 동작신호를 발생하는 제1 동작신호 발생부와;
    상기 제2 검출신호에 따라 제2 동작신호를 발생하는 제2 동작신호 발생부를 포함하는 것을 특징으로 하는 반도체 장치.
KR10-2000-0026635A 1999-05-19 2000-05-18 노이즈의 영향을 적게 받는 반도체 장치 KR100382624B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP13926799A JP3237654B2 (ja) 1999-05-19 1999-05-19 半導体装置
JPJP-P-1999-00139267 1999-05-19
JP??11?????1392 1999-05-19

Publications (2)

Publication Number Publication Date
KR20000077315A KR20000077315A (ko) 2000-12-26
KR100382624B1 true KR100382624B1 (ko) 2003-05-09

Family

ID=15241315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0026635A KR100382624B1 (ko) 1999-05-19 2000-05-18 노이즈의 영향을 적게 받는 반도체 장치

Country Status (3)

Country Link
US (1) US6329869B1 (ko)
JP (1) JP3237654B2 (ko)
KR (1) KR100382624B1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197546A1 (en) * 2001-07-09 2003-10-23 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device
US7336121B2 (en) * 2001-05-04 2008-02-26 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device
US6654296B2 (en) * 2001-07-23 2003-11-25 Samsung Electronics Co., Ltd. Devices, circuits and methods for dual voltage generation using single charge pump
US6486727B1 (en) * 2001-10-11 2002-11-26 Pericom Semiconductor Corp. Low-power substrate bias generator disabled by comparators for supply over-voltage protection and bias target voltage
KR100568587B1 (ko) * 2003-11-24 2006-04-07 삼성전자주식회사 승압전압 안정화장치 및 방법, 이를 갖는 승압전압생성장치 및 방법
EP1677308A1 (en) * 2005-01-03 2006-07-05 STMicroelectronics S.r.l. Low-ripple boosted voltage generator
KR100748555B1 (ko) * 2005-06-28 2007-08-10 삼성전자주식회사 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
TW200705771A (en) * 2005-06-28 2007-02-01 Sanyo Electric Co Circuit for preventing over-boosting
KR100784861B1 (ko) 2005-10-10 2007-12-14 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 전압 발생회로
JP5034379B2 (ja) * 2006-08-30 2012-09-26 富士通セミコンダクター株式会社 半導体メモリおよびシステム
US7477092B2 (en) * 2006-12-29 2009-01-13 Sandisk Corporation Unified voltage generation apparatus with improved power efficiency
US7440342B2 (en) * 2006-12-29 2008-10-21 Sandisk Corporation Unified voltage generation method with improved power efficiency
US8044705B2 (en) 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
KR100904468B1 (ko) * 2007-11-28 2009-06-24 주식회사 하이닉스반도체 안티퓨즈 리페어 전압 제어 회로
US7586362B2 (en) * 2007-12-12 2009-09-08 Sandisk Corporation Low voltage charge pump with regulation
US7586363B2 (en) * 2007-12-12 2009-09-08 Sandisk Corporation Diode connected regulation of charge pumps
US20090302930A1 (en) * 2008-06-09 2009-12-10 Feng Pan Charge Pump with Vt Cancellation Through Parallel Structure
US7969235B2 (en) * 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
US8710907B2 (en) 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
US7683700B2 (en) 2008-06-25 2010-03-23 Sandisk Corporation Techniques of ripple reduction for charge pumps
US7795952B2 (en) * 2008-12-17 2010-09-14 Sandisk Corporation Regulation of recovery rates in charge pumps
US7973592B2 (en) 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
US8339183B2 (en) 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
KR101145792B1 (ko) * 2010-03-29 2012-05-16 에스케이하이닉스 주식회사 내부전압 생성회로
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8699247B2 (en) 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8947158B2 (en) * 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US8896367B1 (en) * 2013-07-18 2014-11-25 Ememory Technology Inc. Charge pump system
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
TWI704438B (zh) * 2018-07-12 2020-09-11 立積電子股份有限公司 電壓控制裝置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3510335B2 (ja) 1994-07-18 2004-03-29 株式会社ルネサステクノロジ 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路
JPH10255469A (ja) 1997-03-07 1998-09-25 Mitsubishi Electric Corp 半導体集積回路
US5946258A (en) * 1998-03-16 1999-08-31 Intel Corporation Pump supply self regulation for flash memory cell pair reference circuit
JP4043623B2 (ja) 1998-11-25 2008-02-06 富士通株式会社 内部電圧生成回路

Also Published As

Publication number Publication date
JP2000332199A (ja) 2000-11-30
US6329869B1 (en) 2001-12-11
JP3237654B2 (ja) 2001-12-10
KR20000077315A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
KR100382624B1 (ko) 노이즈의 영향을 적게 받는 반도체 장치
EP0389566B1 (en) Improved low power dual-mode cmos bias voltage generator
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
KR0133933B1 (ko) 기판바이어스 발생회로
KR960008448B1 (ko) 내부 및 외부전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스
KR0170514B1 (ko) 승압 전원을 갖는 반도체 메모리 장치
US5852552A (en) High voltage generator with a latch-up prevention function
US5278798A (en) Semiconductor memory device
KR100352907B1 (ko) 집적 회로 장치용 승압 회로
KR0142967B1 (ko) 반도체 메모리장치의 기판 전압 제어회로
KR100521385B1 (ko) 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치
JP3110257B2 (ja) 半導体集積回路
KR19990050472A (ko) 승압전압 발생회로
JP3652793B2 (ja) 半導体装置の電圧変換回路
KR100299816B1 (ko) 전압발생회로
US6661218B2 (en) High voltage detector
KR100230372B1 (ko) 반도체 메모리 장치의 내부 전압 변환기
JPH09294367A (ja) 電圧供給回路
KR0165386B1 (ko) 반도체장치의 내부 승압회로
US6914844B2 (en) Deep power down switch for memory device
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR19990061045A (ko) 다중 레벨 검출에 의한 다중 구동 장치 및 그 방법
JP3888949B2 (ja) 半導体集積回路
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR200284963Y1 (ko) 안정된 고전압을 발생하는 고전압발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G170 Re-publication after modification of scope of protection [patent]
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee