KR19980015331A

KR19980015331A - 반도체 메모리 장치의 복수 레벨 전압 발생기

Info

Publication number: KR19980015331A
Application number: KR1019960034616A
Authority: KR
Inventors: 오영남
Original assignee: 김주용; 현대전자산업 주식회사
Priority date: 1996-08-21
Filing date: 1996-08-21
Publication date: 1998-05-25
Also published as: JP3319357B2; US5889664A; JPH10134571A; TW352437B; KR100235958B1

Abstract

본 발명은 반도체 메모리 장치의 복수 레벨 전압 발생기에 관한 것으로, 특히 단수의 오실레이터를 사용하여 소모전류를 줄여 저소비 전력을 구현하기 위한 것으로 상기 목적 달성을 위하여 백바이어스 전압 전하 펌핑 수단과, 백바이어스 전압 레벨 감지 수단과, 고전압 전하 펌핑 수단과, 고전압 레벨 감지 수단과, 제어 수단과, 오실레이터를 구비한다.

Description

반도체 메모리 장치의 복수 레벨 전압 발생기

제1도는 본 발명의 실시예에 따른 복수 레벨 전압 발생기의 블럭도.

제2도는 제1도에 도시된 복수 레벨 전압 발생기 백바이어스 전압 레벨 감지기 상세 회로도.

제3도는 제1도에 도시된 복수 레벨 전압 발생기 고전압 레벨 감지기 상세 회로도.

제4도는 제1도에 도시된 복수 레벨 전압 발생기 제어 로직 상세 회로도.

제5도는 제1도에 도시된 복수 레벨 전압 발생기 오실레이터 상세 회로도.

제6도는 제1도에 도시된 복수 레벨 전압 발생기 백바이어스 전압 전하펌프 상세 회로도.

제7도는 제1도에 도시된 복수 레벨 전압 발생기 고전압 전하펌프 상세 회로도.

제8도는 제7도에 도시된 고전압 전하펌프 상세 회로도에 대한 동작 타이밍도.

*도면의 주요부분에 대한 부호의 설명*

10:백바이어스 전압 레벨 감지기11:제1버퍼부

20:고전압 레벨 감지기21:제2버퍼부

30:제어 로직40:오실레이터

50:백바이어스 전압 전하 펌핑회로

51:제1백바이어스 전압 전하 펌핑부

52:제2백바이어스 전압 전하 펌핑부

60:고전압 전하 펌핑회로

Vbbdet1, Vbbdet2:백바이어스 전압 감지 신호

Vppdet1, Vppdet2:고전압 감지 신호

det:제어 신호

Osc1, Osc2:오실레이터 출력 신호

CT1, CT2, CT3:캐패시터형 트랜지스터

본 발명은 반도체 메모리 장치의 복수 레벨 전압 발생기에 관한 것으로, 특히 복수의 링오실레이터 대신에 단수의 링오실레이터를 사용하여 복수의 전하 펌프회로를 구동시키므로써 링오실레이터의 전력소비를 줄이기 위한 복수 레벨 전압 발생기에 관한 것이다.

일반적으로 메모리 장치에 있어서 복수 레벨 전압으로서는 백바이어스 전압과 고전압을 사용하는데, 백바이어스 전압 발생기는 일반회로의 분리 등을 목적으로 웰(Well)이나 기판에 인가되어 웰 또는 기판과 일반 회로의 접합면을 역바이어스 상태로 유지시키며, 고전압 발생기는 엔모스의 전류 구동력 증대 및 출력전압 손실을 방지하는데 사용된다.

종래의 복수 레벨 전압 발생기에 있어서는 각각의 전압 발생기마다 전하 펌프를 구동하기 위한 복수의 오실레이터를 구비하여 펄스를 발생시키기 때문에 오실레이터의 소모전류가 커지게 되며, 특히 백바이어스 전압 및 고전압 발생기의 오실레이터에서 소모되는 전류의 양이 커지게 되는 문제점이 있었다.

따라서, 본 발명은 동작에 필요한 전류를 최소화하고, 기능 모드 변화에 대응할 수 있는 복수 레벨 전압 발생기를 제공함에 그 목적이 있다.

상기 목적 달성을 위한 본 발명의 복수 레벨 전압 발생기는 오실레이터의 출력에 따라 백바이어스 전압 노드에 전하를 펌핑하는 백바이어스 전압 전하 펌핑 수단과,

상기 백바이어스 전압 노드의 전압 레벨을 감지하는 백바이어스 전압 레벨 감지 수단과,

오실레이터의 출력에 따라 고전압 노드에 전하를 펌핑하는 고전압 전하 펌핑 수단과,

상기 고전압 노드의 전압 레벨을 감지하는 고전압 레벨 감지 수단과,

상기 백바이어스 전압 및 상기 고전압 레벨 감지 수단의 전압 레벨 감지 상태에 따라 선택적으로 구동되는 제어 수단과,

상기 제어 수단 출력, 상기 백바이어스 전압 및 상기 고전압 레벨 감지 수단의 출력에 따라 펄스를 발생하는 오실레이터를 포함하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.

이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.

제1도는 본 발명의 실시예에 따른 복수 레벨 전압 발생기의 블럭도로서, 오실레이터의 출력에 따라 백바이어스 전압 노드에 전하를 펌핑하는 백바이어스 전압 전하 펌핑회로(50)와, 상기 백바이어스 전압 노드의 전압 레벨을 감지하는 백바이어스 전압 레벨 감지기(10)와, 오실레이터의 출력에 따라 고전압 노드에 전하를 펌핑하는 고전압전하 펌핑회로(60)와, 상기 고전압 노드의 전압 레벨을 감지하는 고전압 레벨 감지기(20)와, 상기 백바이어스 전압 및 상기 고전압 레벨 감지기(20)의 전압 레벨 감지 상태에 따라 선택적으로 구동되는 제어 로직(30)과, 제어 로직(30)의 출력, 백바이어스 전압 및 고전압 레벨 감지기(20)의 출력에 따라 펄스를 발생하는 오실레이터로 구성된다.

제2도는 제1도에 도시된 백바이어스 전압 레벨 감지기의 상세 회로도로서, 게이트가 접지전압원에 연결되고 전원전압과 제1노드(N1) 사이에 접속된 제1피모스형 트랜지스터(MP1)와, 상기 제1노드(N1)와 백바이어스 전압 노드 사이에 다이오드 구조로 직렬접속된 제1, 제2, 제3 엔모스형 트랜지스터(MN1, MN2, MN3)와, 상기 제1노드(N1)와 제1버퍼부(11)의 제1백바이어스 전압 감지 신호(Vbbdet1) 출력단 사이에 직렬접속된 제1, 제2인버터(IV1, IV2)와, 상기 제1백바이어스 전압 감지 신호(Vbbdet1) 출력단과 제2백바이어스 전압 감지 신호(Vbbdet2) 출력단 사이에 접속된 제3인버터(IN3)로 구성된다.

이하, 상기 구성에 따른 동작을 보면 전원전압이 인가되면 제1PMOS형 트랜지스터가 도통되어 제1노드(N1)상에는 논리 하이상태를 유지하고 제1백바이어스 전압 감지 신호(Vbbdet1) 및 제2백바이어스 전압 감지 신호(Vbbdet2)는 각각 논리 하이상태와 논리 로우상태를 유지한다.

소정의 시간이 경과된 후 백바이어스 전압 전하 펌핑회로(50)의 동작으로 백바이어스 전압이 -3Vt 정도로 내려가면 제1, 제2, 제3엔모스형 트랜지스터들이 턴-온되어 전류가 상기 제1노드(N1)에서 백바이어스 전압단으로 흐르므로써 제1노드(N1)는 논리 로우상태가 되고 제1백바이어스 전압 감지 신호(Vbbdet1)는 논리 로우, 제2백바이어스 전압 감지 신호(Vbbdet2)는 논리 하이상태가 된다.

제3도는 제1도에 도시된 복수 레벨 전압 발생기 고전압 레벨 감지기 상세 회로도로서, 셀프 바이어스되고 게이트가 전원전압원에 접속되고 고전압원과 제2노드(N2) 사이에 접속된 제2피모스형 트랜지스터(MP2)와, 상기 고전압원과 상기 제2노드(N2) 사이에 다이오드 구조로 직렬접속된 제4, 제5, 제6엔모스형 트랜지스터와, 게이트가 상기 제2노드(N2)에 접속되고 상기 제2노드(N2)와 접지전압원 사이에 접속된 제7엔모스형 트랜지스터(MN7)와, 게이트가 상기 제2노드(N2)에 접속되고 제3노드(N3)와 상기 접지전압원 사이에 접속된 제8엔모스형 트랜지스터(MN8)와, 게이트가 접지전압원에 접속되고 전원전압과 상기 제3노드(N3)에 접속된 제3피모스형 트랜지스터(MP3)와, 상기 제3노드(N3)와 제2버퍼부(21)의 제1고전압 감지 신호(Vppdet1) 출력단 사이에 직렬접속된 제4, 제5인버터(IN4, IN5)와, 상기 제1고전압 감지 신호(Vppdet1) 출력단과 제2고전압 감지신호(Vppdet2) 출력단 사이에 접속된 제6인버터(IN6)로 구성된다.

이하, 상기 구성에 따른 동작을 보면 셀프 바이어스되고 게이트가 전원전압원에 접속된 상기 제2피모스형 트랜지스터(MP2)는 고전압 레벨에 따라 제2노드(N2)에 일정 전류를 공급하므로써 플로우팅을 방지하는 역할을 한다. 상기 제7엔모스형 트랜지스터(MN7)와 상기 제8엔모스형 트랜지스터(MN8)는 커런트 미러 구조다.

먼저, 고전압 전원전압인 경우에는 비교대상 두 입력중 일 입력인 전원전압에 의해 생성된 상기 제3노드(N3)의 전압 레벨이 타 입력인 고전압에 의해 생성된 제2노드(N2)의 전압 레벨(Vpp-3Vt)보다 높으므로 상기 제2노드(N2) 및 상기 제3노드(N3)는 각각 논리 로우상태와 논리 하이상태를 유지하여 상기 제1고전압 감지 신호는 논리 하이상태, 제2고전압 감지 신호(Vppdet2)는 논리 로우상태를 유지한다.

한편, 고전압 전원전압+3·문턱전압인 경우에는 비교대상 두 입력중 일 입력인 전원전압에 의해 생성된 제3노드(N3)의 전압 레벨이 타 입력인 고전압에 의해 생성된 제2노드(N2)의 전압 레벨(Vpp-3Vt) 보다 낮게 되어 상기 제2노드(N2) 및 상기 제3노드(N3)는 각각 논리 하이상태와 논리 로우상태를 유지하여 제1고전압 감지 신호는 논리 로우상태, 제2고전압 감지 신호(Vppdet2)는 논리 하이상태를 유지한다.

제4도는 제1도에 도시된 복수 레벨 전압 발생기 제어 로직 상세 회로도로서, 제2백바이어스 전압 감지 신호(Vppdet2), 제2고전압 감지 신호(Vppdet2) 그리고 제2낸드 게이트 출력신호를 논리 연산하여 제4노드(N4)로 출력시키기위한 제1낸드 게이트와, 상기 제4노드(N4) 상의 신호를 일정시간 지연시켜 상기 제2낸드 게이트의 일측 입력단으로 출력시키기 위한 지연회로와, 상기 제4노드(N4)상의 신호와 상기 지연회로의 출력신호를 논리 연산하여 상기 제1낸드 게이트의 일측 입력단으로 출력시키기 위한 제2낸드 게이트와, 상기 제4노드(N4) 상의 신호를 일정시간 지연시켜 오실레이터 일측 입력단으로 출력시키기 위한 제7, 제8인버터(IN7, IN8)로 구성된다.

이하, 상기 구성에 따른 동작을 보면 제1낸드 게이트 및 제2낸드 게이트로 구성된 래치회로의 셋 단자로 제2백바이어스 전압 감지 신호(Vppdet2) 및 제2고전압 감지 신호(Vppdet2)가 입력되어 저장되고, 리셋 단자에는 상기 제4노드(N4)상의 신호와 상기 지연회로의 출력신호가 입력되어 복수 레벨 전압 감지의 안정성을 개선한 특징을 갖는다. 즉, 상기 지연회로의 지연시간 동안에는 셋 단자에 최초입력된 데이타만을 저장하며 설사 셋에 입력이 바뀌어도 래치회로에 저장된 데이타는 변하지 않는다.

제5도는 제1도에 도시된 복수 레벨 전압 발생기 오실레이터 회로도로서, 직렬접속된 제11, 제12, 제13, 제14, 제15, 제16인버터(IV11, IV12, IV13, IV14, IV15, IV16)와, 상기 제16인버터(IV16) 의 출력신호와 제어 로직(30)의 출력신호를 논리 연산하여 상기 제11인버터 입력단으로 출력시키기 위한 제5낸드 게이트로 이루어진 링오실레이터와, 제1백바이어스 전압 감지 신호(Vbbdet1)와, 상기 제12인버터 출력신호를 논리연산하여 제9인버터(IV9) 입력단으로 출력시키기 위한 제3낸드 게이트와, 상기 제3낸드 게이트 출력신호를 반전시켜 제1오실레이터신호를 발생시키기 위한 제9인버터(IV9)와, 상기 제14인버터 출력신호와 제1고전압 감지 신호를 논리 연산하여 제10인버터(IV10) 입력단으로 출력시키기 위한 제4낸드 게이트와, 상기 제4낸드 게이트 출력신호를 반전시켜 제2오실레이터 신호를 발생시키기 위한 제10인버터(IV10)로 구성된다.

이하, 상기 구성에 따른 동작을 보면 상기 제5낸드 게이트 일측 입력인 제어신호가 논리 하이상태일 경우에만 체인으로 구성된 각각의 노드에 주기적인 트랜지션을 생성하며 상기 제1백바이어스 전압 감지 신호(Vbbdet1)와 제2백바이어스 전압 감지 신호(Vbbdet2)가 하이일때만 각각 제1오실레이터 출력단과 제2오실레이터 출력단에 링오실레이터 체인의 펄스를 출력하게 된다.

제6도는 제1도에 도시된 복수 레벨 전압 발생기 백바이어스 전압 전하펌프 상세 회로도로서, 제1오실레이터 출력신호(Osc1)가 논리 로우상태에서 논리 하이상태로 전이하는 경우에 백바이어스 전압 노드에 전하를 펌핑하는 제1백바이어스 전압 전하 펌핑부(51)와, 상기 제1오실레이터 출력신호(Osc1)가 논리 하이상태에서 논리 로우상태로 전이하는 경우에 백바이어스 전압 노드에 전하를 펌핑하는 제2백바이어스 전압 전하 펌핑부(52)로 구성된다.

상기 제1백바이어스 전압 전하 펌핑부(51)는 상기 제1오실레이터 출력신호(Osc1) 입력단과 제5노드(N5) 사이에 접속된 제17인버터(IV17)와, 상기 제5노드(N5)와 제6노드(N6) 사이에 접속된 제1캐패시터와, 게이트가 상기 제6노드(N6)에 접속되고 상기 제6노드(N6)와 접지전압원 사이에 접속된 제9엔모스 트랜지스터와, 게이트가 백바이어스 전압 단자에 접속되고 상기 제6노드(N6)와 상기 백바이어스 전압 단자 사이에 접속된 제10엔모스 트랜지스터로 구성된다.

상기 제2백바이어스 전압 전하 펌핑부(52)는 상기 제1오실레이터 출력신호(Osc1) 입력단과 제7노드(N7) 사이에 직렬접속된 제18, 제19인버터(IV19)와, 상기 제7노드(N7)와 제8노드(N8) 사이에 접속된 제2캐패시터와, 게이트가 상기 제8노드(N8)에 접속되고 상기 제8노드(N8)와 접지전압원 사이에 접속된 제12엔모스 트랜지스터와, 게이트가 상기 백바이어스 전압 단자에 접속되고 상기 백바이어스 전압 단자와 상기 제8노드(N8) 사이에 접속된 제11엔모스 트랜지스터로 구성된다.

상기와 같이 2개의 전하 펌핑부를 사용하는 것은 전하 펌핑효율을 높이기 위한 것이며, 제1백바이어스 전압 전하 펌핑부(51) 및 제2백바이어스 전압 전하 펌핑부(52)의 동작은 입력신호인 제1오실레이터 출력신호(Osc1)의 위상만 반대일뿐 전체 동작은 동일하므로 제1백바이어스 전압 전하 펌핑부(51)의 동작에 대해서만 설명하기로 한다.

전원전압이 인가되면 제6노드(N6)는 논리 로우상태로 제9엔모스형 트랜지스터(MN9)에 의해 전압 레벨이 정해지고, 백바이어스 전압 단자는 논리 로우상태이므로 제10엔모스형 트랜지스터(MN10)는 턴-오프 상태이며, 대기상태인 상기 제1오실레이터 출력신호(Osc1)가 논리 로우상태이면 제17인버터(IV17)를 경유한 제6노드(N6)는 논리 로우상태를 가지므로, 결과적으로 제1캐패시터 양단에는 전원전압 정도의 전압이 유기되어 있다.

이때 상기 제1오실레이터 출력신호(Osc1)가 논리 로우상태에서 하이상태로 전이되어 제17인버터(IV17) 및 제18인버터(IV18)에 각각 인가되면 상기 제17인버터(IV17)를 통하여 로우상태로 반전되어 제1캐패시터에 인가된다.

그에 따라 제6노드(N6)는 네가티브 전원전압(-Vdd) 정도의 레벨로 감소되고 따라서 상기 제9엔모스형 트랜지스터(MN9)는 턴-오프되고 제10엔모스형 트랜지스터(MN10)는 도통되어 상기 제6노드(N6)와 백바이어스 전압 단자 사이에는 전하 공유가 발생되어 백바이어스 전압은 네가티브 전압으로 감소되어 전하 펌핑 동작을 완료한다.

한편, 상기 제18인버터(IV18)에 인가된 논리 하이상태 신호는 상기 제18인버터(IV18)를 통하여 로우상태로 신호로, 이어서 제19인버터(IV19)를 통하여 다시 하이상태 신호로 반전되어 제2캐패시터에 인가된다.

그에 따라 상기 제8노드(N8)는 논리 로우상태로 유지되고 따라서 제11엔모스형 트랜지스터(MN11)는 턴-오프되어 제2백바이어스 전압 전하 펌핑부(52)에 의해서는 전하 펌핑 동작이 이루어지지 않는다.

소정의 시간이 경과한 후 백바이어스 전압 단자가 원하는 네가티브 전압 레벨을 가지게 되면 상기 제1오실레이터 출력신호(Osc1)가 더이상 펄스를 생성하지 않으며 일반 회로에서 유입되는 전하가 증가되면 다시 제1오실레이터 출력신호(Osc1)를 발생하여 펌핑동작을 시작한다.

제7도는 제1도에 도시된 복수 레벨 전압 발생기 고전압 전하 펌프 상세 회로도로서, 제2오실레이터 출력신호(Osc2)와 제13노드(N13)상의 신호를 논리 연산하여 제9노드(N9)로 출력시키기 위한 노아 게이트와, 제2오실레이터 출력신호(Osc2) 단자와 제11노드(N11) 사이에 직렬접속된 제20, 제21인버터(IV20, IV21)와, 상기 제11노드(N11)와 상기 제13노드(N13) 사이에 직렬접속된 제22, 제23인버터(IV22, IV23)와, 상기 제9노드(N9)와 제10노드(N10) 사이에 접속된 제1캐패시터형 트랜지스터(CT1)와, 상기 제11노드(N11)와 제12노드(N12) 사이에 접속된 제2캐패시터형 트랜지스터(CT2)와, 게이트가 상기 제11노드(N11)에 접속되고 전원전압과 제14노드(N14) 사이에 접속된 제4피모스형 트랜지스터(MP4)와, 게이트가 상기 제11노드(N11)에 접속되고 상기 제14노드(N14)와, 제14엔모스형 트랜지스터(MN14) 드레인 단자 사이에 접속된 제13엔모스형 트랜지스터(MN13)와, 게이트가 상기 제13노드(N13)에 접속되고 상기 제13엔모스형 트랜지스터(MN13) 소스 단자와 접지전압원 사이에 접속된 제14엔모스형 트랜지스터(MN14)와, 상기 제14노드(N14)와 제15노드(N15) 사이에 접속된 제3캐패시터형 트랜지스터(CT3)와, 게이트가 전원전압원에 접속되고 상기 제10노드(N10)와 상기 전원 전압원 사이에 접속된 제15엔모스형 트랜지스터(MN15)와, 게이트가 상기 제12노드(N12)에 접속되고 상기 제10노드(N10)와 상기 전원 전압원 사이에 접속된 제16엔모스형 트랜지스터(MN16)와, 게이트가 상기 제10노드(N10)에 접속되고 상기 제12노드(N12)와 상기 전원 전압원 사이에 접속된 제17엔모스형 트랜지스터(MN17)와, 게이트가 상기 전원전압원에 접속되고 상기 제12노드(N12)와 상기 전원전압원 사이에 접속된 제18엔모스형 트랜지스터(MN18)와, 게이트가 상기 제12노드(N12)에 접속되고 상기 제15노드(N15)와 상기 전원전압원 사이에 접속된 제19엔모스형 트랜지스터(MN19)와, 게이트가 상기 제10노드(N10)에 접속되고 상기 제15노드(N15)와 고전압 단자 사이에 접속된 제20엔모스형 트랜지스터(MN20)와, 게이트가 상기 전원전압원에 접속되고 상기 전원전압원과 상기 고전압 단자 사이에 접속된 제21엔모스형 트랜지스터(MN21)로 구성된다.

이하, 상기 구성에 따른 동작을 제8도에 도시된 동자 타이밍도를 참조하여 설명하기로 한다.

먼저, 프리차지를 수행하는 경우에는 제8도의 (a)에 도시된 바와 같이 t1 시점에서 제2오실레이터 출력신호(Osc2)가 로우에서 하이로 전이되고 (f)에 도시된 바와 같이 제13노드(N13)는 논리 로우상태이므로 노아 게이트의 출력은 (b)에 도시된 바와 같이 하이상태에서 로우상태로 전이된다.

그에 따라 제1캐패시터형 트랜지스터(CT1)의 전하 펌핑에 의하여 제10노드(N10)는 2Vdd-Vt(이하 Vdd+V라 한다.)에서 Vdd로 강하되어 논리 로우상태가 되고 제14엔모스형 트랜지스터(MN14)는 턴-오프가 된다.

또한 상기 논리 하이상태의 제2오실레이터 출력신호(Osc2)는 제20, 제21인버터(IV20, IV21)를 통하여 제11노드(N11)는 (d)에 도시된 바와 같이 논리 로우상태에서 하이상태로 전이되어 제2캐피시터형 트랜지스터(CT2)에 인가된다.

그에 따라 상기 제2캐패시터형 트랜지스터(CT2)의 전하 펌핑에 의하여 제12노드(N12)는 (e)에 도시된 바와 같이 Vdd에서 Vdd+V로 승압되고 제19엔모스형 트랜지스터(MN19) 및 제4피모스형 트랜지스터(MP4)의 게이트에 인가되어 제4피모스형 트랜지스터(MP4)는 턴-오프되고 제13엔모스형 트랜지스터(MN13)는 턴-온되며, 상기 제11노드(N11)의 논리 하이상태가 제22, 제23인버터(IV22, IV23)를 통하여 소정시간 지연 후 제13노드(N13)에 전달되어 제13노드(N13)는 (f)에 도시된 바와 같이 로우상태에서 하이상태로 전이되고, 상기 제13노드(N13)의 논리 하이상태가 제14엔모스형 트랜지스터(MN14)의 게이트에 인가되어 제14엔모스형 트랜지스터(MN14)는 턴-온된다.

그에 따라 제14노드(N14)는 (g)에 도시된 바와 같이 논리 하이상태에서 로우상태로 전이되고 제15노드는 (h)에 도시된 바와 같이 Vdd+V에서 Vdd로 강하되고 고전압 단자는 이전 사이클에 의해 수행된 고전압을 유지한다.

이하, 이전 사이클의 고전압을 유지하는 고전압 단자에 전하를 펌핑하는 경우에는 먼저 (a)에 도시된 바와 같이 t2 시점에서 제2오실레이터 출력신호(Osc2)가 논리 하이상태에서 로우상태로 전이되면 상기 논리 로우상태의 제2오실레이터 출력신호(Osc2)는 제20, 제21인버터(IV20, IV21)를 통하여 제11노드(N11)는 (d)에 도시된 바와 같이 논리 하이상태에서 로우상태로 전이되어 제2캐패시터형 트랜지스터 (CT2)에 인가된다.

그에 따라 제12노드(N12)는 (e)에 도시된 바와 같이 Vdd+V에서 Vdd로 강하되고 제19엔모스형 트랜지스터(MN19)는 턴-오프되고 상기 제11노드(N11)의 논리 로우상태는 제13엔모스형 트랜지스터(MN13) 및 제4피모스형 트랜지스터(MP4)의 게이트에 각각 인가된다.

그 후 상기 제11노드(N11)의 논리 로우상태가 제22, 제23인버터(IV22, IV23)를 통하여 제13노드(N13)는 논리 로우상태가 된다.

그에 따라 제13 및 제14엔모스형 트랜지스터(MN14)는 턴-오프되고 제4피모스형 트랜지스터(MP4)는 턴-온된다.

그에 따라 제14노드(N14)는 (g)에 도시된 바와 같이 논리 로우상태에서 하이상태로 전이되고 제3캐패시터형 트랜지스터(CT3)의 전하 펌핑에 의하여 제15노드(N15)는 (h)에 도시된 바와 같이 Vdd에서 Vdd+V로 승압된다.

한편, 노아 게이트의 출력, 제9노드(N9)는 제2오실레이터 출력신호(Osc2)가 논리 로우상태이고 제13노드(N13)상의 전압이 (f)에 도시된 바와 같이 논리 로우상태이므로 (b)에 도시된 바와 같이 논리 로우상태에서 하이상태로 전이된다.

그에 따라 제10노드(N10)는 제1캐패시터형 트랜지스터(CT1)의 전하 펌핑에 의하여 Vdd에서 Vdd+V로 승압되어 논리 하이상태가 되고 제20엔모스형 트랜지스터(MN20)는 턴-온된다.

그에 따라 제15노드(N15)와 고전압 단자 사이에 전하 공유가 일어나 고전압의전이가 승압된다.

그후 소정의 시간이 경과한 후 고전압 전위가 충분히 승압하게 되면 제2오실레이터 출력신호(Osc2)는 발생되지 않고 고전압 전하 펌핑회로(60)는 턴-오프되고 고전압 노드에서 유실되는전하가 발생하면 제2오실레이터 출력신호(Osc2)가 발생되어 고전압 전하 펌핑회로(60)를 구동시켜 고전압 단자에 전하를 펌핑한다.

이상에서 설명한 바와 같이, 본 발명의 복수 레벨 전압 발생기를 반도체 장치에 구현하게 되면 링오실레이터의 소모전류를 감소시키므로써 저소비 전력을 실현하게 되는 효과가 있다.

본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 청구된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims

오실레이터의 출력에 따라 백바이어스 전압노드에 전하를 펌핑하는 백바이어스 전압 전하 펌핑 수단과,

상기 백바이어스 전압 노드의 전압 레벨을 감지하는 백바이어스 전압 레벨 감지 수단과,

오실레이터의 출력에 따라 고전압 노드에 전하를 펌핑하는 고전압 전하 펌핑 수단과,

상기 고전압 노드의 전압 레벨을 감지하는 고전압 레벨 감지 수단과,

상기 백바이어스 전압 및 상기 고전압 레벨 감지 수단의 전압 레벨 감지 상태에 따라 선택적으로 구동되는 제어 수단과,

상기 제어 수단 출력, 상기 백바이어스 전압 및 상기 고전압 레벨 감지 수단의 출력에 따라 펄스를 발생하는 오실레이터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 복수 레벨 전압 발생기.
제1항에 있어서,

상기 백바이어스 전압 전하 펌핑수단은 전하 펌핑 효율을 높이기 위하여 제1백바이어스 전압 전하 펌핑부와 제2백바이어스 전압 전하 펌핑부를 사용하는 것을 특징으로 하는 복수 레벨 전압 발생기.
제2항에 있어서,

상기 제1백바이어스 전압 전하 펌핑부는 제1오실레이터 출력신호가 로우상태에서 하이상태로 전이할때 백바이어스 전압 노드에 전하를 펌핑하는 것을 특징으로 하는 복수 레벨 전압 발생기.
제2항에 있어서,

상기 제2백바이어스 전압 전하 펌핑부는 제1오실레이터 출력신호가 하이상태에서 로우상태로 전이할때 백바이어스 전압 노드에 전하를 펌핑하는 것을 특징으로 하는 복수 레벨 전압 발생기.
제3항에 있어서,

상기 제1백바이어스 전압 전하 펌핑부는 제1오실레이터 출력신호를 반전시켜 출력하기 위한 반전수단과,

상기 반전수단의 출력단과 한 모스 트랜지스터 드레인 단자 사이에 접속된 캐패시터와,

상기 캐패시터 한 단자와 접지단자 사이에 접속된 다이오드 구조의 한 모스 트랜지스터와,

상기 한 모스 트랜지스터 드레인 단자와 백바이어스 전압 단자 사이에 접속된 다이오드 구조의 다른 모스 트랜지스터를 포함하는 것을 특징으로 하는 복수 레벨 전압 발생기.
제4항에 있어서,

상기 제2백바이어스 전압 전하 펌핑부는 제1오실레이터 출력신호 입력단과 캐패시터 한 단자 사이에 직렬접속된 2개의 인버터와,

상기 인버터의 출력단과 한 모스 트랜지스터 드레인 단자 사이에 접속된 캐패시터와,

상기 캐패시터 한 단자와 접지단자 사이에 접속된 다이오드 구조의 한 모스 트랜지스터와,

상기 캐패시터 한 단자와 백바이어스 전압 단자 사이에 접속된 다이오드 구조의 다른 모스 트랜지스터를 포함하는 것을 특징으로 하는 복수 레벨 전압 발생기.
제1항에 있어서,

상기 백바이어스 전압 레벨 감지 수단은 전원전압이 인가되면 제1버퍼부 입력단에 하이신호를 전달시키기 위한 모스 트랜지스터와,

백바이어스 전압 전하 펌핑회로의 동작으로 백바이어스단 전압이 -3Vt 정도로 내려가면 상기 제1버퍼부 입력단에 로우신호를 전달시키기 위한 직렬접속된 3개의 모스 트랜지스터와 상기 버퍼부 입력단 신호들을 완충시켜 백바이어스 전압 감지 신호를 출력시키기 위한 직렬접속된 3개의 인버터를 포함하는 것을 특징으로 하는 복수 레벨 전압 감지 발생기.
제1항에 있어서,

상기 고전압 전하 펌핑수단은 제2오실레이터 출력신호가 로우상태에서 하이상태로 전이할때 고전압 단자에 이전의 고전압을 유지하고 상기 제2오실레이터 출력신호가 하이상태에서 로우상태로 전이할때 전하 펌핑에 의해 고전압단의 전압을 상승시키는 특징을 갖는 복수 레벨 전압 발생기.
제1항 또는 제8항에 있어서,

상기 고전압 전하 펌핑수단은 제2오실레이터 출력신호와 4개의 인버터에 의해 일정시간 지연된 제2오실레이터 출력신호를 논리 연산하여 한 캐패시터형 트랜지스터로 출력시키기 위한 노아 게이트와,

일측 입력단으로 상기 노아 게이트의 출력신호가 인가되어 타측 출력단의 전위를 상승 또는 강하시키기 위한 한 캐패시터형 트랜지스터와,

상기 제2오실레이터 출력신호를 일정시간 지연시켜 다른 캐패시터형 트랜지스터 일측 입력단과 제1피모스 트랜지스터와 제1엔모스 트랜지스터의 공통 게이트 단자로 출력시키기 위한 직렬접속된 2개의 인버터와,

일측 입력단으로 상기 직렬접속된 2개의 인버터 출력신호가 인가되어 타측 출력단의 전위를 상승 또는 강하시키기 위한 다른 캐패시터형 트랜지스터와,

상기 직렬접속된 2개의 인버터 출력신호를 일정시간 지연시켜 상기 노아 게이트 일측 입력단과 제2엔모스 트랜지스터 게이트 단자로 출력시키기 위한 직렬접속된 다른 2개의 인버터와,

전원전압단과 또다른 캐패시터형 트랜지스터 입력단 사이에 접속되고 게이트가 상기 직렬접속된 2개의 인버터 출력단에 접속된 제1피모스형 트랜지스터와,

게이트가 상기 직렬접속된 2개의인버터 출력단에 접속되고 상기 제1피모스형 트랜지스터와 제2엔모스형 트랜지스터 드레인 단자 사이에 접속된 제1엔모스형 트랜지스터와,

게이트가 상기 직렬접속된 다른 2개의 인버터 출력단에 접속되고 상기 제1엔모스형 트랜지스터와 접지단자 사이에 접속된 제2엔모스형 트랜지스터와,

일측 입력단자가 상기 제1피모스형 트랜지스터에 접속되어 타측 출력단의 전위를 상승 또는 강하시키기 위한 또다른 캐패시터형 트랜지스터와,

게이트가 전원전압 단자에 접속되고 상기 전원전압 단자와 상기 한 캐패시터형 트랜지스터 타측 단자 사이에 접속된 제3엔모스형 트랜지스터와,

게이트가 상기 다른 캐패시터형 트랜지스터 타측 단자에 접속되고 상기 전원전압 단자와 상기 한 캐패시터형 트랜지스터 타측 단자 사이에 접속된 제4엔모스형 트랜지스터와,

게이트가 상기 한 캐패시터형 트랜지스터 타측 단자에 접속되고 상기 전원전압 단자와 상기 다른 캐패시터형 트랜지스터 타측 단자 사이에 접속된 제5엔모스형 트랜지스터와,

게이트가 상기 전원전압 단자에 접속되고 상기 전원전압 단자와 상기 다른 캐패시터형 트랜지스터 타측 단자 사이에 접속된 제6엔모스형 트랜지스터와,

게이트가 상기 다른 캐패시터형 트랜지스터 타측 단자에 접속되고 상기 전원전압 단자와 또다른 캐패시터형 트랜지스터 타측 단자 사이에 접속된 제7엔모스형 트랜지스터와,

게이트가 상기 한 캐패시터형 트랜지스터 타측 단자에 접속되고 상기 또다른 캐패시터형 트랜지스터 타측 단자와 고전압 단자 사이에 접속된 제8엔모스형 트랜지스터와,

게이트가 상기 전원전압 단자에 접속되고 상기 전원전압 단자와 상기 고전압 단자 사이에 접속된 제9엔모스형 트랜지스터를 포함하는 것을 특징으로 하는 복수 레벨 전압 발생기.
제1항에 있어서,

상기 고전압 레벨 감지 수단은 게이트가 전원전압원에 접속되고 고전압 단자와 한 노드 사이에 접속되어 플로우팅을 방지하기 위한 한 피모스형 트랜지스터와,

상기 고전압 단자의 전위가 상기 한 노드의 전위보다 3Vt(문턱전압) 이상 높아질때 턴-온되어 상기 한 노드상을 하이상태로 만들어주기 위한 직렬접속된 다이오드 구조의 3개의 엔모스형 트랜지스터와,

게이트가 상기 한 노드에 접속되고 상기 한 노드와 접지전압 단자 사이에 접속된 한 엔모스형 트랜지스터와,

게이트가 상기 한 노드에 접속되고 다른 노드와 상기 접지전압 단자 사이에 접속된 다른 엔모스형 트랜지스터와,

게이트가 접지전압 단자에 접속되고 전원전압과 상기 다른 노드 사이에 접속된 다른 피모스형 트랜지스터와,

상기 다른 노드상의 신호를 완충시켜 오실레이터 및 제어 로직 입력단으로 고전압 감지 신호를 출력시키기 위한 직렬접속된 3개의 인버터를 포함하는 것을 특징으로 하는 복수 레벨 전압 발생기.
제1항에 있어서,

상기 제어 수단은 셋 단자에 백바이어스 전압 감지 신호 및 고전압 감지 신호가 입력되어 지연 시간 동안에는 상기 백바이어스 전압 감지 신호 및 고전압 감지 신호만을 저장하며 셋 단자의 입력이 바뀌어도 저장 내용이 바뀌지 않는 래치 수단과,

상기 래치 수단의 출력신호를 일정시간 지연시켜 리셋 단자로 출력시키기 위한 지연 수단과,

상기 래치 수단의 출력신호를 입력으로 제어 신호를 출력시키기 위한 직렬접속된 2개의 인버터를 포함하는 것을 특징으로 하는 복수 레벨 전압 감지기.
제11항에 있어서,

상기 래치 수단은 낸드 게이트를 포함하는 것을 특징으로 하는 복수 레벨 전압 감지기.
제1항에 있어서,

상기 오실레이터는 한 입력단으로 입력되는 제어신호가 논리 하이상태일 경우에만 체인으로 구성된 각각의 노드에 주기적인 변화가 생성되는 링오실레이터 수단과,

상기 링오실레이터 한 노드 및 제1백바이어스 전압 감지 신호가 입력되어 제1오실레이터 출력신호를 발생시키는 제1드라이버 수단과,

상기 링오실레이터 다른 노드 및 제1고전압 감지신호가 입력되어 제2오실레이터 출력신호를 발생시키는 제2드라이버 수단을 포함하는 것을 특징으로 하는 복수 레벨 전압 감지기.
제13항에 있어서,

상기 링오실레이터 수단은 한 논리 게이트 출력단과 상기 논리 게이트 일측 입력단 사이에 직렬접속된 복수개의 인버터와,

상기 복수개 인버터 최종 출력신호와 상기 제어신호를 입력으로 상기 복수개 인버터 최선 입력단으로 논리 신호를 출력시키기 위한 한 논리 게이트 수단을 포함하는 것을 특징으로 하는 복수 레벨 전압 발생기.
제14항에 있어서,

상기 한 논리 게이트 수단은 낸드 게이트를 포함하는 것을 특징으로 하는 복수 레벨 전압 발생기.
제13항에 있어서,

상기 제1드라이버 수단은 상기 링오실레이터 한 노드상의 신호와 제1백바이어스 전압 감지 신호를 논리 연산하여 출력시키기 위한 다른 논리 게이트 수단과,

상기 다른 논리 게이트 수단의 출력신호를 반전시켜 제1오실레이터 출력신호를 발생시키기 위한 한 반전 수단을 포함하는 것을 특징으로 하는 복수 레벨 전압 발생기.
제16항에 있어서,

상기 다른 논리 게이트 수단은 낸드 게이트를 포함하는 것을 특징으로 하는 복수 레벨 전압 발생기.
제13항에 있어서,

상기 제2드라이버 수단은 상기 링오실레이터 수단의 다른 노드상의 신호와 제1고전압 감지 신호를 논리 연산하여 출력시키기 위한 또다른 논리 게이트 수단과,

상기 또다른 논리 게이트 수단의 출력신호를 반전시켜 제2오실레이터 출력신호를 발생시키기 위한 다른 반전 수단을 포함하는 것을 특징으로 하는 복수 레벨 전압 발생기.
제18항에 있어서,

상기 또다른 논리 게이트 수단은 낸드 게이트를 포함하는 것을 특징으로 하는 복수 레벨 전압 발생기.