CN100468569C - 用于集成电路的泵激电路及方法 - Google Patents

用于集成电路的泵激电路及方法 Download PDF

Info

Publication number
CN100468569C
CN100468569C CNB031310281A CN03131028A CN100468569C CN 100468569 C CN100468569 C CN 100468569C CN B031310281 A CNB031310281 A CN B031310281A CN 03131028 A CN03131028 A CN 03131028A CN 100468569 C CN100468569 C CN 100468569C
Authority
CN
China
Prior art keywords
signal
voltage
mode
oscillator
booster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031310281A
Other languages
English (en)
Other versions
CN1467748A (zh
Inventor
金炯东
吴致成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1467748A publication Critical patent/CN1467748A/zh
Application granted granted Critical
Publication of CN100468569C publication Critical patent/CN100468569C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

用于集成电路的升压电压发生器及方法，响应检测到初始升压电压的下降，将初始升压电压升高到第一升压电压。然后，响应一个脉冲，将第一升压电压升高到第二升压电压。然后，响应振荡信号，将第二升压电压反复升压，以接近初始升压电压。因此，可以产生稳定的升压电压。

Description

用于集成电路的泵激电路及方法
相关申请
本申请要求2002年6月7日申请的韩国专利申请2002-0031927号的权利和利益，在此将其全文引作参考。
技术领域
本发明涉及集成电路器件如集成电路存储器件，特别涉及用于集成电路器件如集成电路存储器件的泵激(pump)电路及方法。
背景技术
集成电路器件如集成电路存储器件广泛用于消费者和商业应用。众所周知，集成电路可以接收外部电源电压，该电压经常称作VCC电压或VCC，用于向其电路供电。另外，众所周知，经常希望在集成电路内部产生一升压(boosted)电压，该电压经常称作VPP电压或VPP，它高于外部电源电压。内部电压发生器经常称作泵激电路或电荷泵电路，可以用来产生VPP电压。
授予Yanagawa等人且题为“Semiconductor Device Having VoltageGeneration Circuit(具有电压发生电路的半导体器件)”的美国专利5,929,694描述一种在包括第一模式和第二模式的至少两种不同模式之一下工作的半导体器件。该半导体器件，包括：第一电压发生电路，在第一模式和第二模式下工作，并且包括一个电源来提供第一电流量，从而产生预定电压电平；以及第二电压发生电路，仅在第二模式下工作，并且包括一个电源来提供大于第一电流量的第二电流量，从而产生预定电压电平，其中，与第一模式相比，第一电压发生电路在第二模式下增大第一电流量。参见Yanagawa等人专利的摘要。另外参见相应日本专利10-289574号。
授予Mimura且标题为“Internal Voltage Generator With Reduced PowerConsumption(低功耗的内部电压发生器)”的美国专利5,920,226描述一种内部电压发生器，其中，电荷泵电路对第一周期脉冲进行整流以产生内部电压。电平检测器提供用于检测内部电压是否达到期望电平。由控制器根据检测信号对电荷泵电路进行控制，从而内部电压可以达到期望电平。在电平检测器的电流路径中提供由第二周期脉冲开关切换的开关元件。在电荷泵电路的输出端与预定电源端之间提供泄漏电流路径，供用于比该流经前面电流路径的电流更低的电流。参见Mimura摘要。
授予Tanzawa等人且标题为“Pump Circuit With Active Mode andStand-By Mode Booster Circuits(带工作模式和待机模式升压电路的泵激电路)”的美国专利6,429,725描述一种待机模式电路，它在待机模式和工作(active)模式下启动，并且升高电源电压以产生一升压电压，并且从输出端输出。工作模式升压电路在工作模式下启动。在工作模式升压电路中，首先，响应从复位信号发生电路提供的复位信号导通一个NMOS晶体管，然后通过该NMOS晶体管将电容器的连接节点复位到电源电压。然后，启动升压操作，以从输出端输出升高(booster)电压。参见Tanzawa等人专利的摘要。
发明内容
本发明的一些实施例提供用于集成电路的升压电压发生器及方法，它们配置为响应检测到初始电压下降而将初始升压电压升高到第一升压电压。然后，响应一个脉冲将第一升压电压升高到第二升压电压。然后，响应振荡信号对第二升压电压反复升压以接近初始升压电压。因此，可以产生稳定的升压电压。
本发明的其他实施例提供用于为集成电路产生一升压电压的电路及方法，它们产生第一振荡信号、响应工作泵激信号产生第二振荡信号，响应第一和第二振荡信号产生高电压泵激信号，响应高电压泵激信号产生第一升压电压，响应工作泵激信号产生第二升压电压，并且组合第一和第二升压电压。在一些实施例中，还响应工作泵激信号产生一个脉冲，并且还响应该脉冲产生第一升压电压。
本发明的其他实施例提供用于集成电路的泵激电路及方法，包括待机模式电压检测器，配置为在待机模式下检测高电压以产生待机模式电压信号。工作模式电压检测器配置为在工作模式下检测高电压，以产生工作模式电压信号。工作泵激信号发生器配置为响应工作模式电压信号和工作模式信号产生工作泵激信号。第一振荡器响应待机模式电压信号而启动。第二振荡器响应工作泵激信号而启动(enable)。高电压泵激信号发生器配置为接收第一振荡器的输出和第二振荡器的输出，并且响应工作模式信号产生高电压泵激信号。高电压脉冲信号发生器配置为响应工作泵激信号产生高电压脉冲信号。第一泵激器(pump)配置为响应高电压泵激信号和高电压脉冲信号产生高电压。第二泵激器配置为响应工作泵激信号产生高电压。在一些实施例中，第一振荡器响应待机模式电压信号而启动，并且第二振荡器响应工作泵激信号而启动。
附图说明
图1是根据本发明实施例的泵激电路的方框图；
图2是图1所示的泵激电路的电路图；以及
图3是根据本发明实施例产生的泵激电压的波形。
具体实施方式
下面参照附图对本发明进行更全面的描述，其中，示出本发明的多个实施例。然而，本发明不应被解释为受限于在此所述的实施例。相反，提供这些实施例是为了使本公开内容更彻底和全面并且向本领域的技术人员全面了解本发明的范围。遍及各附图相同的标号表示相同的单元。在此所述的各个实施例还包括其互补导电性类型的实施例。
图1是根据本发明实施例的泵激电路100的方框图。参照图1，泵激电路100包括待机模式电压检测器110、工作模式电压检测器120、第一振荡器130、第二振荡器140、工作泵激信号发生器150、VPP泵激信号发生器160、VPP脉冲信号发生器170、第一泵激器180和第二泵激器190。
待机模式电压检测器110在待机模式下检测VPP电压，以产生待机模式电压信号STDMV，并且工作模式电压检测器120在工作模式下检测VPP电压，以产生工作模式电压信号ACTMV。第一振荡器130响应待机模式电压信号STDMV而启动，并且第二振荡器140响应工作泵激信号发生器150的输出而启动。工作泵激信号发生器150响应工作模式电压信号ACTMV和工作模式信号ACT产生工作泵激信号ACT_PUMP。VPP泵激信号发生器160接收第一和第二振荡器130和140的输出，以响应工作模式信号ACT和反相工作模式信号ACTB产生VPP泵激信号VPPOSC。VPP脉冲信号发生器170响应工作模式信号ACT和工作泵激信号ACT_PUMP产生VPP脉冲信号VPP_PULSE。第一泵激器180响应VPP脉冲信号VPP_PULSE而开始产生VPP电压，并且响应VPP泵激信号VPPOSC执行电荷泵激操作，以产生VPP电压。第二泵激器190响应工作泵激信号ACT_PUMP执行电荷泵激操作，以产生VPP电压。
图2是图1所示的泵激电路的电路图。参照图2，待机模式电压检测器110，用于在待机模式下检测VPP电压，以产生待机模式电压信号STDMV，包括第一分压器210、第二分压器213和第一比较器216。第一分压器210将VCC电压分压为第一电压电平，并且包括串联在VCC电压与地电压之间的按二极管连接的第一和第二PMOS晶体管211和212。第二分压器213将VPP电压分压为第二电压电平，并且包括串联在VPP电压与地电压之间的按二极管连接的第三和第四PMOS晶体管214和215。第一比较器216比较第一分压器210的输出与第二分压器213的输出，以产生待机模式电压信号STDMV。
在一些实施例中，第一分压器210具有与第二分压器213相同的输出电压电平。因此，如果VPP电压低，则第二分压器213的输出变得比第一分压器210的输出低，并且第一比较器216的输出，即待机模式电压信号STDMV变为逻辑高电平，从而启动第一振荡器130。第一振荡器130的输出提供给后面将要描述的VPP泵激信号发生器160，从而产生VPP电压。如果VPP电压高，则第二分压器213的输出变得比第一分压器210的输出高，并且待机模式电压信号STDMV变为逻辑低电平，从而禁止第一振荡器130。
工作模式电压检测器120用于在工作模式下检测VPP电压，以产生工作模式电压信号ACTMV，其包括第三分压器220、第四分压器230和第二比较器227。第三分压器220将VCC电压分压为两个相等电压，并且包括串联在VCC电压与地电压之间的按二极管连接的第五和第六PMOS晶体管221和222。第四分压器230包括串联在VPP电压与地电压之间的第七到第九PMOS晶体管223、224和225以及第一NMOS晶体管226。第七PMOS晶体管223的栅极接收反相工作模式信号ACTB，并且第一NMOS晶体管226的栅极接收工作模式信号ACT。第八和第九PMOS晶体管224和225是按二极管连接的。
第二比较器227比较第三分压器220的输出(第三电压电平)与第四分压器230的输出(第四电压电平)。在待机模式下，工作模式信号ACT和反相工作模式信号ACTB分别为逻辑低电平和逻辑高电平，从而第四分压器230的输出置于高阻抗。而在工作模式下，工作模式信号ACT和反相工作模式信号ACTB分别为逻辑高电平和逻辑低电平，从而第四分压器230将VPP电压分压为第四电压电平。如果第四分压器230的输出低于第三分压器220的输出，则第二比较器227输出逻辑高电平的工作模式电压信号ACTMV。逻辑高电平的工作模式电压信号ACTMV启动第二振荡器140和第二泵激器190，并且通过VPP脉冲信号发生器170输出为VPP脉冲信号VPP_PULSE。如果第四分压器230的输出高于第三分压器220的输出，则第二比较器227输出逻辑低电平的工作模式电压信号ACTMV，从而禁止第二振荡器140、第二泵激器190和VPP脉冲信号发生器170。
第一振荡器130配置有包括多个反相器231到235的反相器链，并且在一些实施例中具有约60ns的振荡周期。第一反相器231响应待机模式电压信号STDMV或者当第一反相器231的输出置于逻辑高电平时启动。如果第一反相器231启动，则启动第一振荡器130。如果第一反相器的输出置于逻辑高电平，则禁止第一振荡器130。
第二振荡器140配置有包括多个反相器241到243的反相器链，并且在一些实施例中具有约40ns的振荡周期。第一反相器241响应工作泵激信号ACT_PUMP或者当第一反相器241的输出置于逻辑高电平时启动。如果第一反相器241启动，则启动第二振荡器140。如果第一反相器241的输出置于逻辑高电平，则禁止第二振荡器140。
工作泵激信号发生器150，包括：与非门252，接收工作模式电压信号ACTMV和工作模式信号ACT；以及反相器254，用于将与非门252的输出反相。在工作模式下，工作泵激信号发生器150响应当工作模式信号ACT为逻辑高电平时接收的工作模式电压信号ACTMV，产生工作泵激信号ACT_PUMP。由于工作模式信号ACT在待机模式下为逻辑低电平，因此产生逻辑低电平的工作模式泵激信号ACT_PUMP，从而禁止第二振荡器140和第二泵激器190。此外，VPP脉冲信号发生器170产生低电平的VPP脉冲信号VPP_PULSE。
VPP泵激信号发生器160，包括：第一与非门271，接收第一振荡器130的输出和反相工作模式信号ACTB；第二与非门272，接收第二振荡器140的输出和工作模式信号ACT；以及第三与非门273，接收第一和第二与非门271和272的输出，并且输出VPP泵激信号VPPOSC。在待机模式下，VPP泵激信号发生器160响应当反相工作模式信号ACTB为逻辑高电平时接收的第一振荡器130的输出，产生VPP泵激信号VPPOSC。第一泵激器180响应VPP泵激信号VPPOSC执行电荷泵激操作，以产生VPP电压。
VPP脉冲信号发生器170，包括：第一到第五反相器261到265，相互串联以接收工作泵激信号ACT_PUMP；第一与非门266，接收第五反相器265的输出和工作泵激信号ACT_PUMP；以及第二与非门267，接收第一与非门266的输出和工作模式信号ACT，并且输出VPP脉冲信号VPP_PULSE。在工作模式下，VPP脉冲信号发生器170响应工作泵激信号ACT_PUMP以高电平脉冲形式产生VPP脉冲信号VPP_PULSE。逻辑高电平的VPP脉冲信号VPP_PULSE提供给第一泵激器180，并且在设置VPP泵激信号发生器160的输出之前让第一泵激器180产生VPP电压。
第一和第二泵激器180和190可以使用执行电荷泵激操作以将VPP电压升高到预定电压电平的传统电路来实施。因此，它们不需要在此作详细描述。
图3是可以根据本发明实施例，例如使用图1和2的实施例产生的VPP电压的波形图。参照图3，在工作模式下降低的VPP电压电平如(a)所示通过响应工作泵激信号ACT_PUMP而驱动的第二泵激器190来提高。然后，如(b)所示，响应VPP脉冲信号VPP_PULSE驱动第一泵激器180，从而提高VPP电压电平，并且如(c)所示通过响应VPP泵激信号VPPOSC而驱动的第一泵激器180来完全或几乎完全补偿VPP电压。
因此，根据本发明一些实施例的升压电路和/或方法通过在待机模式下启动第一振荡器130以根据60ns的振荡周期执行电荷泵激操作，产生VPP电压。此外，VPP电压发生电路100通过在工作模式下启动第二振荡器140以根据40ns的振荡周期执行电荷泵激操作，产生VPP电压。而且，由于第一泵激器180响应VPP脉冲信号VPP_PULSE而在设置第二振荡器140之前驱动，因此可以迅速提高降低的VPP电压电平。从而，由于工作模式下的电荷泵激周期可以短于待机模式下的电荷泵激周期并且可以迅速提高VPP电压电平，因此可以稳定地产生VPP电压。
因此，在一些实施例中，如图3所示，响应检测到初始升压电压的下降，初始升压电压在(a)升高到第一升压电压。然后，响应脉冲VPP_PULSE，第一升压电压在(b)升高到第二升压电压。最后，响应振荡信号VPPOSC，第二升压电压在(c)反复升压以接近初始升压电压。
如上所述，在本发明的一些实施例中，待机模式下的电荷泵激周期不同于工作模式下的电荷泵激周期。在一些实施例中，由于工作模式下的电荷泵激周期更小并且迅速提高VPP电压电平，因此可以稳定地产生VPP电压。
在附图和说明书中，公开了本发明的典型优选实施例，并且虽然采用了特定术语，但是它们只是从一般性和描述性的角度使用，而不起限制作用，本发明的范围由所附权利要求限定。

Claims (11)

1.一种用于集成电路的泵激电路，包括:
待机模式电压检测器，配置为在待机模式下检测升压电压，以产生待机模式电压信号；
工作模式电压检测器，配置为在工作模式下检测升压电压，以响应工作模式信号产生工作模式电压信号；
工作泵激信号发生器，配置为响应工作模式电压信号和工作模式信号产生工作泵激信号；
第一振荡器，响应待机模式电压信号而启动；
第二振荡器，响应工作泵激信号而启动；
升压电压泵激信号发生器，配置为接收第一振荡器的输出和第二振荡器的输出，并且响应工作模式信号产生升压电压泵激信号；
升压电压脉冲信号发生器，配置为响应工作泵激信号产生升压电压脉冲信号；
第一泵激器，配置为响应升压电压泵激信号和升压电压脉冲信号产生升压电压；以及
第二泵激器，配置为响应工作泵激信号产生升压电压。
2.如权利要求1所述的用于集成电路的泵激电路，其中，待机模式电压检测器，包括:
第一分压器，配置为将电源电压分压为第一电压电平；
第二分压器，配置为将升压电压分压为第二电压电平；以及
比较器，配置为比较第一和第二电压电平，以产生待机模式电压信号。
3.如权利要求1所述的用于集成电路的泵激电路，其中，工作模式电压检测器，包括:
第三分压器，配置为将电源电压分压为第三电压电平；
第四分压器，配置为响应工作模式信号和反相工作模式信号，将升压电压分压为第四电压电平；以及
比较器，配置为比较第三和第四电压电平，以产生工作模式电压信号。
4.如权利要求1所述的用于集成电路的泵激电路，其中，升压电压脉冲信号发生器，包括:
反相器链，包括相互串联的个数为奇数的反相器，并且接收工作泵激信号；
第一与非门，配置为接收反相器链的输出和工作泵激信号；以及
第二与非门，配置为接收工作模式信号和第一与非门的输出，以产生升压电压脉冲信号。
5.如权利要求1所述的用于集成电路的泵激电路，其中，第二振荡器的振荡周期短于第一振荡器的振荡周期。
6.一种用于为集成电路产生一升压电压的方法，所述方法包括:
在待机模式下检测升压电压，以产生待机模式电压信号；
在工作模式下检测升压电压，以响应工作模式信号产生工作模式电压信号；
响应工作模式电压信号和工作模式信号产生工作泵激信号；
响应待机模式电压信号产生第一振荡信号，第一振荡信号具有第一振荡周期；
响应工作泵激信号产生第二振荡信号，第二振荡信号具有第二振荡周期；
响应第一和第二振荡信号产生升压电压泵激信号；
响应工作泵激信号产生升压电压脉冲；以及
响应升压电压泵激信号、升压电压脉冲和工作泵激信号执行电荷泵激操作，以产生升压电压。
7.如权利要求6所述的方法，其中，第二振荡信号的第二振荡周期短于第一振荡信号的第一振荡周期。
8.一种用于集成电路的泵激电路，包括:
第一振荡器；
第二振荡器，响应工作泵激信号；
泵激信号发生器，响应第一和第二振荡器；
第一泵激器，响应泵激信号发生器；以及
第二泵激器，响应工作泵激信号，
其中，组合第一和第二泵激器的输出，以为集成电路提供升压电压。
9.如权利要求8所述的泵激电路，还包括:
升压电压脉冲信号发生器，配置为响应工作泵激信号产生升压电压脉冲信号，其中，第一泵激器还响应所述升压电压脉冲信号。
10.一种用于为集成电路产生一升压电压的方法，包括:
产生第一振荡信号；
响应工作泵激信号产生第二振荡信号；
响应第一和第二振荡信号产生升压电压泵激信号；
响应升压电压泵激信号产生第一升压电压；
响应工作泵激信号产生第二升压电压；以及
组合第一和第二升压电压。
11.如权利要求10所述的方法，还包括:
响应工作泵激信号产生脉冲，其中，还响应所述脉冲产生第一升压电压。
CNB031310281A 2002-06-07 2003-05-14 用于集成电路的泵激电路及方法 Expired - Fee Related CN100468569C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR31927/2002 2002-06-07
KR10-2002-0031927A KR100432890B1 (ko) 2002-06-07 2002-06-07 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법
KR31927/02 2002-06-07

Publications (2)

Publication Number Publication Date
CN1467748A CN1467748A (zh) 2004-01-14
CN100468569C true CN100468569C (zh) 2009-03-11

Family

ID=29707737

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031310281A Expired - Fee Related CN100468569C (zh) 2002-06-07 2003-05-14 用于集成电路的泵激电路及方法

Country Status (4)

Country Link
US (1) US6724242B2 (zh)
KR (1) KR100432890B1 (zh)
CN (1) CN100468569C (zh)
DE (1) DE10319583B4 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022117A (ja) * 2002-06-19 2004-01-22 Renesas Technology Corp 半導体装置
KR100520138B1 (ko) * 2002-11-28 2005-10-10 주식회사 하이닉스반도체 펌핑전압 발생장치
JP3902769B2 (ja) * 2003-08-29 2007-04-11 松下電器産業株式会社 降圧電圧出力回路
KR100586545B1 (ko) * 2004-02-04 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
KR100604657B1 (ko) * 2004-05-06 2006-07-25 주식회사 하이닉스반도체 최적화된 내부전압을 공급할 수 있는 전원공급회로를구비하는 반도체 메모리 장치
KR20070085048A (ko) * 2004-12-03 2007-08-27 로무 가부시키가이샤 차지 펌프 회로의 구동 회로와 전원 장치 및 발광 장치
KR100674961B1 (ko) * 2005-02-26 2007-01-26 삼성전자주식회사 부가 펌프 회로를 구비하는 승압전압 발생회로 및 이의 승압전압 발생방법
KR100727440B1 (ko) * 2005-03-31 2007-06-13 주식회사 하이닉스반도체 내부전원 생성장치
KR100733419B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100733414B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100748555B1 (ko) * 2005-06-28 2007-08-10 삼성전자주식회사 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
US7710193B2 (en) 2005-09-29 2010-05-04 Hynix Semiconductor, Inc. High voltage generator and word line driving high voltage generator of memory device
KR100772546B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 고전압 생성장치 및 그를 사용한 메모리 장치의 워드라인구동 고전압 생성장치
JP4946260B2 (ja) 2006-08-16 2012-06-06 富士通セミコンダクター株式会社 アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置
CN101295536B (zh) * 2007-04-24 2011-08-17 南亚科技股份有限公司 升压电路及应用其的内存结构
TWI331342B (en) 2007-04-24 2010-10-01 Nanya Technology Corp Voltage booster and a memory structure applying the same
JP5343544B2 (ja) * 2008-12-08 2013-11-13 富士通セミコンダクター株式会社 半導体メモリ、半導体装置およびシステム
KR101001145B1 (ko) * 2008-12-26 2010-12-17 주식회사 하이닉스반도체 상변환 메모리 장치의 내부전압 생성회로 및 생성방법
KR101484557B1 (ko) * 2009-01-07 2015-01-21 삼성전자주식회사 전압 발생부 및 이를 포함하는 메모리 장치
US8872552B2 (en) 2012-09-29 2014-10-28 Infineon Technologies Austria Ag High-side semiconductor-switch low-power driving circuit and method
KR101950322B1 (ko) * 2012-12-11 2019-02-20 에스케이하이닉스 주식회사 전압 생성회로
JP2014160525A (ja) * 2013-02-20 2014-09-04 Renesas Electronics Corp 内部電圧発生回路
CN104867522B (zh) * 2015-05-31 2017-12-22 上海交通大学 一种高速低功耗电荷泵sram及其实现方法
CN108377091B (zh) * 2018-04-12 2019-10-25 武汉新芯集成电路制造有限公司 电荷泵驱动电路
KR20210111565A (ko) 2020-03-03 2021-09-13 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1221261B (it) * 1988-06-28 1990-06-27 Sgs Thomson Microelectronics Moltiplicatore di tensione omos
JPH0620471A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd ダイナミック型ｒａｍ
JPH07105681A (ja) * 1993-10-07 1995-04-21 Mitsubishi Electric Corp 半導体装置
KR0144488B1 (ko) * 1995-03-24 1998-08-17 김주용 전하 펌프 회로
KR0146168B1 (ko) * 1995-06-30 1998-11-02 김주용 전위 펌핑 회로
KR0179845B1 (ko) * 1995-10-12 1999-04-15 문정환 메모리의 기판전압 공급제어회로
KR0172337B1 (ko) * 1995-11-13 1999-03-30 김광호 반도체 메모리장치의 내부승압전원 발생회로
AU5165798A (en) * 1996-11-05 1998-05-29 Aplus Flash Technology, Inc. Positive/negative high voltage charge pump system
JPH10201222A (ja) * 1996-12-27 1998-07-31 Fujitsu Ltd 昇圧回路及びこれを用いた半導体装置
JP3904282B2 (ja) * 1997-03-31 2007-04-11 株式会社ルネサステクノロジ 半導体集積回路装置
JPH10289574A (ja) * 1997-04-10 1998-10-27 Fujitsu Ltd 電圧発生回路を有した半導体装置
KR100257866B1 (ko) * 1997-04-11 2000-06-01 윤종용 챠아지 펌핑 회로를 가지는 불 휘발성 메모리 장치
US6278316B1 (en) * 1998-07-30 2001-08-21 Kabushiki Kaisha Toshiba Pump circuit with reset circuitry
KR100308502B1 (ko) * 1999-06-29 2001-11-01 박종섭 고전압 발생장치
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method

Also Published As

Publication number Publication date
DE10319583B4 (de) 2014-11-20
US20030227321A1 (en) 2003-12-11
KR100432890B1 (ko) 2004-05-22
KR20030094676A (ko) 2003-12-18
CN1467748A (zh) 2004-01-14
DE10319583A1 (de) 2004-01-08
US6724242B2 (en) 2004-04-20

Similar Documents

Publication Publication Date Title
CN100468569C (zh) 用于集成电路的泵激电路及方法
KR950002726B1 (ko) 기판전압 발생기의 전하 펌프 회로
JPH07303369A (ja) 半導体デバイス用内部電圧発生器
US6876247B2 (en) High voltage generator without latch-up phenomenon
US20060152291A1 (en) Oscillator circuit, semiconductor device and semiconductor memory device provided with the oscillator circuit, and control method of the oscillator circuit
KR980011440A (ko) 반도체 기판용 전하 펌프
US7176746B1 (en) Low power charge pump method and apparatus
US6977828B2 (en) DC-DC converter applied to semiconductor device
US6667662B2 (en) Oscillator circuit of internal power generator circuit and control method thereof
US8509009B2 (en) Semiconductor apparatus
US6831500B2 (en) Noise-reduced voltage boosting circuit
KR100294584B1 (ko) 반도체메모리장치의기판바이어스전압발생회로
CN110380711A (zh) 具有超低短路电流的低频振荡器
KR0174767B1 (ko) 승압 전위 발생 기능을 갖는 반도체 기억장치
KR20220076850A (ko) 내부 전압 생성 회로
US7221573B2 (en) Voltage up converter
JP3742345B2 (ja) オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
KR0132023B1 (ko) 다단 펌프회로를 이용한 전압 발생기
KR100587026B1 (ko) 백-바이어스 전압 발생회로
Hamamoto et al. An efficient charge recycle and transfer pump circuit for low operating voltage DRAMs
JP2006054913A (ja) オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
KR0154734B1 (ko) 래치업 방지를 위한 반도체 메모리 장치의 전원전압 제어회로
KR0137299B1 (ko) 프리셋 기능을 가지는 쇼트 펄스 발생기
Kim et al. Two-phase boosted voltage generator [CMOS DRAMs]
KR20040016069A (ko) 승압전압 발생회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20150514

EXPY Termination of patent right or utility model