KR100280396B1 - 센스앰프구동회로 - Google Patents

센스앰프구동회로 Download PDF

Info

Publication number
KR100280396B1
KR100280396B1 KR1019970037924A KR19970037924A KR100280396B1 KR 100280396 B1 KR100280396 B1 KR 100280396B1 KR 1019970037924 A KR1019970037924 A KR 1019970037924A KR 19970037924 A KR19970037924 A KR 19970037924A KR 100280396 B1 KR100280396 B1 KR 100280396B1
Authority
KR
South Korea
Prior art keywords
signal
sense amplifier
amplifier driving
sapib
overdriving
Prior art date
Application number
KR1019970037924A
Other languages
English (en)
Other versions
KR19990015676A (ko
Inventor
연은숙
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970037924A priority Critical patent/KR100280396B1/ko
Publication of KR19990015676A publication Critical patent/KR19990015676A/ko
Application granted granted Critical
Publication of KR100280396B1 publication Critical patent/KR100280396B1/ko

Links

Images

Landscapes

  • Dram (AREA)

Abstract

본 발명은 센스앰프 구동회로에 관한 것으로, 소스는 VCCCLP에 연결되고 SAPIB신호에 따라 온/오프되는 병렬연결된 PM1,PM2 및 드레인은 VDL에 연결되고 SAP2신호에 따라 온/오프되는 NM1로 이루어져 상기 SAPIB, SAP2신호에 따라 구동하여 CSP를 발생하는 오버드라이빙신호발생부와; 소스는 VSS에 연결되고 SAN신호에 따라 CSN를 발생하는 NM2 및 소스는 VBB에 연결되고 X1를 통한 상기 SAPIB의 반전신호에 따라 온/오프되어 CSN를 발생하는 NM3,NM4로 이루어져 SAN 및 SAPIB의 반전신호에 동기하여 CSN를 발생하는 언더드라이빙신호발생부로 구성한다. 이와같이 구성한 본 발명은 오버드라이빙 신호를 발생하기 위한 SAPIB의 반전신호를 이용하여 언더드라이빙신호를 기판전압레벨로 빨리 하강시킴으로써 센스앰프의 센싱속도를 향상시킬 수 있고, 노이즈 마진이 좋아지는 효과가 있다.

Description

센스앰프 구동회로{SENSE AMPLIFIER DRIVING CIRCUIT}
본 발명은 센스앰프 구동회로에 관한 것으로, 특히 기판전압(VBB)을 이용하여 언더드라이빙신호(CSN) 발생시간을 오버드라이빙신호(CSP) 발생시간과 비슷하게 맞춤으로써 센싱속도를 빠르게 하는데 적당 하도록 한 센스앰프 구동회로에 관한 것이다.
도1은 종래 센스앰프 구동회로도로서, 이에 도시된 바와같이 소스는 전원전압(VCCCLP)에 연결되고 제1센스앰프구동 인에이블신호(SAPIB)에 따라 온/오프되는 병렬연결된 피모스트랜지스터(PM1,PM2) 및 드레인은 코어전압(VDL)에 연결되고 제2센스앰프구동 인에이블신호(SAP2)에 따라 온/오프되는 엔모스트랜지스터(NM1)로 이루어져 피모스 센스앰프 구동신호인 오버드라이빙신호(CSP)를 발생하는 오버드라이빙신호발생부(10)와; 소스는 접지(VSS)되고 제3센스앰프 구동 인에이블신호(SAN)에 따라 엔모스 센스앰프 구동신호인 언더드라이빙신호(CSN)를 발생하는 엔모스트랜지스터(NM2)로 구성된다.
이와같이 구성된 종래 회로의 동작을 살펴보면 다음과 같다.
센스앰프 구동회로는 센스앰프 인에이블신호(SAPIB, SAP2, SAN)에 따라 피모스트랜지스터(PM1,PM2)와 엔모스트랜지스터(NM1,NM2)를 풀업 및 풀다운 시켜 오버드라이빙신호(CSP)와 언더드라이빙신호(CSN)를 발생하여 비트라인(BL, /BL)에 인가한다.
먼저, 제1,제2 센스앰프구동 인에이블신호(SAPIB, SAP2)가 '로우'이고, 제3센스앰프구동 인에이블신호(SAN)가 '하이'가 되면 피모스트랜지스터(PM1,PM2)와 엔모스트랜지스터(NM2)가 턴온된다.
이로인해 오버드라이빙신호(CSP)는 도2에 도시된 바와같이 전원전압(VCCCLP)레벨의 전위로 급격히 상승하고, 언더드라이빙신호(CSN)는 접지(VSS)레벨 전위로 서서히 하강한다.
이때, 제1,제2센스앰프구동 인에이블신호(SAPIB, SAP2)가 '하이'가 되면 오버드라이빙신호(CSP)는 전원전압(VCCCLP)레벨 전위에서 엔모스트랜지스터(NM1)의 전원전압(VDL) 레벨인 기판전압(VDL)레벨로 된다.
이상에서 설명한 바와같이 종래의 회로는 오버드라이빙신호와 언더드라이빙신호의 발생시간에 차이가 생기기 때문에 즉, 오버드라이빙 신호의 발생시에 언더드라이빙 신호가 서서히 접지전위로 떨어지기 때문에 비트라인 구동이 늦어져 결과적으로 센스앰프의 센싱속도가 늦어지는 문제점이 있었다.
본 발명은 이러한 종래의 문제점을 해결하기 위해, 오버드라이빙 신호를 발생하기 위한 센스앰프 구동 인에이블 신호를 이용하여 언더드라이빙신호를 신속히 기판전압 레벨로 하강 시켰다가 언더드라이빙 신호를 발생하기 위한 센스앰프구동 인에이블 신호에 의해 접지전압 레벨로 유지하도록 함으로써 오버드라이빙신호 발생시간과 동일하게 맞출 수 있어 결과적으로 센스앰프의 센싱속도를 향상시킬 수 있는 센스앰프 구동회로를 제공하는데 그 목적이 있다.
도 1은 종래 센스앰프 구동회로도.
도 2는 도1에 있어서, 구동신호(CSP,CSN)의 출력 파형도.
도 3은 본 발명의 일 실시예시도.
도 4는 본 발명에 있어서, 구동신호(CSP,CSN)의 출력 파형도.
도 5는 기판전압(VBB) 발생을 위한 블록 구성도.
*****도면의 주요부분에 대한 부호의 설명*****
100 : 오버드라이빙신호발생부 200 : 언더드라이빙신호발생부
상기 본 발명의 목적을 달성하기 위한 센스앰프 구동회로는 소스는 전원전압에 연결되고 제1센스앰프구동 인에이블신호에 따라 온/오프되는 병렬연결된 제1,제2피모스트랜지스터 및 드레인은 코어전압에 연결되고 제2센스앰프구동 인에이블신호에 따라 온/오프되는 제1엔모스트랜지스터로 이루어져 오버드라이빙신호를 발생하는 오버드라이빙신호발생부와; 소스는 접지전압에 연결되고 제3센스앰프구동 인에이블신호에 따라 온/오프되는 제2엔모스트랜지스터 및 소스는 기판전압에 연결되고 상기 제1센스앰프구동인에이블신호의 반전신호에 따라 온/오프되는 병렬접속의 제3,제4엔모스트랜지스터로 이루어져 언더드라이빙신호를 발생하는 언더드라이빙신호발생부로 구성한다.
이하, 본 발명의 작용 및 효과에 관하여 일 실시예를 들어 설명한다.
도3은 본 발명의 일 실시예시도로서, 이에 도시한 바와같이 소스는 전원전압(VCCCLP)에 연결되고 제1센스앰프구동인에이블신호(SAPIB)에 따라 온/오프되는 병렬연결된 피모스트랜지스터(PM1,PM2) 및 드레인은 코어전압(VDL)에 연결되고 제2센스앰프구동 인에이블신호(SAP2)에 따라 온/오프되는 엔모스트랜지스터(NM1)로 이루어져 제1,제2센스앰프구동 인에이블신호(SAPIB, SAP2)에 따라 구동하여 피모스 센스앰프구동신호인 오버드라이빙신호(CSP)를 발생하는 오버드라이빙신호발생부(100)와; 소스는 접지전압(VSS)에 연결되고 제3센스앰프구동 인에이블신호(SAN)에 따라 온/오프되는 엔모스트랜지스터(NM2) 및 소스는 기판전압(VBB)에 연결되고 인버터(X1)를 통한 상기 제1센스앰프구동 인에이블신호(SAPIB)의 반전신호에 따라 온/오프되는 엔모스트랜지스터(NM3,NM4)로 이루어져 제1센스앰프구동인에이블신호(SAPIB)의 반전신호 및 제3센스앰프구동 인에이블신호(SAN)에 동기하여 언더드라이빙신호(CSN)를 발생하는 언더드라이빙신호발생부(200)로 구성한다.
이하, 본 발명의 작용 및 효과에 관하여 첨부한 도4를 참조하여 상세히 설명하면 다음과 같다.
먼저, 센스앰프를 구동시키기 위해 제1,제2센스앰프구동 인에이블신호(SAPIB, SAP2)는 '로우'신호로 인가하고, 제3센스앰프구동 인에이블신호(SAN)는 '하이'신호로 인가한다.
이때, 상기 제1센스앰프구동 인에이블신호(SAPIB)는 인버터(X1)를 통해 '하이'신호로 반전되어 엔모스트랜지스터(NM3,NM4)의 게이트에 인가된다.
그러면 상기 제1,제2센스앰프구동 인에이블신호(SAPIB, SAP2)에 의해 피모스트랜지스터(PM1,PM2)는 턴온되고 엔모스트랜지스터(NM1)는 오프되며, 상기 제3센스앰프구동 인에이블신호(SAN)에 의해 엔모스트랜지스터(NM2-NM4)는 모두 턴온된다.
이때, 상기 피모스트랜지스터(PM1,PM2)의 전원전압은 VCCCLP이고, 엔모스트랜지스터(NM1)의 전원전압은 코어내부용 전원인 VDL이다.
그리고, 상기 엔모스트랜지스터(NM2)의 소스는 접지전압(VSS)에 연결되어 있고, 상기 엔모스트랜지스터(NM3,NM4)의 소스는 기판전압(VBB)에 연결되어 있다.
또한 상기 VCCCLP전압은 전원전압(VCC)을 이용하여 VDL전압보다 높은 전압으로 설정하고, 상기 기판전원(VBB)은 접지전압(VSS)보다 낮은 전압으로 설정한다.
따라서, 오버드라이빙신호(CSP)는 도4에 도시한 바와같이 전원전압(VCCCLP)레벨 전위로 상승하고, 이와동시에 언더드라이빙신호(CSN)는 기판전압(VBB)레벨 전위로 신속히 하강한다.
이후, 제1,제2센스앰프구동 인에이블신호(SAPIB, SAP2)가 '하이'가 되면 피모스 트랜지스터(PM1, PM2)는 오프되고, 엔모스 트랜지스터(NM1)는 온되어 오버드라이빙신호(CSP)는 전원전압(VCCCLP)레벨 전위에서 엔모스트랜지스터(NM1)의 전원전압 레벨인 코어전압(VDL)레벨로 된다.
또한, 이때 엔모스 트랜지스터(NM3, NM4)는 오프되므로 언더드라이빙신호(CSN)의 레벨은 기판전압(VBB)레벨에서 엔모스트랜지스터(NM2)의 소스에 연결된 접지전압(VSS)레벨이 된다.
여기서, 기판전압(VBB)은 도5에 도시한 바와같이 기판전압(VBB)제너레이터(1)에서 출력된 기판전압(VBB)을 펌핑부(2)를 통해 펌핑하여 사용하고 있는데, 이 기판전압(VBB)이 불안정 하기 때문에 펌핑부(3)를 하나 더 추가하여, 센스앰프구동 인에이블신호(SAP1)에 의해 엔모스 트랜지스터(NM)를 도통시켜 펌핑하도록 함으로써 안정된 기판전압(VBB)을 생성하도록 한다.
이상에서 상세히 설명한 바와같이 본 발명은 오버드라이빙신호 발생시에 그 오버드라이빙신호를 발생하기 위한 센스앰프구동 인에이블 신호를 이용하여 언더드라이빙신호를 기판전압 레벨로 신속히 하강시킴으로써 센스앰프의 센싱속도를 향상시킬 수 있고, 노이즈 마진이 좋아지는 효과가 있다.

Claims (1)

  1. 소스는 전원전압(VCCCLP)에 연결되고 제1센스앰프구동 인에이블신호(SAPIB)에 따라 온/오프되는 병렬연결된 제1,제2피모스트랜지스터 및 드레인은 코어전압(VDL)에 연결되고 제2센스앰프구동인에이블신호(SAP2)에 따라 온/오프되는 제1엔모스트랜지스터로 이루어져 오버드라이빙신호(CSP)를 발생하는 오버드라이빙신호발생부와; 소스는 접지전압(VSS)에 연결되고 제3센스앰프구동 인에이블신호(SAN)에 따라 온/오프되는 제2엔모스트랜지스터 및 소스는 기판전압(VBB)에 연결되고 상기 제1센스앰프구동 인에이블신호(SAPIB)의 반전신호에 따라 온/오프되는 병렬 연결된 제3,제4엔모스트랜지스터로 이루어져 언더드라이빙신호(CSN)를 발생하는 언더드라이빙신호발생부로 구성한 것을 특징으로 하는 센스앰프 구동회로.
KR1019970037924A 1997-08-08 1997-08-08 센스앰프구동회로 KR100280396B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970037924A KR100280396B1 (ko) 1997-08-08 1997-08-08 센스앰프구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970037924A KR100280396B1 (ko) 1997-08-08 1997-08-08 센스앰프구동회로

Publications (2)

Publication Number Publication Date
KR19990015676A KR19990015676A (ko) 1999-03-05
KR100280396B1 true KR100280396B1 (ko) 2001-02-01

Family

ID=66000667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970037924A KR100280396B1 (ko) 1997-08-08 1997-08-08 센스앰프구동회로

Country Status (1)

Country Link
KR (1) KR100280396B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378685B1 (ko) * 2000-12-29 2003-04-07 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 센스 앰프 제어 회로
KR100902127B1 (ko) * 2006-02-22 2009-06-09 주식회사 하이닉스반도체 반도체 메모리 장치의 센스 증폭 회로 및 그의 구동 방법
KR100818104B1 (ko) * 2006-12-19 2008-04-01 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
KR19990015676A (ko) 1999-03-05

Similar Documents

Publication Publication Date Title
KR960019291A (ko) 내부전압 발생회로
KR0167295B1 (ko) 저전력용 센스앰프회로
KR0127318B1 (ko) 백바이어스전압 발생기
KR960006911B1 (ko) 데이타 출력버퍼
KR19980058192A (ko) 반도체 메모리 소자의 기판 전압 발생 회로
KR960025732A (ko) 동작전류 소모를 줄인 반도체 메모리 소자
KR100780623B1 (ko) 반도체 소자의 내부전압 생성장치
KR100280396B1 (ko) 센스앰프구동회로
KR970051107A (ko) 내부전원전압 공급장치
JPH10199288A (ja) メモリ装置用ヒューズオプション回路
KR970051132A (ko) 비트라인 센스앰프 구동회로
KR100650371B1 (ko) 전압 발생 장치
KR100364421B1 (ko) 센스앰프 구동회로
KR950022114A (ko) 프리차지 전압 발생회로
KR100701683B1 (ko) 센스 앰프 전원제어회로
KR100390994B1 (ko) 반도체 메모리 소자의 전압 발생장치
JPH10233092A (ja) 半導体メモリ装置の高速感知増幅機
KR20020049808A (ko) 반도체 메모리 장치의 내부 전원 전압 드라이버
KR100351457B1 (ko) 반도체 소자의 내부 전원 전압 보상 회로
KR19990069161A (ko) 파워다운 모드시 전류제한 회로
KR970003189A (ko) 복수의 접지전원을 갖는 반도체 메모리장치
KR100186307B1 (ko) 내부 전원전압 보상회로
KR100186345B1 (ko) 레벨시프트 회로
KR950022113A (ko) 데이타 출력버퍼
JPH07249978A (ja) 出力回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee