KR980012445A - 멀티 뱅크 메모리장치 - Google Patents

멀티 뱅크 메모리장치 Download PDF

Info

Publication number
KR980012445A
KR980012445A KR1019960029038A KR19960029038A KR980012445A KR 980012445 A KR980012445 A KR 980012445A KR 1019960029038 A KR1019960029038 A KR 1019960029038A KR 19960029038 A KR19960029038 A KR 19960029038A KR 980012445 A KR980012445 A KR 980012445A
Authority
KR
South Korea
Prior art keywords
bank
select line
column select
local
self
Prior art date
Application number
KR1019960029038A
Other languages
English (en)
Other versions
KR100227268B1 (ko
Inventor
임성민
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960029038A priority Critical patent/KR100227268B1/ko
Priority to JP10850797A priority patent/JP4309483B2/ja
Priority to TW086109768A priority patent/TW332926B/zh
Priority to US08/896,080 priority patent/US5930196A/en
Publication of KR980012445A publication Critical patent/KR980012445A/ko
Application granted granted Critical
Publication of KR100227268B1 publication Critical patent/KR100227268B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 멀티 뱅크 메모리장치에 관한 것으로서, 특히, 로컬 칼럼선택라인 구동회로; 로컬 칼럼선택신호를 전송하기 위한 로컬 칼럼선택라인; 글로벌 칼럼선택신호를 전송하기 위한 글로벌 칼럼선택라인; 및 시모스 레벨을 가진 제1 및 제2뱅크 선택신호들을 각각 전송하기 위한 제1 및 제2 뱅크 선택라인을 포함하는 멀티 뱅크 메모리장치에 있어서, 상기 로컬 칼럼선택라인 구동회로는 상기 로컬 칼럼선택라인과 접지사이에 연결되고 상기 제2 뱅크선택라인을 통해 전송된 제2 뱅크선택신호에 응답하여 상기 로컬 칼럼 선택라인을 풀다운시키는 풀다운수단; 상기 제1 뱅크선택라인과 셀프 부스팅노드의 사이에 연결되고, 상기 제1 뱅크 선택신호의 액트브 선단에 응답하여 상기 셀프 부스팅노드를 시모스 레벨의 전원전압 레벨보다 낮은 전압으로 프리차지시키는 프리차지수단; 상기 글로벌 칼럼선택라인과 로컬 칼럼선택라인의 사이에 연결되고, 상기 글로벌 칼럼 선택신호의 액티브 선단에 응답하여 상기 셀프 부스팅노드를 상기 전원전압 레벨보다 높은 전압 레벨로 셀프 부스팅시켜서 상기 로컬 칼럼선택라인을 상기 전원전압으로 충분히 풀업시키는 풀업수단을 구비하는 것을 특징으로 한다. 따라서, 본 발명에서는 로컬 칼럼선택라인 구동회로를 구동하기 위해 뱅크정보 전압레벨을 사용하지 않고 프리차아지부를 사용함으로써, 뱅크 어드레스 변화시 뱅크정보전압의 전하소모를 근원적으로 제거하고 뱅크어드레스의 셋업타임 마진을 개선할 수 있을 뿐만아니라 데이터 액세스 페일이 발생하는 것을 막아서 칩의 동작을 안정하게 할 수 있다.

Description

멀티 뱅크 메모리장치
본 발명은 멀티 뱅크 메모리장치에 관한 것으로서, 특히 뱅크 어드레스 지정시 라인 로딩으로 기인한 칼럼 선택라인 구동전압의 감소를 보충할 수 있는 셀프전압 부스팅 기능을 갖는 멀티 뱅크 메모리장치에 관한 것이다.
메모리 장치의 고속화 및 고집적화를 구현하기 위하여 다수개의 셀 어레이를 다수개의 블록으로 구성하고, 그 블록들을 열과 행 방향으로 배열하여 하나의 뱅크를 형성하고 뱅크들이 모여서 멀티뱅크를 이루는 이러한 구성방식은 이 분야에서 통상적으로 사용된다. 그리고 다수의 뱅크를 결합함으로써 발생되는 부하효과를 줄여서 안정된 데이터의 액세스가 가능하도록 메모리 장치의 안정성을 높이려는 연구가 진행중에 있다.도 1은 종래의 멀티뱅크 구조를 갖는 반도체 메모리 장치의 전체적 블록도을 보이고 있다.멀티뱅크는 복수개의 뱅크더미와, 복수개의 뱅크더미가 공유하고 데이터 입력(GQ1~DGn)별로 독립적으로 존재하는 복수개의 칼람 디코더(CD0~CDn)와, 각 뱅크별로 갖는 복수개의 로우 디코더(BD0~BDn) 및 칼럼 디코더의 출력을 여러개의 뱅크에 동일하게 사용하기 위한 글로벌 칼럼선택라인(a)으로 구성된다.
도 2는 종래의 멀티 뱅크 메모리 장치를 설명하기 위한 상세 회로도로서, 좌우동형의 부분회로들이 모여서 제1 뱅크와 제2 뱅크를 이루는 것을 나타내고 있다.
상기 부분회로(100)는 글로벌 칼럼선택라인(a)과 소스전압원 사이에 연결되고 두 개의 라인으로 구성된 제1, 제2 뱅크선택라인(b)을 통해서 전달되는 정·부의 뱅크정보(Bank0,Bank0B)에(여기에서, 정의 뱅크정보는 VPP레벨로, 부의 뱅크정보는 시모스 레벨로 스위칭한다.) 응답하여 칼럼선택 제어신호를 발생하는 로컬 칼럼선택라인 구동회로(110)와, 복수의 로컬입출력라인(c)와 뱅크 메모리의 비트라인들 각각에 대응하여 연결되고 상기 칼럼선택 제어신호에 응답하여 동시에 구동되는 복수의 트랜지스트(M3~M6)를 포함하는 칼럼선택부(120)와, 복수의 로컬 입출력라인(c)의 각각에 대응하여 연결되고 로컬 입출력라인에서 전달되는 비트신호를 증폭하는 센스앰프(미도시)를 포함하는 복수의 글로벌 입출력라인(d)으로 구성된다.도 3은 종래의 로컬 칼럼선택라인 구동회로를 설명하기 위한 부분 회로도이다.상기 로컬 칼럼선택라인 구동회로(110)는 제 1 단자가 글로벌 칼럼선택라인(GCSL)에 연결되고 제2단자가 로컬 칼럼선택라인(LCSL)에 연결되고 제 1 뱅크선택라인(L1)에 제 3 단자가 연결된 제 1 엔모스 트랜지스터(M1)과, 로컬 칼람선택라인(LCSL)에 제 1 단자가 연결되고 제 2 단자가 접지에 연결되고 제 2 뱅크선택라인에 제 3 단자가 연결된 제 2 엔모스 트랜지스터(M2)로 구성된다.
도 1에서 도 3까지 상기와 같이 구성된 종래 일례의 전반적인 동작은 다음과 같다.
먼저, 칼럼 디코더(CD0~CDn)에 의해서 글로벌 칼럼선택라인(GCSL)이 지정되고 뱅크선택라인을 통해서 정의 뱅크정보(Bank0)가 입력되면, 로컬 칼럼선택라인 구동회로(110)에 종속된 제 1 엔모스 트렌지스터 (M1)의 제 1 단자에 VDD의 전압이 인가되고 제 3 단자에는 VPP의 전압이 인가되어 제 1 엔모스 트렌지스터(M1)이 턴온된다. 이때 제 2 엔모스 트랜지스터(M2)는 오프상태가 되기 때문에 로컬 칼람선택라인 구동회로(110)는 VDD의 전압레벨로 풀업된다.
이 풀업전압에 의해서 복수개의 엔모스 트렌지스터(M1~M4)가 동시에 턴온어 뱅크의 비트신호가 도 2의 로컬 입출력라인(c)을 경유하여 글로벌로컬 입출력라인(d)에 로드된 후 샌스앰프(미도시)에 의해 증폭되어 출력된다.
도 4의 타이밍도를 참조하여 설명하면, 로우 어드레스 스트로브 신호가 "로우"로 액티브 상태로 천이한 후 긴 액티브 구간동안 뱅크 어드레스(칼럼 어드레스)가 변화할때 마다 뱅크정보의 전압레벨 VPP가 일정량씩 감소하여 실패(Fail)가 발생할 수 있는 레벨로 다운된다.
상술한 바와 같이 Vpp레벨로 스위칭하는 뱅크정보가 뱅크선택라인의 로딩에 의해 VPP전하를 소모하게 되고 뱅크 어드레스가 변화할 때마다 VPP레벨이 일정량씩 다운된다. 그러므로 셀 데이터 독출시 뱅크정보의 전압레벨을 감소시켜서 데이터 액세스 실패가 발생할 수 있을 뿐만 아니라 저전압 마진이 상당히 나빠진다.
또한, Vpp발생기는 긴 로우 어드레스 스트로브 액티브 구간 내에서 뱅크 어드레스가 계속적으로 변화할 때 소모되는 VPP전하를 보상할 수 없으므로 칩 전체의 VPP관련 실패를 유발시킨다.
또한, 긴 로우 어드레스 스트로브 액티브 구간에서 칼럼 어드레스 스트로에 의해 제어되는 뱅크정보 전압(VPP) 발생기를 구성하기 위해서는 VPP발생기의 펌핑 커패시턴스의 펌핑과 프리차아지 동작을 이루는 사이클 타임을 충분히 감소시켜야하는 문제가 발생되고, 이를 해결하는 것은 쉽지 않다는 것이 본 분야의 통상적 기술이다.
상기 목적을 달성하기 위하여 본 발명의 회로는 로컬 칼럼선택라인 구동회로; 로컬 칼럼선택신호를 전송하기 위한 로컬 카럼선택라인; 글로벌 칼럼선택신호를 전송하기 위한 글로벌 칼럼선택라인; 및 시모스 레벨을 가진 제 1 및 제 2 뱅크 선택신호들을 각각 전송하기 위한 제 1 및 제 2 뱅크선택라인을 포함하는 멀티뱅크 메모리 장치에 있어서, 상기 로컬 칼럼선택라인 구동회로는 상기 로컬 칼럼선택라인과 접지사이에 연결되고 상기 제 2 뱅크선택라인을 통해 전송된 제 2 뱅크선택신호에 응답하여 상기 로컬 칼럼선택라인을 풀다운시키는 풀다운수단; 상기 제1뱅크선택라인과 셀프 부스팅노드의 사이에 연결되고, 상기 제 1 뱅크선택신호의 액티브 선단에 응답하여 상기 셀프 부스팅노드를 시모스 레벨의 전원전압 레벨보다 낮은 전압으로 프리차지시키는 프리차지수단; 상기 글로벌 칼럼선택라인과 로컬 칼럼선택라인의 사이에 연결되고, 상기 글로벌 칼럼선택신호의 액티브 선단에 응답하여 상기 셀프 부스팅노드를 상기 전원전압 레벨보다 높은 전압 레벨로 셀프 부스팅시켜서 상기 로컬 칼럼선택라인을 상기 전원전압으로 충분히 풀업시키는 풀업수단을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여 본 발명의 회로는 복수의 셀어레이들; 상기 복수의 셀어레이들로 구성된 복수의 어레이그룹들; 상기 복수의 어레이그룹들로 구성된 복수의 메모리블럭들; 상기 복수의 메모리블럭들로 구성된 복수의 메모리뱅크들; 상기 각 메모리뱅크들을 선택하는 시모스 레벨의 뱅크선택신호를 복수의 뱅크선택라인들에 발생하고 선택된 메모리뱅크에 속하는 셀어레이의 워드라인을 선택하는 복수의 로우디코더들; 상기 복수의 메모리뱅크들의 동일 칼럼의 메모리블럭들의 동일 칼럼의 어레이그룹들을 선택하기 위한 시모스 레벨의 글로벌 칼럼선택신호를 복수의 글로벌 칼럼선택라인들에 발생하는 복수의 칼럼디코더들; 동일 칼럼의 메모리 블록들이 공유하는 복수의 글로벌 입출력라인들; 각 메모리블럭들의 동일 로우의 어레이그룹들이 공유하고 상기 각 글로벌 입출력라인들에 연결된 복수의 로컬 입출력라인들; 상기 각 어레이그룹 별로 로컬 칼럼선택라인을 공유하고 상기 각 로컬 입출력라인들과 각 셀어레이들의 사이에 연결된 복수의 로컬 칼럼선택수단들; 상기 각 글로벌 칼럼선택라인들과 상기 각 로컬 칼럼선택라인들의 사이에 연결되고, 상기 시모스 레벨의 뱅크선택신호에 응답하여 상기 시모스 레벨의 글로벌 칼럼선택신호에 의하여 상기 로컬 칼럼선택라인을 충분히 시모스 레벨의 전압으로 구동하기 위한 복수의 로컬 칼럼선택라인 구동수단을 구비하는 것을 특징으로 한다.
제1도는 일반적인 멀티 뱅크 구조를 갖는 반도체 메모리 장치의 블록도.
제2도는 종래의 멀티 뱅크 구조를 갖는 반도체 메모리 장치의 상세 회로도.
제3도는 종래의 로컬 칼럼선택라인 구동기를 설명하기 위한 부분 회로도.
제4도는 종래의 멀티뱅크 구조를 갖는 반도체 메모리 장치의 동작을 설명하기 위한 타이밍도.
제5도는 본 발명에 의한 멀티뱅크 구조를 갖는 반도체 메모리 장치의 바람직한 일실시예를 나타낸 회로도.
제6도는 본 발명에 의한 바람직한 로컬 칼럼선택라인 구동기를 설명하기 위한 부분 회로도.
제7도는 본 발명에 의한 멀티뱅크 구조를 갖는 반도체 메모리 장치의 동작을 설명하기 위한 타이밍도.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 5는 본 발명에 의한 멀티 뱅크 메모리장치의 바람직한 일실시예를 나타낸 회로도로서, 좌우동형의 부분회로들이 모여서 제 1 뱅크와 제 2 뱅크를 이루는 것을 나타내고 있다.상기 뱅크의 부분회로(100)는 글로벌 칼럼선택라인(a)과 소스전압원 사이에 연결되고 두개의 라인으로 구성된 제 1, 제 2 뱅크선택라인(b)을 통해서 전달되는 정·부의 뱅크정보(Bank0, Bank0B)에 응답하여 칼럼선택 제어신호를 발생하는 로컬 칼럼선택라인 구동회로(110), 복수의 로컬입출력라인(c)와 뱅크 메모리의 비트라인들 각각에 대응하여 연결되고 상기 칼럼선택 제어신호에 응답하여 동시에 구동되는 복수의 트랜지스터(M3～M6)를 포함하는 칼럼선택부(120)와, 복수의 로컬 입출력라인(c)의 각각에 대응하여 연결되고 로컬 입출력라인에서 전달되는 비트신호를 증폭하는 센스앰프(미도시)를 포함하는 복수의 글로벌 입출력라인(d)로 구성된다.도 6은 본 발명에 의한 바람직한 일실시예를 나타낸 회로도이다.
본 발명의 로컬 칼럼선택라인 구동회로(110)는 로컬 칼럼선택라인(LCSL)과 접지사이에 연결되고 제 2 뱅크 선택라인(L2)를 통해 전송된 제 2 뱅크선택신호에 응답하여 로컬 칼럼선택라인(LCSL)을 풀다운시키는 풀다운부(111)과, 제 1 뱅크선택라인(L1)과 셀프 부스팅노드(N)의 사이에 연결되고, 제 1 뱅크선택신호의 액티브 선단에 응답하여 셀프 부스팅노드를 시모스 레벨의 전원전압 레벨보다 낮은 전압으로 프리차지시키는 프리차지부(112)과, 글로벌 칼럼선택라인(GLSL)과 로컬 칼럼선택라인(GLSL)의 사이에 연결되고, 글로벌 칼럼선택신호의 액티브 선단에 응답하여 셀프 부스팅노드(N)를 전원전압 레벨보다 높은 전압 레벨로 셀프 부스팅시켜서 로컬 칼럼선택라인(CLSL)을 상기 전원전압으로 충분히 풀업시키는 풀업부(114)으로 구성된다.
상기 풀다운부(111), 프리차지부(112) 및 풀업부(114)는 각각이 엔모스 드랜지스터(M1, M2, M3)로 구성된다.
상기와 같이 구성된 회로의 동작은 다음과 같다.
제 2 엔모스 트랜지스터(M2)의 제1 단자에 VDD레벨로 전압이 인가되면 셀프 부스팅노드(N)는 0V에서 VDD+Vtn으로 프리차지된다. 이후에 글로벌 칼럼 선택라인(GCSL)의 전압이 0V에서 VDD로 천이하면 셀프 부스팅노드(N)는 충분한 레벨로 셀프 부스팅된다. 그리고, 셀프 부스팅노드(N)가 VDD-Vtn이상으로 부스팅되면 글로벌 칼럼선택라인의 씨모스 레벨은 충분히 로컬 칼럼선택라인(CLSL)으로 전달된다.도 7의 타이밍도에서 알 수 있듯이, 도 4에서 로우 어드레스 스트로브 신호가 "로우"인 액티브 상태로 천이한 후 칼럼 어드레스가 지정될 때마다 뱅크정보의 전압레벨 VPP가 일정량씩 감소한데 반하여 본 발명의 실시예에서는 VPP의 전압레벨이 일정하게 유지된다.
따라서, 상술한 바와 같이 본 발명에서는 로컬 칼럼선택라인 구동기를 구동하기 위해 뱅크정보 전압레벨을 사용하지 않고 자체 전압 부스팅 회로를 사용함으로써, 뱅크 어드레스 변화시 뱅크 지정라인의 로딩으로 기인한 뱅크정보전압의 전하소모를 근원적으로 제거하고 뱅크정보라인의 부하효과를 최소화하여 뱅크어드레스의 셋업타임 마진을 개선할 수 있을 뿐만 아니라 데이터 액세스 페일이 발생하는 것을 막아서 칩의 동작을 안정하게 할 수 있다.

Claims (8)

  1. 로컬 칼럼선택라인 구동회로; 로컬 칼럼선택신호를 전송하기 위한 로컬 칼럼선택라인; 글로벌 칼럼선택신호를 전송하기 위한 글로벌 칼럼선택라인; 및 시모스 레벨을 가진 제 1 및 제 2 뱅크 선택신호들을 각각 전송하기 위한 제 1 및 제 2 뱅크선택라인을 포함하는 멀티뱅크 메모리장치에 있어서, 상기 로컬 칼럼선택라인 구동회로는 상기 로컬 칼럼선택라인과 접지사이에 연결되고 상기 제 2 뱅크선택라인을 통해 전송된 제 2 뱅크선택신호에 응답하여 상기 로컬 칼럼선택라인을 풀다운시키는 풀다운수단; 상기 제 1 뱅크선택라인과 셀프 부스팅노드의 사이에 연결되고, 상기 제 1 뱅크선신호의 액티브 선단에 응답하여 상기 셀프 부스팅노드를 시모스 레벨의 전원전압 레벨보다 낮은 전압으로 프리차지시키는 프리차지수단; 상기 글로벌 칼럼선택라인과 로컬 칼럼선택라인의 사이에 연결되고, 상기 글로벌 칼럼선택신호의 액티브 선단에 응답하여 상기 셀프 부스팅노드를 상기 전원전압 레벨보다 높은전압 레벨로 셀프 부스팅시켜서 상기 로컬 칼럼선택라인을 상기 전원전압으로 충분히 풀업시키는 풀업수단을 구비하는 것을 특징으로 하는 멀티 뱅크 메모리장치.
  2. 제1항에 있어서, 상기 풀업수단, 풀다운수단 및 프리차지수단은 엔모스 트랜지스터로 구성한 것을 특징으로 하는 로컬 칼럼선택라인 구동회로를 가진 멀티 뱅크 메모리장치.
  3. 복수의 셀어레이들; 상기 복수의 셀어레이들로 구성된 복수의 어레이그룹들; 상기 복수의 어레이그룹들로 구성된 복수의 메모리블럭들; 상기 복수의 메모리블럭들로 구성된 복수의 메모리뱅크들; 상기 각 메모리뱅크들을 선택하는 시모스 레벨의 뱅크선택신호를 복수의 뱅크선택라인들에 발생하고 선택된 메모리뱅크에 속하는 셀어레이의 워드라인을 선택하는 복수의 로우디코더들; 상기 복수의 메모리뱅크들의 동일 칼럼의 메모리 블럭들의 동일 칼럼의 어레이그룹들을 선택하기 위한 시모스 레벨의 글로벌 칼럼선택신호를 복수의 글로벌 칼럼선택라인들에 발생하는 복수의 칼럼디코더들; 동일 칼럼의 메모리 블록들이 공유하는 복수의 글로벌 입출력라인들; 각 메모리블럭들의 동일 로우의 어레이그룹들이 공유하고 상기 각 글로벌 입출력라인들에 연결된 복수의 로컬 입출력라인들; 상기 각 어레이그룹 별로 로컬 칼럼선택라인을 공유하고 상기 각 로컬 입출력라인들과 각 셀어레이들의 사이에 연결된 복수의 로컬 칼럼선택수단들; 상기 각 글로벌 칼럼선택라인들과 상기 각 로컬 칼럼선택라인들의 사이에 연결되고, 상기 시모스 레벨의 뱅크선택신호에 응답하여 상기 시모스 레벨의 글로벌 칼럼선택신호에 의하여 상기 로컬 칼럼선택라인을 충분히 시모스 레벨의 전압으로 구동하기 위한 복수의 로컬 칼럼선택라인 구동수단들을 구비하는 것을 특징으로 하는 멀티뱅크 메모리장치.
  4. 제3항에 있어서, 상기 각 로컬 칼럼선택라인 구동수단은 상기 로컬 칼럼선택라인과 접지사이에 연결되고 상기 제 2 뱅크선택라인을 통해 전송된 제 2 뱅크선택신호에 응답하여 상기 로컬 칼럼선택라인을 풀다운시키는 제 1 엔모스 트랜지스터; 상기 제 1 뱅크선택라인과 셀프 부스팅노드의 사이에 연결되고, 상기 제 1 뱅크선택신호의 액티브 선단에 응답하여 상기 셀프 부스팅노드를 시모스 레벨의 전원전압 레벨보다 낮은 전압으로 프리차지시키는 제 2 엔모스트랜지스터; 및 상기 글로벌 칼럼선택라인과 로컬 칼럼선택라인의 사이에 연결되고, 상기 글로벌 칼럼선신호의 액티브 선단에 응답하여 상기 셀프 부스팅노드를 상기 전원전압 레벨보다 높은 전압 레벨로 셀프 부스팅시켜서 상기 로컬 칼럼선택라인을 상기 전원전압으로 충분히 풀업시키는 제 3 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 멀티 뱅크 메모리장치.
  5. 제3항에 있어서, 상기 각 메모리 블록들은 2×2 어레이그룹들로 구성된 것을 특징으로 하는 멀티뱅크 메모리장치.
  6. 제5항에 있어서, 각 어레이그룹은 4개의 셀어레이들로 구성된 것을 특징으로 하는 멀티 뱅크 메모리장치.
  7. 제5항에 있어서, 각 메모리블럭들은 한 쌍의 로컬 입출력라인들의 사이에 셀어레이들이 배치되는 것을 특징으로 하는 멀티 뱅크 메모리장치.
  8. 제7항에 있어서, 상기 각 셀어레이들은 서로 다른 어레이그룹의 셀어레이들과 한 쌍씩 교호로 배치되는 것을 특징으로 하는 멀티뱅크 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960029038A 1996-07-18 1996-07-18 멀티 뱅크 메모리장치 KR100227268B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960029038A KR100227268B1 (ko) 1996-07-18 1996-07-18 멀티 뱅크 메모리장치
JP10850797A JP4309483B2 (ja) 1996-07-18 1997-04-25 マルチバンクメモリ装置
TW086109768A TW332926B (en) 1996-07-18 1997-07-11 Multi-bank memory device
US08/896,080 US5930196A (en) 1996-07-18 1997-07-17 Multi-bank memory device with compensation for line loading

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960029038A KR100227268B1 (ko) 1996-07-18 1996-07-18 멀티 뱅크 메모리장치

Publications (2)

Publication Number Publication Date
KR980012445A true KR980012445A (ko) 1998-04-30
KR100227268B1 KR100227268B1 (ko) 1999-11-01

Family

ID=19466679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029038A KR100227268B1 (ko) 1996-07-18 1996-07-18 멀티 뱅크 메모리장치

Country Status (4)

Country Link
US (1) US5930196A (ko)
JP (1) JP4309483B2 (ko)
KR (1) KR100227268B1 (ko)
TW (1) TW332926B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3252895B2 (ja) * 1997-11-07 2002-02-04 日本電気株式会社 半導体記憶装置及びその駆動方法
US5959929A (en) * 1997-12-29 1999-09-28 Micron Technology, Inc. Method for writing to multiple banks of a memory device
KR100512933B1 (ko) * 2002-01-09 2005-09-07 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 블록 선택신호 발생방법
KR100533384B1 (ko) * 2004-04-12 2005-12-06 주식회사 하이닉스반도체 저진폭 전압구동 글로벌 입출력 라인을 갖는 반도체메모리 장치
KR100609039B1 (ko) * 2004-06-30 2006-08-10 주식회사 하이닉스반도체 입출력 라인 회로
JP2007095262A (ja) 2005-09-29 2007-04-12 Hynix Semiconductor Inc 半導体メモリ装置及びその駆動方法
EP2295438B1 (en) 2008-05-30 2015-03-18 Tosoh Corporation Process for producing hydroxyalkyltriethylenediamine compound, and catalyst composition for the production of polyurethane resin using the hydroxyalkyltriethylenediamine compound
JP2010257552A (ja) * 2009-04-28 2010-11-11 Elpida Memory Inc 半導体記憶装置
US8649239B2 (en) 2012-05-24 2014-02-11 International Business Machines Corporation Multi-bank random access memory structure with global and local signal buffering for improved performance
KR20130132044A (ko) * 2012-05-25 2013-12-04 에스케이하이닉스 주식회사 컬럼 선택 신호 생성 회로
KR102398663B1 (ko) * 2015-07-09 2022-05-16 삼성전자주식회사 칩 패드, 재배선 테스트 패드 및 재배선 접속 패드를 포함하는 반도체 칩

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725570B2 (ja) * 1993-11-02 1998-03-11 日本電気株式会社 半導体メモリ装置
KR960011206B1 (ko) * 1993-11-09 1996-08-21 삼성전자 주식회사 반도체메모리장치의 워드라인구동회로

Also Published As

Publication number Publication date
US5930196A (en) 1999-07-27
TW332926B (en) 1998-06-01
KR100227268B1 (ko) 1999-11-01
JP4309483B2 (ja) 2009-08-05
JPH1040683A (ja) 1998-02-13

Similar Documents

Publication Publication Date Title
USRE37176E1 (en) Semiconductor memory
US6205071B1 (en) Semiconductor memory device including sense amplifier circuit differing in drivability between data write mode and data read mode
US4768171A (en) Memory circuit having a plurality of cell arrays
US6459627B1 (en) Semiconductor memory device
JP4039532B2 (ja) 半導体集積回路装置
US6236605B1 (en) Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
JP2002352580A (ja) ワードライン放電方法及び半導体メモリ装置
JPH0713857B2 (ja) 半導体記憶装置
US5323345A (en) Semiconductor memory device having read/write circuitry
KR980012445A (ko) 멀티 뱅크 메모리장치
US5208773A (en) Semiconductor memory device having bit lines and word lines different in data reading and data writing
JPH1139875A (ja) 半導体記憶装置
JPH0528761A (ja) ダイナミツクｒａｍの読み出し回路
JPH0963271A (ja) 半導体記憶装置
US5777934A (en) Semiconductor memory device with variable plate voltage generator
JPH04184787A (ja) ダイナミック型半導体記憶装置
JPH0689577A (ja) 半導体記憶装置
KR100335118B1 (ko) 메모리 소자의 구동 회로
KR0145859B1 (ko) 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리
JPH07109707B2 (ja) ダイナミツク型ｒａｍ
KR100555456B1 (ko) 데이터 전송 회로 및 그 데이터 전송방법
JPH04238193A (ja) 半導体記憶装置
JP2840068B2 (ja) ダイナミック型ｒａｍ
KR100390983B1 (ko) 반도체 메모리 소자 및 그의 제어방법
JPH07109708B2 (ja) ダイナミツク型ｒａｍ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee