KR20130132044A - 컬럼 선택 신호 생성 회로 - Google Patents

컬럼 선택 신호 생성 회로 Download PDF

Info

Publication number
KR20130132044A
KR20130132044A KR1020120056116A KR20120056116A KR20130132044A KR 20130132044 A KR20130132044 A KR 20130132044A KR 1020120056116 A KR1020120056116 A KR 1020120056116A KR 20120056116 A KR20120056116 A KR 20120056116A KR 20130132044 A KR20130132044 A KR 20130132044A
Authority
KR
South Korea
Prior art keywords
signal
column selection
selection signal
driver
response
Prior art date
Application number
KR1020120056116A
Other languages
English (en)
Inventor
차진엽
김재일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120056116A priority Critical patent/KR20130132044A/ko
Priority to US13/586,155 priority patent/US9013950B2/en
Publication of KR20130132044A publication Critical patent/KR20130132044A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

누설전류를 최소화할 수 있는 컬럼 선택 신호 생성 회로를 제시한다.
본 발명의 일 실시예에 의한 컬럼 선택 신호 생성 회로는 뱅크 액티브 신호에 응답하여 예비 컬럼 선택 신호의 레벨을 제어하는 제 1 전류 제어부, 예비 컬럼 선택 신호에 응답하여 증폭 컬럼 선택 신호를 생성하는 구동부 및 뱅크 액티브 신호에 응답하여 구동부의 출력 신호를 컬럼 선택 신호로 생성하는 제 2 전류 제어부를 포함할 수 있다.

Description

컬럼 선택 신호 생성 회로{Circuit for Generating of Column Selection Signal}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 컬럼 선택 신호 생성 회로에 관한 것이다.
일반적으로, 반도체 메모리 장치는 외부에서 입력되는 어드레스에 의해 워드라인 및 비트라인을 선택하고, 선택된 워드라인 및 비트라인 간에 접속된 메모리 셀에 액세스하여 리드 또는 라이트 동작을 수행하게 된다.
도 1은 일반적인 반도체 메모리 장치의 구성도이다.
도 1을 참조하면, 일반적인 반도체 메모리 장치(10)는 제어로직(100), 메모리 셀 어레이(101), 로우 어드레스 버퍼(103), 로우 디코더(105), 워드라인 드라이버(107), 컬럼 어드레스 버퍼(109), 컬럼 디코더(111) 및 센스앰프/라이트 드라이버블럭(SA/WD, 113)를 포함한다.
특정 메모리 셀에 접근하기 위하여, 외부에서 입력되는 로우 어드레스(ADD_R)를 로우 디코더(105)에서 디코딩하여 워드라인 구동 신호를 생성하고, 컬럼 어드레스(ADD_C)를 컬럼 디코더(111)에서 디코딩하여 컬럼 선택 신호(YI)를 생성한다.
도 2는 일반적인 컬럼 디코더의 구성도이다.
컬럼 디코더(20)는 컬럼 어드레스(ADD_C)의 래치된 신호인 컬럼 어드레스 래치 신호(AYT<3:9>)와 스트로브 신호(STRB)에 응답하여 프리 디코딩 신호(LAY345<0:7>, LAY67<0:3>, LAY89<0:3>)를 출력하는 디코딩부(22) 및 디코딩부의 출력 신호를 조합하여 컬럼 선택 신호(YI)를 출력하는 컬럼 선택 신호 생성부(24)를 포함하도록 구성된다.
디코딩부(22)는 제 1 컬럼 어드레스 래치 신호(AYT<3:5>)를 디코딩하는 제 1 디코더(201), 제 1 디코더(201)의 출력 신호와 스트로브 신호(STRB)에 응답하여 제 1 프리 디코딩 신호(LAY345<0:7>)를 생성하는 제 4 디코더(207), 제 2 컬럼 어드레스 래치 신호(AYT<6:7>)를 디코딩하여 제 2 프리 디코딩 신호(LAY67<0:3>)를 생성하는 제 2 디코더(203) 및 제 3 컬럼 어드레스 래치 신호(AYT<8:9>)를 디코딩하여 제 3 프리 디코딩 신호(LAY89<0:3>)를 생성하는 제 3 디코더(205)를 포함할 수 있다.
한편, 컬럼 선택 신호 생성부(24)는 제 1 프리 디코딩 신호(LAY345<0:7>)에 응답하여 구동되며, 전원전압 단자(VDD)에 접속되는 제 1 구동부(209), 제 1 구동부(209)에 접속되어 제 2 및 제 3 프리 디코딩 신호(LAY67<0:3>, LAY89<0:3>)의 조합에 따라 제 1 구동부(209)의 전위를 제어하는 전류 단속부(211) 및 제 1 구동부(209)의 출력단에 접속되어 컬럼 선택 신호(YI)를 출력하는 제 2 구동부(213)를 포함한다.
도 2에 도시한 컬럼 디코더(20)는 컬럼 어드레스 래치 신호(AYT<3:9>)를 이용하여 128개(8*4*4)의 컬럼 선택 신호(YI)를 생성하는 예를 나타내었다.
한편, 제 2 구동부(213)에서 출력되는 컬럼 선택 신호(YI)는 매우 긴 메탈 라인을 구동해야 하기 때문에, 제 2 구동부(213)를 구성하는 트랜지스터(P2, N2)의 사이즈는 매우 크게 설계된다.
그런데, 컬럼 선택 신호(YI)가 로우 레벨로 출력되는 경우 제 2 구동부(213)의 스위칭 소자(P2)는 오프 상태가 되고, 스위칭 소자(N2)는 온 상태가 된다. 따라서, 스위칭 소자(N2)를 통해 접지단자로 누설 전류가 발생할 수 밖에 없다. 더욱이, 이러한 제 2 구동부(213)가 메모리 장치의 용량에 따라 수천 개 이상 존재할 수 있기 때문에, 오프 상태에서의 누설 전류는 메모리 장치의 전체 동작 전류의 상당한 비중을 차지한다.
본 발명의 실시예는 전류단속 능력이 개선된 컬럼 선택 신호 생성 회로를 제공한다.
본 발명의 일 실시예에 의한 컬럼 선택 신호 생성 회로는 뱅크 액티브 신호에 응답하여 예비 컬럼 선택 신호의 레벨을 제어하는 제 1 전류 제어부; 상기 예비 컬럼 선택 신호에 응답하여 증폭 컬럼 선택 신호를 생성하는 구동부; 및 상기 뱅크 액티브 신호에 응답하여 상기 구동부의 출력 신호를 컬럼 선택 신호로 생성하는 제 2 전류 제어부;를 포함할 수 있다.
다른 관점에서, 본 발명의 다른 실시예에 의한 컬럼 선택 신호 생성 회로는 컬럼 어드레스에 응답하여 예비 컬럼 선택 신호를 생성하는 제 1 구동부; 상기 예비 컬럼 선택 신호를 구동하여 컬럼 선택 신호를 생성하는 제 2 구동부; 상기 제 1 구동부 및 상기 제 2 구동부 사이에 접속되며, 뱅크 액티브 신호에 응답하여 상기 제 2 구동부의 전류를 단속하는 제 1 전류 제어부; 및 상기 제 2 구동부의 출력단자에 접속되며 상기 뱅크 액티브 신호에 응답하여 상기 컬럼 선택 신호 출력단의 전류를 단속하는 제 2 전류 제어부;를 포함할 수 있다.
본 기술에 의하면 컬럼 선택 신호 생성 회로의 누설 전류를 효율적으로 차단하여 전체적인 전류 소모량을 대폭 감소시킬 수 있다.
도 1은 일반적인 반도체 메모리 장치의 구성도,
도 2는 일반적인 컬럼 디코더의 구성도,
도 3은 본 발명의 일 실시예에 의한 컬럼 선택 신호 생성 회로의 구성도,
도 4는 도 3에 도시한 컬럼 선택 신호 생성 회로의 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 의한 컬럼 선택 신호 생성 회로의 구성도이다.
도 3을 참조하면, 본 발명의 일 실시예에 의한 컬럼 선택 신호 제어 회로(30)는 제 1 구동부(310), 제 2 구동부(320), 제 1 전류 제어부(330) 및 제 2 전류 제어부(340)를 포함하도록 구성된다.
제 1 구동부(310)는 제 1 프리 디코딩 신호(LAY345<i>), 제 2 프리 디코딩 신호(LAY67<j>) 및 제 3 프리 디코딩 신호(LAY89<k>)에 응답하여, 예비 컬럼 선택 신호(YI_pre)를 생성한다.
본 발명의 일 실시예에서, 제 1 프리 디코딩 신호(LAY345<i>), 제 2 프리 디코딩 신호(LAY67<j>) 및 제 3 프리 디코딩 신호(LAY89<k>)는 컬럼 어드레스(ADD_C)의 래치된 신호인 컬럼 어드레스 래치 신호(AYT<3:9>)와 스트로브 신호(STRB)에 응답하여 디코딩을 수행하는 디코딩부에 의해 생성될 수 있다. 제 1 내지 제 3 프리 디코딩 신호(LAY345<i>, LAY67<j>, LAY89<k>)를 생성하는 디코딩부는 예를 들어 도 2의 디코딩부(22)와 같이 구성할 수 있으나 이에 한정되는 것은 아니다.
제 2 구동부(320)는 제 1 구동부(310)에서 생성한 예비 컬럼 선택 신호(YI_pre)를 증폭하여 증폭 컬럼 선택 신호(YI_amp)를 생성한다.
제 1 전류 제어부(330)는 제 1 구동부(310)와 제 2 구동부(320) 사이에 접속되며, 뱅크 액티브 신호(RACTB)에 응답하여 제 2 구동부(320)의 전류 경로를 제어한다.
제 2 전류 제어부(340)는 제 2 구동부(320)의 출력 단자에 접속되며, 뱅크 액티브 신호(RACTB)에 응답하여 컬럼 선택 신호(YI)를 출력한다.
본 실시예에 의한 컬럼 선택 신호 생성 회로(30)는 뱅크 액티브 신호(RACTB)에 응답하여 동작한다. 즉, 해당 뱅크가 선택되었는지의 여부에 따라 컬럼 선택 신호 생성부(30)의 누설 전류를 제어하도록 구성된다.
예를 들어, 특정 뱅크가 선택된 경우 뱅크 액티브 신호(RACTB)는 로우 레벨이 된다. 그리고, 제 1 구동부(310)는 로우 레벨의 예비 컬럼 선택 신호(YI_pre)를 생성할 수 있고, 제 2 구동부(320)는 하이 레벨의 증폭 컬럼 선택 신호(YI_amp)를 생성할 수 있다.
이 경우, 제 1 전류 제어부(330)는 뱅크 액티브 신호(RACTB)에 응답하여 제 2 구동부(320)로부터 접지단자로 누설되는 전류를 차단하여 증폭 컬럼 선택 신호(YI_amp)의 레벨이 저하되는 것을 방지한다. 아울러, 제 2 전류 제어부(340)는 증폭 컬럼 선택 신호(YI_amp)를 최종적인 컬럼 선택 신호(YI)로 출력하는데, 뱅크 선택 신호(RACTB)에 응답하여 출력단자에 유기되는 전류가 접지단자로 누설되는 것을 차단하여, 컬럼 선택 신호(YI)가 안정적으로 출력될 수 있도록 한다.
한편, 특정 뱅크가 미선택된 경우 뱅크 액티브 신호(RACTB)는 하이 레벨이 된다. 그리고, 제 1 구동부(310)는 하이 레벨의 예비 컬럼 선택 신호(YI_pre)를 생성할 수 있고, 제 2 구동부(320)는 로우 레벨의 증폭 컬럼 선택 신호(YI_amp)를 생성할 수 있다.
이 경우, 제 1 전류 제어부(330)는 뱅크 액티브 신호(RACTB)에 응답하여 제 2 구동부(320)로부터 접지단자로 누설되는 전류를 차단하여 증폭 컬럼 선택 신호(YI_amp)의 레벨이 저하되는 것을 방지한다. 아울러, 제 2 전류 제어부(340)는 증폭 컬럼 선택 신호(YI_amp)를 최종적인 컬럼 선택 신호(YI)로 출력하는데, 뱅크 선택 신호(RACTB)에 응답하여 출력단자에 유기되는 최소한의 전류만을 접지단자로 유기시켜, 로우 레벨의 컬럼 선택 신호(YI)가 안정적으로 출력될 수 있도록 한다.
도 4는 도 3에 도시한 컬럼 선택 신호 생성 회로의 구성도이다.
도 4를 참조하면, 제 1 구동부(310)는 전원전압 단자(VDD)에 접속되어, 제 1 프리 디코딩 신호(LAY345<0:i)를 구동하여 예비 컬럼 선택 신호(YI_pre)로 출력하는 제 1 인버터(P31, N31) 및 제 1 인버터(P31, N31)에 직렬 접속되어 제 2 및 제 3 프리 디코딩 신호(LAY67<0:j, LAY89<0:k)의 조합에 따라 제 1 인버터(P31, N31)의 전위를 제어하는 전류 단속부(311)를 포함한다. 여기에서, 제 1 인버터(P31, N31)은 전원전압 단자(VDD)에 접속되어 제 1 프리 디코딩 신호(LAY345<0:i)에 의해 구동되는 제 1 스위칭 소자(P31) 및 제 1 스위칭 소자(P31)에 접속되어 제 1 프리 디코딩 신호(LAY345<0:i)에 의해 구동되는 제 2 스위칭 소자(N31)를 포함할 수 있다.
제 2 구동부(320)는 예비 컬럼 선택 신호(YI_pre)를 구동하여 증폭 컬럼 선택 신호(YI_amp)로 출력하는 제 2 인버터(P32, N32)를 포함한다. 여기에서, 제 2 인버터(P32, N32)는 전원전압 단자(VDD)에 접속되어 예비 컬럼 선택 신호(YI_pre)에 의해 구동되는 제 3 스위칭 소자(P32) 및 제 3 스위칭 소자(P32)에 접속되어 예비 컬럼 선택 신호(YI_pre)에 의해 구동되는 제 4 스위칭 소자(N32)를 포함할 수 있다.
제 1 전류 제어부(330)는 뱅크 액티브 신호(RACTB)에 의해 구동되며, 제 2 구동부(320)의 입력단에 접속되는 제 1 전송 소자(T31) 및 제 1 전송 소자(T31)와 접지단자(VSS) 간에 접속되어 뱅크 액티브 신호(RACTB)에 의해 구동되는 제 5 스위칭 소자(N33)를 포함할 수 있다.
보다 구체적으로, 제 1 전송 소자(T31)는 제 3 스위칭 소자(P32)의 게이트 단자와 제 4 스위칭 소자(N32)의 게이트 단자 간에 접속되어, 뱅크 액티브 신호(RACTB)에 응답하여 구동된다.
한편, 제 2 전류 제어부(340)는 뱅크 액티브 신호(RACTB)에 의해 구동되며, 증폭 컬럼 선택 신호(YI_amp)를 컬럼 선택 신호(YI)로 출력하는 제 2 전송 소자(T32) 및 뱅크 액티브 신호(RACTB)에 의해 구동되며, 컬럼 선택 신호(YI)의 출력 단자와 접지단자(VSS) 간에 접속되는 제 6 스위칭 소자(N34)를 포함하도록 구성된다.
특정 뱅크가 선택된 경우 즉, 뱅크 액티브 신호(RACTB)가 로우 레벨이고, 예비 컬럼 선택 신호(YI_pre)의 레벨이 로우 레벨인 경우를 가정한다. 이때에는 제 1 전송 소자(T31)가 턴온되어 제 4 스위칭 소자(N32)가 턴오프되어 하이 레벨의 증폭 컬럼 선택 신호(YI_amp)가 생성된다. 아울러, 제 2 전송 소자(T32)가 턴온되고 제 6 스위치 소자(N34)가 턴오프되어 컬럼 선택 신호(YI)가 하이 레벨을 갖도록 안정적으로 출력된다.
한편, 특정 뱅크가 미선택된 경우에는 뱅크 액티브 신호(RACTB)가 하이 레벨이고, 예비 컬럼 선택 신호(YI_pre)의 레벨이 하이 레벨이 된다. 이 경우에는 제 1 전송 소자(T31)가 턴오프되어, 하이 레벨의 예비 컬럼 선택 신호(YI_pre)가 제 4 스위칭 소자(N32)의 게이트 단자로 전달되지 못하고, 더욱이 제 5 스위칭 소자(N33)가 턴온되므로 제 4 스위칭 소자(N32)는 오프 상태로 단속된다. 따라서, 제 2 구동부(320)를 구성하는 제 3 스위칭 소자(P32) 및 제 4 스위칭 소자(N32)가 모두 오프 상태를 유지, 오프 상태의 누설 전류를 억제할 수 있다.
또한, 제 2 전류 제어부(340)를 구성하는 제 2 전송 소자(T32)가 턴오프되어 컬럼 선택 신호(YI)는 로우 레벨로 출력된다. 더욱이, 제 6 스위칭 소자(N34)가 턴온되므로, 컬럼 선택 신호(YI)의 레벨은 더욱 안정화된다.
컬럼 선택 신호(YI)는 매우 긴 메탈 라인을 구동해야 하기 때문에, 제 2 구동부(320)를 구성하는 스위칭 소자(P32, N32)의 사이즈는 매우 크게 설계된다. 따라서, 오프 상태에서의 누설 전류를 단속하지 못하게 되면 전체적인 전류 소모가 증가하여 동작 특성이 열화된다. 하지만, 본 발명에서는 특정 뱅크가 미선택된 경우, 제 2 구동부(320)를 구성하는 모든 스위칭 소자(P32, N32)를 오프 상태로 제어할 수 있으므로 누설 전류를 확실하게 억제할 수 있다.
또한, 제 2 전류 제어부(340)를 구성하는 제 6 스위칭 소자(N34)는 사이즈가 매우 작은 트랜지스터로 구성하여 최소한의 전류만을 접지단자로 유기시킬 수 있다. 결국, 컬럼 선택 신호 생성 회로(30)가 오프 상태에서 최소의 전류만을 소모하기 때문에 메모리 장치의 전체적인 전류 소모량을 대폭 감소시킬 수 있다.
도 2와 비교하면, 종래의 컬럼 선택 신호 생성 회로는 제 2 구동부(213)의 입력 신호가 하이 레벨일 때(해당 뱅크가 미선택된 경우), 제 2 구동부(213)를 구성하는 트랜지스터(N2)가 턴온되기 때문에 사이즈가 매우 큰 트랜지스터(N2)를 통한 상당한 양의 누설 전류가 발생하였다.
하지만, 본 발명에서는 해당 뱅크가 미선택되어 제 2 구동부(320)의 입력 신호가 하이 레벨일 때, 뱅크 액티브 신호(RACTB)가 하이 레벨이 되어 제 4 스위칭 소자(N32)의 게이트 단자에 로우 레벨의 전위가 인가되므로, 제 4 스위칭 소자(N32)를 오프 상태로 유지할 수 있다. 따라서, 사이즈가 매우 큰 제 2 구동부(320)를 통한 누설 전류를 차단할 수 있다.
또한, 제 2 전류 제어부(340)를 구성하는 제 6 스위칭 소자(N34)의 사이즈가 매우 작게 설계되므로, 출력 단자에서 최소한의 전류 소모량으로 컬럼 선택 신호(YI)를 생성할 수 있게 된다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
30 : 컬럼 선택 신호 생성 회로
310 : 제 1 구동부
320 : 제 2 구동부
330 : 제 1 전류 제어부
340 : 제 2 전류 제어부

Claims (9)

  1. 뱅크 액티브 신호에 응답하여 예비 컬럼 선택 신호의 레벨을 제어하는 제 1 전류 제어부;
    상기 예비 컬럼 선택 신호에 응답하여 증폭 컬럼 선택 신호를 생성하는 구동부; 및
    상기 뱅크 액티브 신호에 응답하여 상기 구동부의 출력 신호를 컬럼 선택 신호로 생성하는 제 2 전류 제어부;
    를 포함하는 컬럼 선택 신호 생성회로.
  2. 제 1 항에 있어서,
    상기 구동부는 전원전압 단자에 접속되어 상기 예비 컬럼 선택 신호에 의해 구동되는 제 1 스위칭 소자; 및
    상기 제 1 스위칭 소자와 접지단자 간에 접속되는 제 2 스위칭 소자;를 포함하고,
    상기 제 1 전류 제어부는 상기 예비 컬럼 선택 신호 공급 단자와 상기 접지단자 간에 접속되어, 상기 뱅크 액티브 신호에 응답하여 상기 제 2 스위칭 소자 구동 신호의 전위 레벨을 제어하는 컬럼 선택 신호 생성 회로.
  3. 제 2 항에 있어서,
    상기 제 1 전류 제어부는 상기 예비 컬럼 선택 신호 공급 단자와 상기 제 2 스위칭 소자의 게이트 단자 사이에 접속되어 상기 뱅크 액티브 신호에 응답하여 구동되는 제 1 전송 소자; 및
    상기 제 1 전송 소자와 상기 접지 단자 간에 접속되어 상기 뱅크 액티브 신호에 응답하여 구동되는 제 3 스위칭 소자;
    를 포함하는 컬럼 선택 신호 생성 회로.
  4. 제 1 항에 있어서,
    상기 제 2 전류 제어부는, 상기 뱅크 액티브 신호에 응답하여 상기 구동부의 출력 신호를 컬럼 선택 신호로 생성하는 제 2 전송 소자; 및
    상기 컬럼 선택 신호 출력 단자와 상기 접지 단자 간에 접속되어, 상기 뱅크 액티브 신호에 따라 구동되는 제 4 스위칭 소자;
    를 포함하는 컬럼 선택 신호 생성 회로.
  5. 제 1 항에 있어서,
    상기 예비 컬럼 선택 신호는, 외부 컬럼 어드레스를 디코딩하여 생성되는 컬럼 선택 신호 생성 회로.
  6. 컬럼 어드레스에 응답하여 예비 컬럼 선택 신호를 생성하는 제 1 구동부;
    상기 예비 컬럼 선택 신호를 구동하여 컬럼 선택 신호를 생성하는 제 2 구동부;
    상기 제 1 구동부 및 상기 제 2 구동부 사이에 접속되며, 뱅크 액티브 신호에 응답하여 상기 제 2 구동부의 전류를 단속하는 제 1 전류 제어부; 및
    상기 제 2 구동부의 출력단자에 접속되며 상기 뱅크 액티브 신호에 응답하여 상기 컬럼 선택 신호 출력단의 전류를 단속하는 제 2 전류 제어부;
    를 포함하는 컬럼 선택 신호 생성 회로.
  7. 제 6 항에 있어서,
    상기 제 1 전류 제어부는, 상기 제 2 구동부의 제 1 입력단자-상기 예비 컬럼 선택 신호를 입력받음-와, 상기 제 2 구동부의 제 2 입력단자 사이에 접속되며 상기 뱅크 액티브 신호에 응답하여 구동되는 제 1 전송 소자; 및
    상기 제 1 전송 소자와 접지단자 간에 접속되어 상기 뱅크 액티브 신호에 응답하여 구동되는 제 1 스위칭 소자;
    를 포함하는 컬럼 선택 신호 생성회로.
  8. 제 7 항에 있어서,
    상기 제 2 구동부는, 전원전압 공급단자에 접속되어 상기 제 1 입력단자로 상기 예비 컬럼 선택 신호를 입력받는 제 2 스위칭 소자; 및
    상기 제 2 스위칭 소자 및 상기 접지단자 간에 접속되어 상기 제 2 입력단자에 인가되는 전위 레벨에 따라 구동되는 제 3 스위칭 소자;
    를 포함하는 컬럼 선택 신호 생성 회로.
  9. 제 6 항에 있어서,
    상기 제 2 전류 제어부는, 상기 뱅크 액티브 신호에 응답하여 상기 컬럼 선택 신호를 출력하는 제 2 전송 소자; 및
    상기 컬럼 선택 신호 출력 단자와 접지단자 간에 접속되어 상기 뱅크 액티브 신호에 의해 구동되는 제 4 스위칭 소자;
    를 포함하는 컬럼 선택 신호 생성 회로.
KR1020120056116A 2012-05-25 2012-05-25 컬럼 선택 신호 생성 회로 KR20130132044A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120056116A KR20130132044A (ko) 2012-05-25 2012-05-25 컬럼 선택 신호 생성 회로
US13/586,155 US9013950B2 (en) 2012-05-25 2012-08-15 Column select signal generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120056116A KR20130132044A (ko) 2012-05-25 2012-05-25 컬럼 선택 신호 생성 회로

Publications (1)

Publication Number Publication Date
KR20130132044A true KR20130132044A (ko) 2013-12-04

Family

ID=49621512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120056116A KR20130132044A (ko) 2012-05-25 2012-05-25 컬럼 선택 신호 생성 회로

Country Status (2)

Country Link
US (1) US9013950B2 (ko)
KR (1) KR20130132044A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008257B2 (en) 2015-11-20 2018-06-26 Oracle International Corporation Memory bitcell with column select
KR20190070158A (ko) * 2017-12-12 2019-06-20 에스케이하이닉스 주식회사 어드레스 디코더 및 이를 포함하는 반도체 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179553B1 (ko) * 1995-12-29 1999-04-15 김주용 로오 디코더 및 컬럼 디코더 회로
KR100227268B1 (ko) * 1996-07-18 1999-11-01 윤종용 멀티 뱅크 메모리장치
KR100240870B1 (ko) * 1997-03-15 2000-01-15 윤종용 동기형 반도체 메모리 장치
KR100266899B1 (ko) * 1997-12-26 2000-10-02 윤종용 동기형 메모리 장치
KR100311041B1 (ko) 1999-05-07 2001-11-02 윤종용 대기 상태시 누설전류가 발생되지 않는 로우 디코더들 및 칼럼디코더들을 갖는 반도체 메모리장치
KR100801059B1 (ko) 2006-08-02 2008-02-04 삼성전자주식회사 누설 전류를 감소시키기 위한 반도체 메모리 장치의드라이버 회로

Also Published As

Publication number Publication date
US9013950B2 (en) 2015-04-21
US20130315023A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
KR100801059B1 (ko) 누설 전류를 감소시키기 위한 반도체 메모리 장치의드라이버 회로
KR100640651B1 (ko) 워드라인 드라이버
US7978562B2 (en) Semiconductor memory device
KR20120087626A (ko) 반도체 메모리 장치
KR20130068482A (ko) 반도체 메모리 장치
KR100586557B1 (ko) 센스앰프 오버드라이빙 회로 및 반도체 장치
JP2009020957A (ja) 半導体記憶装置
US8077538B2 (en) Address decoder and/or access line driver and method for memory devices
KR100311041B1 (ko) 대기 상태시 누설전류가 발생되지 않는 로우 디코더들 및 칼럼디코더들을 갖는 반도체 메모리장치
KR20130132044A (ko) 컬럼 선택 신호 생성 회로
US7034572B2 (en) Voltage level shifting circuit and method
US8068381B2 (en) Cache memory
KR20020047543A (ko) Ｓｒａｍ 디바이스의 워드라인 콘트롤 회로
KR100825012B1 (ko) 저전력 소모를 위한 컬럼 디코더
JP2005293629A (ja) Ｓｒａｍ装置
KR101131570B1 (ko) 반도체 메모리 장치
JP4313744B2 (ja) 半導体記憶装置
TWI478173B (zh) 列解碼電路
US8611174B2 (en) Semiconductor memory device
KR100307638B1 (ko) 반도체 메모리 장치의 칼럼 디코더
KR20000065752A (ko) 패킷 명령어 구동형 반도체 메모리 장치
US8068377B2 (en) Semiconductor memory device to reduce off-current in standby mode
KR20100038003A (ko) 반도체 메모리 장치
JP2009064509A (ja) 半導体記憶装置
JPWO2009041471A1 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid