KR20020047543A - Ｓｒａｍ 디바이스의 워드라인 콘트롤 회로 - Google Patents

Ｓｒａｍ 디바이스의 워드라인 콘트롤 회로 Download PDF

Info

Publication number
KR20020047543A
KR20020047543A KR1020000076014A KR20000076014A KR20020047543A KR 20020047543 A KR20020047543 A KR 20020047543A KR 1020000076014 A KR1020000076014 A KR 1020000076014A KR 20000076014 A KR20000076014 A KR 20000076014A KR 20020047543 A KR20020047543 A KR 20020047543A
Authority
KR
South Korea
Prior art keywords
word line
enable signal
write
signal
address
Prior art date
Application number
KR1020000076014A
Other languages
English (en)
Other versions
KR100379545B1 (ko
Inventor
이태호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0076014A priority Critical patent/KR100379545B1/ko
Priority to JP2001357146A priority patent/JP4025537B2/ja
Priority to US10/013,353 priority patent/US6512718B2/en
Publication of KR20020047543A publication Critical patent/KR20020047543A/ko
Application granted granted Critical
Publication of KR100379545B1 publication Critical patent/KR100379545B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 SRAM 디바이스에서 리드/라이트 동작시 셀을 통해 소모되는 전류를 감소시키도록 셀의 리드 및 라이트가 완료된후에 즉시 활성중인 워드라인을 디스에블시키도록 하는 SRAM 디바이스의 워드라인 콘트롤 회로에 관한 것으로, 입력되는 X어드레스를 해독하여 상응하는 셀블럭의 X어드레스를 출력하는 X어드레스디코더와, 상기 출력되는 X어드레스를 입력으로 하여 셀블럭의 해당 워드라인 인에블 신호를 생성하여 출력하는 워드라인 드라이버와, 데이터가 저장되는 셀마다 각각 연결되는 복수개의 워드라인과 이에 교차하는 복수의 비트라인을 가지는 셀블럭과, 상기 복수의 비트라인 중 어느 한쌍의 비트라인을 선택하는 컬럼셀렉터와, 리드시 상기 컬럼셀렉터의 출력을 증폭하여 출력시키는 센스 앰프와 라이트시에 데이터를 입력받아 구동신호를 발생하는 라이트 드라이버를 구비하는 SRAM 디바이스에 있어서, 입력되는 리드/라이트 식별신호에 따라 리드시에는 상기 센스앰프의 인에블 신호를 선택하고 라이트시에는 상기 라이트 드라이버의 인에블 신호를 선택하여 제어신호를 생성하고 소정시간 지연후에 이 제어신호를 출력하여 상기 워드라인의 인에블 신호를 디스에블시키는 워드라인 콘트롤부를 구비함을 특징으로 한다.

Description

ＳＲＡＭ 디바이스의 워드라인 콘트롤 회로{Circuit for Controllig Wordline of SRAM device}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 SRAM 디바이스에서, 리드/라이트 동작시 셀을 통해 소모되는 전류를 감소하도록 소정시간 지연후에 인에 불된 워드라인을 디스에블 시키는 SRAM 디바이스의 워드라인 콘트롤 회로에 관한 것이다.
종래의 SRAM 디바이스는 도 1 에 도시되어 있는 바와 같이, 입력되는 X어드레스를 해독하여 상응하는 셀의 X어드레스(XDo1, XD1)를 선택하여 출력하는 X어드레스 디코더(10)와, 상기 선택된 X어드레스(XDo1, XD1)를 입력하여 대응하는 셀의 워드라인 인에블신호(WL)를 출력하는 워드라인 드라이버(11)와, 데이터가 저장되는 복수개의 셀에 각각 연결되는 복수개의 워드라인과 이 워드라인에 각각 교차하는 비트라인으로 형성되는 셀블럭(12)과, 상기 셀블럭의 임의 비트라인()을 선택하는 컬럼 셀렉터(13)와, 리드시 센스앰프인에블신호(SEN)에 의해 인에블되는 센스증폭기로 컬럼 셀렉터(13)의 공통 데이터라인()상에 출력되는 신호를 증폭하여 출력하고, 라이트시에는 입력데이터(Din)를 라이트드라이버 인에블신호(WDEN)에 의해 인에블되는 라이트드라이버로 공통데이터라인()에 나누어 출력하는 센스앰프 및 라이트드라이버(14)로 구성되어 있다.
이와 같이 구성된 종래의 SRAM 디바이스의 동작을 도 2a 및 도 2b를 참조하여 설명하면, 먼저 라이트시에, X어드레스디코더(10)는 입력되는 X어드레스를 해독하여 XDo 및 XD1를 출력한다. 그리고 라이트시에는 라이트 패드 입력파형(Write pad imput waveform)이 라이트임을 나타내기위해서가 로우상태로 천이된다.
상기 XDo 및 XD1신호를 입력으로하여 워드라인드라이버(11)가 동작되어 하이레벨의 셀의 워드라인 인에블신호(WL)를 발생한다. 이 하이레벨의 워드라인 인에블신호(WL)가 셀블럭(12)에 입력되면 셀 블록(12)의 소정 선택된 워드라인, 즉 로우(ROW)셀이 인에블되어 활성화 상태에 있게된다. 한편, 상기가 로우상태로 천이되면 라이트 드라이버 인에블신호(WDEN)가 로우상태로 있게되어 센스앰프 및 라이트 드라이버(14)의 라이트 드라이버가 인에블되어 셀블럭의 소정셀에 쓰여질 데이터(Din)가 입력하면 라이트 드라이버는 공통데이터라인()에 로우 또는 하이레벨의 전위차를 발생시키고 이 전위차에 의해 컬럼 셀렉터(13)에 지정된 컬렘셀중의 어느하나인 비트라인()을 선택하게 되면 전술한 바와 같이 이미 활성화 상태에 있는 소정의 워드라인의 셀이 선택되어 데이터가 라이트하게 된다.
한편, 리드시에는 도 2b를 참조하면, 전술한바와 같이 입력된 X어드레스를 해독하여 생성된 XDo 및 XD1를 입력으로하여 워드드라이버(11)가 소정의 워드라인을 인에블시켜서 그 워드라인이 접속되어 있는 셀의 비트라인(BL) 또는 그 역전위를 가진 비트라인() 중 하나를 방전시킨후, 컬럼셀렉터(13)에서 원하는 셀이 선택되면 그 셀에 접속된 비트라인()을 통하여, 전위차가 공통 데이터라인()를 통하여 센스 증폭기(이때, 리드시이므로가 하이레벨로 되고, SEN가 인에블상태인 하이레벨 상태로 되어 있음)로 이 전위차가 감지된후 증폭되어 데이터 출력신호(Dout)가 리드하게 된다.
그러나 종래의 SRAM 디바이스는 선택된 로우셀들은 워드라인 인에블신호에 의하여 라이트와 리드동작시 전류가 흐르게되는데, 워드라인이 활성화된 상태에서는 항상 셀에서 전류가된다. 즉 도 2a 및 도 2b에서 알수 있는바와 같이 셀블럭의 소정워드라인, 즉 소정 로우셀이 워드라인 인에블신호(WL)에 의해 인에블되어 데이터를 리드하거나 라이트한후에도 워드라인 인에블 신호(WL)가 여전히 하이상태로 되어있어 다음 워드라인이 선택될 때 까지 셀전류가 흐르게되며, 이때 소모되는 셀전류는 높은 전압 동작일수록 많이 흐르게하여 전력소모가 크게 되므로 동작시 낮은 전력소모를 요구하는 최근의 SRAM 디바이스에서는 적합지 않다는 문제점이 있다.
따라서 본 발명은 이와 같은 종래의 문제점을 감안하여 발명한 것으로써, 본 발명의 목적은 데이터의 리드나 라이트가 종료된후 수십나노 초(Nano Seconds)동안 흐르는 불필요한 셀의 전류소모를 방지하도록 데이터의 리드나 또는 라이트후에 활성화된 워드라인의 인에블 신호를 디스에블 시켜서 더 이상의 셀 전류 소모를 방지하도록 한 SRAM 디바이스의 워드라인 콘트롤 회로를 제공하는데 있다.
도 1은 종래의 SRAM 디바이스를 개략적으로 나타낸 도면,
도 2a 내지 도 2b는 도 1의 SRAM 디바이스의 타이밍도,
도 3은 본 발명에 의한 SRAM 디바이스의 워드라인,
도 4a 및 도 4b는 도 3의 타이밍도,
도 5는 도 3의 워드라인 콘트롤부의 상세도,
* 도면의 주요부분에 대한 부호설명
10, 20 : X 어드레스 디코더 11, 21 : 워드라인 드라이버
12, 22 : 셀블럭 13, 23 : 컬럼세렉터
14, 24 : 센스 앰프 및 라이트 드라이버 25 : 워드라인 콘트롤부
IVN1, IVN2: 인버터 T1, T2: 트랜스 미션게이트
Delay : 디레이
이와같은 본 발명의 목적을 달성하기 위한 본 발명의 SRAM 디바이스의 워드라인 콘트롤회로는, 입력되는 X어드레스를 해독하여 상응하는 셀블럭의 X어드레스를 출력하는 X어드레스 디코더와, 상기 출력되는 X어드레스를 입력으로하여 셀블럭의 해당 워드라인 인에블 신호를 생성하는 워드라인 드라이버와, 데이터가 저장되는 셀마다 각각 연결되는 복수개의 워드라인과 이에 교차하는 비트라인을 가지는셀블럭과, 상기 비트라인을 선택하는 컬럼셀렉터와, 리드시 상기 컬럼셀렉터의 출력을 증폭하여 출력시키는 센스앰프와 라이트시에 데이터를 입력받아 구동신호를 발생하는 라이트 드라이버를 구비하는 SRAM 디바이스에 있어서, 리드 라이트 식별신호에 의해 리드시에는 상기 센스앰프의 인에블 신호를 선택하고 라이트시에는 상기 라이트드라이버의 인에블신호를 선택하여 제어신호를 생성하고 소정시간 지연후에 이 제어신호를 출력하여 상기 워드라인의 인에블 신호를 디스에블시키는 워드라인 콘트롤 부를 구비하여 데이터의 리드와 라이트가 종료된후에는 구동중인 워드라인의 인에블 신호를 디스에블시켜서 셀전류를 방지함을 특징으로 한다.
이하 첨부된 도면을 근가하여 본 발명을 상세히 설명한다.
도 3에 도시되어 있는 바와 같이, 본 발명은 입력되는 X어드레스를 해독하여 셀블럭의 해당 X어드레스(XDo1, XD1)를 출력하는 X어드레스 디코더(20)와, 상기 출력되는 X어드레스(XDo1, XD1)를 입력으로하여 상응하는 셀블럭의 워드라인의 인에블 신호(WL)를 출력하는 워드라인 드라이버(21)와, 데이터가 저장되는 셀 마다 각각 연결되는 복수개의 워드라인과 이 워드라인에 교차하는 복수의 비트라인을 가지는 셀블럭(22)과, 상기 복수의 비트라인중 어느한쌍의 비트라인()을 선택하는 컬럼셀렉터(23)와, 리드시 센스앰프 인에블신호(SEN)에 의해 인에블되어 공통데이터라인()에 나타난 상기 컬럼셀렉터(23)를 통하여 선택된 비트라인의 신호를 증폭하여 출력시키는 센스 증폭기와 라이트시 라이트드라이버 인에블 신호(WDEN)에 의해 인에블되어 입력데이터를 공통데이터라인()에 출력시키는 라이트 드라이버로 형성되는 센스앰프 및 라이트드라이버(24)와, 입력되는 리드/라이트 식별신호(RWS)에 대응하여 상기 라이트 드라이버 인에블신호(WDEN)와 센스앰프 인에블신호(SEN)중의 어느하나를 선택하여 제어신호(PWC)를 생성하고 소정시간 지연된 상기 제어신호로 상기 X어드레스 디코더(20)의 인에블 신호를 디스에블시키도록 상기 X어드레스 디코더(20) 출력을 디스에블시키는 워드라인 콘트롤부(25)로 구성되어있다.
그리고 상기 워드라인 콘트롤부(25)는 도 5에 도시되어 있는 바와 같이, 라이트 드라이버 인에블신호(WDEN)를 반전시키는 인버터(INV1)와, 이 인버터(INV1)의 출력을 스위칭하는 트랜스미션 게이트(T1)와, 센스앰프인에블신호(SEN)를 스위칭하는 트랜스미션 게이트(T2)와, 상기 트랜스미션게이트(T1,T2)중의 어느하나가 선택되어 동작되도록 리드/라이트 식별신호(RWS)가 상기 트랜스미션 게이트(T1,T2)의 한 전극의 공통 접속점에 그리고 인버터(INV2)를 경유하여 상기 트랜스미션 게이트(T1,T2)의 타 전극에 각각 접속되며, 상기 트랜스미션 게이트(T1,T2)의 출력단은 공통접속되어 디레이(delay)의 입력에 연결되도록 구성되어 있다.
그리고 상기 센스앰프 및 라이트 드라이버(26)는 일체형으로 형성된 예를 들고 있으나, 이는 센스앰프 및 라이트드라이버를 별도로 구성하여도 되며, 또한 상기 워드라인 드라이버(21)와 상기 워드라인 콘트롤부(25)는 별도로 형성되어 있으나, 이들을 일체형으로 형성하여도 된다.
이와 같이 구성된 본 발명의 동작에 대하여 도 3 및 도 4a와 4b를 참조하여 설명한다.
먼저, 라이트(Wlite) 동작에 대하여 설명하면, 도 4a의 타이밍도에 도시된바와 같이, 셀블럭(22)의 소정셀에 저장하고자하는 데이터(Din)가 센스앰프 및 라이트 드라이버(24)로 입력된다. 이때, 라이트 패드입력파형은 본동작이 라이트임을 나타내기위해서가 로우(Low)레벨로 천이하고를 받아 워드라인 콘트롤부(25)의 리드/라이트 동작을 구분해주는 신호(RWS)가 라이트 임을 나타내기 위해 로우 레벨로 천이된다. 즉 RWS는 리드/라이트 구분신호로서 리드동작일때는 하이인에블되고 라이트 동작일때는 루우인에블된다.
한편, X어드레스 디코더(20)는 입력되는 X어드레스를 해독하여 해당되는 워드 라인 인에블신호를 생성하기위한 워드라인 드라이버(21)의 구동신호(XDo1, XD1)를 출력하며, 이 출력에 의해 해당되는 워드라인을 인에블시키는 신호(WL)가 출력되어 셀블럭(23)의 소정 워드라인이 인에블되어 원하는 로우셀(Row Cell)이 선택된다.
이때, 센스앰프 및 라이트드라이버(24)에 데이터(Din)가 입력되고 로우상태의 라이트 드라이버 인에블신호(WDEN)에 의해 라이트 드라이버가 작동되어 공통데이터라인()상에 나누어 컬럼셀렉터(23)로 보내면, 컬럼 셀렉터(23)는 해당되는 컬럼(Columm)의 비트라인()이 선택되고, 이것에 의해 상기 인에블되어 방전되어있는 해당 워드라인에 접속되어있는 셀에 데이터가 저장하게된다.
또한 도 5에 도시된 바와 같이 워드라인 콘트롤부(25)에 로우상태의 리드라이트 식별신호(RWS)가 입력되면, 트랜스미션게이트(T1)가 도통되고 역시 입력되는 로우상태의 라이트 드라이버 인에블 신호(WDEN)가 인버터(INV1)를 통해 하이레벨로 반전된후 도통상태의 트랜스미션게이트(T1)를 통하여 디데이(Relay)에 입력된후 소정시간, 즉 데이터(Din)가 입력되어 소정셀에 데이터 저장이 완출되는 시간이 지난후, 하이레벨의 제어신호(PWC)가 X어드레스 디코더(20)에 입력되어 출력(XDo)를 로우상태에서 하이 상태로 되게하고 이것에 의해 워드라인 드라이버(21)의 출력(WL)이 로우레벨로 되어 인에블되어 활성화되어 있는 워드라인을 디스에블시키게 된다.
이로인해 다음의 리드 또는 라이트가 계속될때까지 디스에블 상태로 있게 되므로 디스에블된후에는 활성중인 셀을 통하여 누설되는 전류소모가 없어지게된다.
한편, 리드 동작시에는 도 4b의 타이밍도와 같이가 루우레벨로 되고 이에 따라 리드 라이트식별신호(RWS)는 하이레벨로 된다.
그리고, 입력되는 X어드레스를 X어드레스디코더(20)가 해독하여 XD1가 하이레벨로 XDo이 로우레벨로 출력하고, 워드라인 드라이버(21)는 이들 신호(XDo1, XD1)을 입력받아 해당 워드라인을 인에블시키는 신호(WL)를 발생시켜 셀블럭(22)의 원하는 로우셀(Row Cell)를 활성화시킨다. 이때 컬럼셀렉터(23)에 의해 소정 비트라인()이 선택되어 해당되는 셀의 데이터가 판독된후 공통 데이터라인()를 통해 센스앰프 및 라이트드라이버(24)에 입력된다.
한편, 리드시에는 하이레벨의 센스 앰프인에블신호(SEN)가 센스앰프 및 라이트 드라이버(24) 및 워드라인 콘트롤부(25)에 입력하게되고, 그 이전에 하이레벨의 리드라이트 식별신호(RWS)가 워드라인 콘트롤부(25)에 입력하게 된다. 따라서 공통 데이터 라인()의 신호가 센스 앰프 및 라이트드라이버(24)의 센스앰프를 통하여 데이터(Dout)를 출력하게 되며, 하이레벨의 센스앰프 인에블(SEN)와 하이레벨의 리드 라이트 식별신호(RWS)가 워드라인 콘트롤부(25)에 입력되면, 도 5에 도시된바와 같이, 트랜스미션게이트(T2)가 도통되고 이 트랜스미션게이트(T2)를 통하여 하이레벨의 센스앰프 인에블신호(SEN)가 디레이(Eelay)를 거쳐 소정시간(즉, 리드가 완료되는 시간)이 경과된후 하이레벨의 제어신호(PWC)로 되어 X어드레스디코더(20)에 입력되고 이것에 의해 로우레벨의 XDo(그리고 하이레벨의 XD1)을 하이레벨(그리고 로우레벨)로 디스에블시키고 이를 입력으로하는 워드라인 드라이버(21)가 워드라인 드라이버 인에블신호(WL)를 하이레벨에서 로우레벨의 디스에블상태로 되게 하므로 활성중인 셀블럭(22)내의 셀의 구동이 중지되어 셀의 전류가 더 이상 흐르지 못하게 된다.
이상과 같이 본 발명은 원하는 셀에 데이터를 저장하거나 또는 원하는 셀로부터 데이터를 리드한후에 활성중인 워드라인을 디스에블시킴으로써 더 이상 셀로부터 전류가 흐르지 못하게 되므로 셀의 전류 소모를 최소화시킬수 있다는 효과가 있다.

Claims (4)

  1. 입력되는 X어드레스를 해독하여 상응하는 셀블럭의 X어드레스를 출력하는 X어드레스디코더와, 상기 출력되는 X어드레스를 입력으로하여 셀블럭의 해당 워드라인 인에블 신호를 생성하여 출력하는 워드라인 드라이버와, 데이터가 저장되는 셀마다 각각 연결되는 복수개의 워드라인과 이에 교차하는 복수의 비트라인을 가지는 셀블럭과, 상기 복수의 비트라인 중 어느 한쌍의 비트라인을 선택하는 컬럼셀렉터와, 리드시 상기 컬럼셀렉터의 출력을 증폭하여 출력시키는 센스 앰프와 라이트시에 데이터를 입력받아 구동신호를 발생하는 라이트 드라이버를 구비하는 SRAM 디바이스에 있어서,
    입력되는 리드/라이트 식별 신호에 따라 리드시에는 상기 센스앰프의 인에블 신호를 선택하고 라이트시에는 상기 라이트 드라이버의 인에블신호를 선택하여 제어신호를 생성하고 소정시간 지연후에 이 제어신호를 출력하여 상기 워드라인의 인에블 신호를 디스에블 시키는 워드라인 콘트롤부를 구비함을 특징으로하는 SRAM 디바이스의 워드라인 콘트롤 회로
  2. 청구항 1에 있어서,
    상기 소정 시간은 리드 및 라이트 동작이 각각 완료되는 시간으로 설정함됨 특징으로하는 SRAM 디바이스의 워드라인 콘트롤 회로.
  3. 청구항 1에 있어서,
    상기 워드라인 콘트롤 부는, 상기 라이트 드라이버의 인에블신호(WDEN)를 반전시키는 제 1 인버터(INV1)와, 이 인버터의 출력을 스위칭하는 제 1 트랜스미션게이트(T1)와, 상기 센스 앰프의 인에블신호(SEN)를 스위칭하는 제 2 트랜스 미션게이트(T2)와, 상기 리드 라이트 식별신호(RWS)를 반전시키는 제 2 인버터(INV2)와, 상기 제 1 및 제 2 트랜스미션 게이트(T1,T2)의 출력을 지연시키는 디레이(Delay)를 구비하고, 리드라이트 식별신호(RWS)에 의해, 상기 제 1 및 제 2 트랜스 미션게이트(T1,T2) 중 어느하나가 선택되어 동작되도록 상기 제 1 및 제 2 트랜스 미션 게이트의 공통접속점에, 그리고 제 2 인버터(INV2)를 경유하여 상기 제 1 및 제 2 트랜스 미션 게이트의 다른 전극에 리드라이트 식별신호(RWS)가 각각 접속되며, 상기 제 1 및 제 2 트랜스 미션의 출력이 디fp이(Delay)의 입력에 연결되도록 구성됨을 특징으로 하는 SRAM 디바이스의 워드라인 콘트롤 회로.
  4. 청구항 3에 있어서,
    상기 워드라인 콘트롤부는, 상기 입력신호(WDEN, SEN, RWS)를 입력받아 생성되는 펄스 워드라인 콘트롤신호(PWC)를 상기 X어드레스 디코더(20)에 입력되도록 하여 X어드레스 디코더(20)의 출력을 디스에블 시키도록 구성됨을 특징으로 하는 SRAM 디바이스의 워드라인 콘트롤 회로.
KR10-2000-0076014A 2000-12-13 2000-12-13 Ｓｒａｍ 디바이스의 워드라인 콘트롤 회로 KR100379545B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0076014A KR100379545B1 (ko) 2000-12-13 2000-12-13 Ｓｒａｍ 디바이스의 워드라인 콘트롤 회로
JP2001357146A JP4025537B2 (ja) 2000-12-13 2001-11-22 Ｓｒａｍデバイスのワードライン制御回路
US10/013,353 US6512718B2 (en) 2000-12-13 2001-12-13 Circuit for controlling wordline in SRAM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0076014A KR100379545B1 (ko) 2000-12-13 2000-12-13 Ｓｒａｍ 디바이스의 워드라인 콘트롤 회로

Publications (2)

Publication Number Publication Date
KR20020047543A true KR20020047543A (ko) 2002-06-22
KR100379545B1 KR100379545B1 (ko) 2003-04-10

Family

ID=19703022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0076014A KR100379545B1 (ko) 2000-12-13 2000-12-13 Ｓｒａｍ 디바이스의 워드라인 콘트롤 회로

Country Status (3)

Country Link
US (1) US6512718B2 (ko)
JP (1) JP4025537B2 (ko)
KR (1) KR100379545B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850456B2 (en) * 2003-06-26 2005-02-01 International Business Machines Corporation Subarray control and subarray cell access in a memory module
US20060171243A1 (en) * 2005-01-31 2006-08-03 Atsushi Kawasumi Memory array circuit with word line timing control for read operations and write operations
KR100712539B1 (ko) 2005-11-23 2007-04-30 삼성전자주식회사 반도체 메모리 장치의 칼럼 디코더 및 반도체 메모리장치의 칼럼 선택 라인 신호 발생 방법
JP2007299485A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体メモリ
US8619477B2 (en) * 2010-07-20 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Two-port SRAM write tracking scheme
US9340325B2 (en) * 2014-01-16 2016-05-17 Josephine Pontoriero Apparatus to facilitate separation of layers of material
US9606742B1 (en) 2015-12-14 2017-03-28 Oracle International Corporation Variable pulse widths for word line activation using power state information
US10522218B2 (en) 2017-11-15 2019-12-31 Samsung Electronics Co., Ltd. Methods and apparatuses to reduce power dissipation in a static random access memory (SRAM) device
CN117095719B (zh) * 2023-08-25 2024-06-11 广州市粤港澳大湾区前沿创新技术研究院 一种控制电路及存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100300622B1 (ko) * 1993-01-29 2001-11-22 사와무라 시코 반도체 기억장치
US5812482A (en) * 1996-11-13 1998-09-22 Integrated Silicon Solution Inc. Wordline wakeup circuit for use in a pulsed wordline design
US6055203A (en) * 1997-11-19 2000-04-25 Waferscale Integration Row decoder
KR100316713B1 (ko) * 1999-06-26 2001-12-12 윤종용 반도체 메모리 장치 및 이에 적합한 구동신호 발생기

Also Published As

Publication number Publication date
US6512718B2 (en) 2003-01-28
KR100379545B1 (ko) 2003-04-10
JP4025537B2 (ja) 2007-12-19
JP2002197871A (ja) 2002-07-12
US20020071323A1 (en) 2002-06-13

Similar Documents

Publication Publication Date Title
KR100507379B1 (ko) 워드라인 구동 회로
KR100271626B1 (ko) 비트라인 센스앰프의 오버드라이빙방법
KR19980075716A (ko) 메모리 소자의 소모 전력 자동 감소 회로
US9087564B2 (en) Semiconductor storage having different operation modes
JP2007172715A (ja) 半導体記憶装置およびその制御方法
KR100945804B1 (ko) 반도체 메모리 장치
KR20020047543A (ko) Ｓｒａｍ 디바이스의 워드라인 콘트롤 회로
KR100459228B1 (ko) 불휘발성 강유전체 메모리 장치 및 그 구동방법
KR100663771B1 (ko) 반도체 기억 장치
JP2007018584A (ja) 半導体記憶装置
JP2511910B2 (ja) 半導体記憶装置
KR100924331B1 (ko) 반도체 메모리 소자의 센스앰프 전원 공급 회로
US20030086320A1 (en) Semiconductor device having integrated memory and logic
US8659321B2 (en) Semiconductor device having sense amplifier
KR101171254B1 (ko) 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치
KR100813553B1 (ko) 반도체 메모리 장치의 전압 생성 회로
KR100316521B1 (ko) 반도체 메모리의 오버 드라이브 회로
US6473347B2 (en) Semiconductor device having memory with effective precharging scheme
KR100640786B1 (ko) 반도체 기억 소자의 워드 라인 인에이블 회로 및 방법
KR100428684B1 (ko) 제어신호의 마스킹을 고려한 반도체 기억장치
KR100567528B1 (ko) 슈도 에스램의 프리차지 제어 회로
KR100562980B1 (ko) 반도체 메모리 장치
KR100498186B1 (ko) 데이터 리드의 오동작을 방지하기 위한페이지액티브회로를 구비한 의사 에스램
KR100239882B1 (ko) 기입 동작시 소모되는 전류를 줄이기 위한 워드라인 구동회로 및 이를 이용한 sram 장치
KR100253285B1 (ko) 번-인 모드를 고려한 자동 전력 감소 펄스폭 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee