KR101143472B1 - 반도체 장치 및 제어전압 전달방법 - Google Patents

반도체 장치 및 제어전압 전달방법 Download PDF

Info

Publication number
KR101143472B1
KR101143472B1 KR1020100072677A KR20100072677A KR101143472B1 KR 101143472 B1 KR101143472 B1 KR 101143472B1 KR 1020100072677 A KR1020100072677 A KR 1020100072677A KR 20100072677 A KR20100072677 A KR 20100072677A KR 101143472 B1 KR101143472 B1 KR 101143472B1
Authority
KR
South Korea
Prior art keywords
voltage
selection signal
transmission line
signal transmission
level
Prior art date
Application number
KR1020100072677A
Other languages
English (en)
Other versions
KR20120011111A (ko
Inventor
박명진
이상규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100072677A priority Critical patent/KR101143472B1/ko
Priority to US12/982,958 priority patent/US8320188B2/en
Publication of KR20120011111A publication Critical patent/KR20120011111A/ko
Application granted granted Critical
Publication of KR101143472B1 publication Critical patent/KR101143472B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

반도체 장치는 선택신호 전송라인을 통해서 전송되는 선택신호에 응답하여 제1 전송라인을 통해서 전송되는 제어전압을 제2 전송라인으로 전달하는 제어전압 전달부와, 선택신호를 선택신호 전송라인으로 구동하는 선택신호 구동부와, 선택신호 전송라인의 전압레벨이 목표된 레벨이상 상승하면 선택신호 전송라인을 플로팅(Floating) 시키는 전압 부스팅 제어부를 포함한다.

Description

반도체 장치 및 제어전압 전달방법{SEMICONDUCTOR APPARATUS AND METHOD OF TRANSFERRING CONTROL VOLTAGE}
본 발명은 반도체 장치 및 반도체 메모리 장치에 관한 것으로서, 제어전압을 효율적으로 전달하는 기술에 관한 것이다.
플래시 메모리 장치는 프로그래밍 동작상태에서 복수의 로컬 워드라인 중 선택된 로컬 워드라인은 워드라인 프로그래밍 전압으로 구동되고, 선택되지 않은 나머지 로컬 워드라인은 워드라인 프로그래밍 전압보다 낮은 레벨을 갖는 워드라인 패스전압으로 구동된다.
내부전압 생성회로에서 생성된 워드라인 프로그래밍 전압 및 워드라인 패스전압은 글로벌 워드라인을 통해서 전송되며, 전압 전달용 트랜지스터를 통해서 해당 로컬 워드라인에 선택적으로 전달된다. 이때, 전압 전달용 트랜지스터는 전압전달 효율성을 확보하기 위해 높은 전압레벨을 갖는 선택신호를 통해서 제어된다.
한편, 워드라인 프로그래밍 전압은 매우 높은 전압이므로 워드라인 프로그래밍 전압의 전압레벨이 높아질수록 바디 이펙트(Body Effect) 등으로 인하여 전압 전달용 트랜지스터의 임계전압(Threshold Voltage, Vth)이 상승한다. 전압 전달용 트랜지스터의 임계전압(Threshold Voltage)이 상승할수록 전압 전달 효율성이 떨어지게 되는데, 이를 극복하기 위하여 전압 전달용 트랜지스터를 제어하는 선택신호의 전압레벨을 상승시키는 기술이 주요 사용되고 있다. 하지만, 트랜지스터의 브레이크 다운(Breakdown) 전압을 고려할 경우 내부전압 생성회로에서 선택신호의 전압레벨을 상승시키는데도 한계가 발생하게 된다.
본 발명은 제어전압을 효율적으로 전달할 수 있는 반도체 장치 및 제어전압 전달방법을 제공한다.
또한, 본 발명은 워드라인 제어전압을 효율적으로 전달할 수 있는 반도체 메모리 장치를 제공한다.
본 발명의 일 실시예에 따르면, 선택신호 전송라인을 통해서 전송되는 선택신호에 응답하여 제1 전송라인을 통해서 전송되는 제어전압을 제2 전송라인으로 전달하는 제어전압 전달부; 상기 선택신호를 상기 선택신호 전송라인으로 구동하는 선택신호 구동부; 및 상기 선택신호 전송라인의 전압레벨이 목표된 레벨이상 상승하면 상기 선택신호 전송라인을 플로팅(Floating) 시키는 전압 부스팅 제어부;를 포함하는 반도체 장치가 제공된다.
또한, 본 발명의 또 다른 실시예에 따르면, 선택신호 전송라인을 통해서 전송되는 선택신호에 응답하여 제1 전송라인을 통해서 전송되는 제어전압을 제2 전송라인으로 전달하는 제어전압 전달방법에 있어서, 상기 선택신호 전송라인의 전압레벨이 목표된 레벨이상 상승하면 상기 선택신호 전송라인을 플로팅(Floating)시키는 단계; 및 상기 제1 전송라인을 통해서 전송되는 제어전압의 전압레벨이 상승함에 따라 상기 선택신호 전송라인의 전압레벨이 부스팅(Boosting) 되는 단계;를 포함하는 제어전압 전달방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 구성도이다.
도 3은 도 2의 반도체 메모리 장치의 좀 더 구체적인 제1 실시예를 나타낸 도면이다.
도 4는 도 2의 반도체 메모리 장치의 좀 더 구체적인 제2 실시예를 나타낸 도면이다.
도 5는 도 2의 반도체 메모리 장치의 좀 더 구체적인 제3 실시예를 나타낸 도면이다.
도 6은 도 2 내지 도 5의 반도체 메모리 장치의 내부동작을 나타낸 타이밍 다이어그램이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
참고적으로, 도면 및 상세한 설명에서 소자, 블록 등을 지칭할 때 사용하는 용어, 기호, 부호등은 필요에 따라 세부단위별로 표기할 수도 있으므로, 동일한 용어, 기호, 부호가 전체회로에서 동일한 소자 등을 지칭하지 않을 수도 있음에 유의하자. 일반적으로 회로의 논리신호 및 이진 데이터 값은 전압레벨에 대응하여 하이레벨(HIGH LEVEL, H) 또는 로우레벨(LOW LEVEL, L)로 구분하며, 각각 '1' 과 '0' 등으로 표현하기도 한다. 또한, 필요에 따라 추가적으로 하이임피던스(High Impedance, Hi-Z) 상태 등을 가질 수 있다고 정의하고 기술한다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성도이다.
본 실시예에 따른 반도체 메모리 장치는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 1을 참조하면, 반도체 메모리 장치는 선택신호 구동부(10)와, 제어전압 전달부(20)로 구성된다.
선택신호 구동부(10)는 구동 인에이블 신호(RD_EN)의 제어에 따라 구동 전압단(VPP)의 전압을 이용하여 선택신호(SEL)를 선택신호 전송라인(BLCWL)으로 구동한다. 따라서 구동 인에이블 신호(RD_EN)가 하이레벨로 활성화 되면, 선택신호 전송라인(BLCWL)의 전압레벨은 구동 전압단(VPP)의 전압, 즉 승압전압(VPP)을 통해서 상승하게 된다.
제어전압 전달부(20)는 복수의 글로벌 워드라인(GWL<0>~GWL<N>)과 복수의 로컬 워드라인(WL<0>~WL<N>) 사이에 각각 접속되며, 선택신호(SEL)의 제어를 받는 복수의 NMOS 트랜지스터(MN_0~MN_N)로 구성된다. 참고적으로 본 실시예에서는 하나의 선택신호(SEL)가 복수의 NMOS 트랜지스터(MN_0~MN_N)를 모두 제어하는 형태로 간략하게 도시되었으나, 복수의 선택신호가 각각 복수의 NMOS 트랜지스터(MN_0~MN_N)를 제어하는 형태로 구성될 수 있다.
복수의 글로벌 워드라인(GWL<0>~GWL<N>)을 통해서 워드라인 프로그래밍 전압(VPGM) 및 워드라인 패스전압(VPASS)이 전송되고 있을 때, 복수의 NMOS 트랜지스터(MN_0~MN_N)에 고전압의 선택신호(SEL)가 인가되면, 복수의 NMOS 트랜지스터(MN_0~MN_N)가 턴온(TURN ON) 되어 워드라인 프로그래밍 전압(VPGM) 및 워드라인 패스전압(VPASS)이 복수의 로컬 워드라인(WL<0>~WL<N>)으로 전달된다.
도 2는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 구성도이다.
본 실시예에 따른 반도체 메모리 장치는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 2를 참조하면, 반도체 메모리 장치는 승압전압 발생부(100)와, 선택신호 구동부(200)와, 제어전압 전달부(300)와, 전압 부스팅 제어부(400)를 포함한다.
상기와 같이 구성되는 반도체 메모리 장치의 세부구성과 주요동작을 살펴보면 다음과 같다.
승압전압 발생부(100)는 전하 펌핑(Charge Pumping)을 수행하여 워드라인 제어전압(VPGM,VPASS) 및 승압전압(VPP)을 생성한다. 워드라인 제어전압(VPGM,VPASS)은 워드라인 프로그래밍 전압(VPGM)과 워드라인 패스전압(VPASS)을 포함한다.
선택신호 구동부(200)는 승압전압(VPP)을 이용하여 선택신호(SEL)를 선택신호 전송라인(BLCWL)으로 구동한다.
제어전압 전달부(300)는 선택신호 전송라인(BLCWL)을 통해서 전송된 선택신호(SEL)에 응답하여 복수의 글로벌 워드라인(GWL<0>~GWL<N>)을 통해서 전송되는 워드라인 제어전압(VPGM,VPASS)을 복수의 로컬 워드라인(WL<0>~WL<N>)으로 전달한다. 본 실시예에서 제어전압 전달부(300)는 복수의 글로벌 워드라인(GWL<0>~GWL<N>)과 복수의 로컬 워드라인(WL<0>~WL<N>) 사이에 각각 접속되며, 선택신호(SEL)의 제어를 받는 복수의 NMOS 트랜지스터(MN_0~MN_N)로 구성된다. 참고적으로 본 실시예에서는 하나의 선택신호(SEL)가 복수의 NMOS 트랜지스터(MN_0~MN_N)를 모두 제어하는 형태로 간략하게 도시되었으나, 복수의 선택신호가 각각 복수의 NMOS 트랜지스터(MN_0~MN_N)를 제어하는 형태로 구성될 수 있다.
한편, 선택신호 전송라인(BLCWL)과 복수의 글로벌 워드라인(GWL<0>~GWL<N>) 사이의 커플링 캐패시턴스(Coupling Capacitance)에 의해서 복수의 글로벌 워드라인(GWL<0>~GWL<N>)의 전압레벨이 상승하면 선택신호 전송라인(BLCWL)의 전압레벨이 부스팅(Boosting) 된다.
전압 부스팅 제어부(400)는 선택신호 전송라인(BLCWL)의 전압레벨이 목표된 레벨이상 상승하면 선택신호 전송라인(BLCWL)을 플로팅(Floating) 시킨다. 즉, 선택신호 전송라인(BLCWL)의 전압레벨이 부스팅(Boosting) 되어 승압전압(VPP) 이상 상승하면 전압 부스팅 제어부(400)는 선택신호 전송라인(BLCWL)을 전기적으로 플로팅(Floating) 시킨다. 이때 선택신호 전송라인(BLCWL)은 전기적으로 플로팅(Floating) 되어 있으므로 부스팅(Boosting)된 전압레벨을 계속해서 유지한다. 선택신호 전송라인(BLCWL)은 승압전압(VPP)보다 높은 부스팅(Boosting)된 전압레벨을 유지하므로, 복수의 NMOS 트랜지스터(MN_0~MN_N)의 전압전달 효율이 향상된다.
요약하면, 복수의 글로벌 워드라인(GWL<0>~GWL<N>)을 통해서 전송되는 워드라인 제어전압(VPGM,VPASS)에 의해서 승압 전압단(VPP)의 전압으로 프리차지된 선택신호 전송라인(BLCWL)의 전압레벨이 부스팅(Boosting) 되어 승압전압(VPP)보다 높은 레벨을 유지하게 된다. 즉, 선택신호(SEL)는 초기에는 승압 전압단(VPP)의 전압으로 구동되다가, 최종적으로 부스팅(Boosting) 동작에 의해서 승압 전압단(VPP)의 전압보다 높은 레벨로 상승한다.
도 3은 도 2의 반도체 메모리 장치의 좀 더 구체적인 제1 실시예를 나타낸 도면이다.
도 3을 참조하면, 반도체 메모리 장치는 승압전압 발생부(100)와, 선택신호 구동부(200A)와, 제어전압 전달부(300)와, 전압 부스팅 제어부(400A)를 포함한다.
승압전압 발생부(100)는 전하 펌핑(Charge Pumping)을 수행하여 워드라인 제어전압(VPGM,VPASS) 및 승압전압(VPP)을 생성한다. 워드라인 제어전압(VPGM,VPASS)은 워드라인 프로그래밍 전압(VPGM)과 워드라인 패스전압(VPASS)을 포함한다.
선택신호 구동부(200A)는 구동 인에이블 신호(RD_EN)의 제어에 따라 승압 전압단(VPP)의 승압전압(VPP)을 이용하여 선택신호(SEL)를 구동하는 복수의 트랜지스터(MN10,MP11)로 구성된다. 이때, 복수의 트랜지스터(MN10,MP11) 중 제1 트랜지스터(MN10)의 드레인단은 승압 전압단(VPP)에 접속되고, 소오스단은 제1 노드(N1)에 접속되며 게이트단은 선택신호 전송라인(BLCWL)에 접속된다. 또한, 제2 트랜지스터(MP11)의 소오스단 및 드레인단은 제1 노드(N1)와 제2 노드(N2) 사이에 접속되며 게이트단은 구동 인에이블 신호(RD_EN)를 입력받는다.
전압 부스팅 제어부(400A)는 선택신호 전송라인(BLCWL)의 전압레벨이 목표된 레벨이상 상승하면, 선택신호 전송라인(BLCWL)을 전기적으로 플로팅(Floating) 시키는 플로팅용 트랜지스터(MP12)로 구성된다. 플로팅용 트랜지스터(MP12)의 소오스단 및 드레인단은 제2 노드(N2)와 선택신호 전송라인(BLCWL) 사이에 접속되며 게이트단은 선택신호 전송라인(BLCWL)에 접속된다. 즉, 플로팅용 트랜지스터(MP12)는 다이오드 형태로 접속된다.
구동 인에이블 신호(RD_EN)가 하이레벨로 활성화 되면, 선택신호 전송라인(BLCWL)의 전압레벨은 승압 전압단(VPP)의 전압, 즉 승압전압(VPP)을 통해서 상승하게 된다. 한편, 선택신호 전송라인(BLCWL)과 복수의 글로벌 워드라인(GWL<0>~GWL<N>) 사이의 커플링 캐패시턴스(Coupling Capacitance)에 의해서 복수의 글로벌 워드라인(GWL<0>~GWL<N>)의 전압레벨이 상승하면 선택신호 전송라인(BLCWL)의 전압레벨이 부스팅(Boosting) 된다.
선택신호 전송라인(BLCWL)의 전압레벨이 승압전압(VPP)에 도달하면 플로팅용 트랜지스터(MP12)에 의해서 선택신호 전송라인(BLCWL)은 전기적으로 플로팅(Floating) 된다. 즉, 선택신호 전송라인(BLCWL)의 전압레벨이 부스팅(Boosting) 되어 승압전압(VPP) 이상 상승하면, 플로팅용 트랜지스터(MP12)에 의해서 선택신호 전송라인(BLCWL)이 전기적으로 플로팅(Floating) 된다. 이때 선택신호 전송라인(BLCWL)은 전기적으로 플로팅(Floating) 되어 있으므로 부스팅(Boosting)된 전압레벨을 계속해서 유지한다. 선택신호 전송라인(BLCWL)은 승압전압(VPP)보다 높은 부스팅(Boosting)된 전압레벨을 유지하므로, 제어전압 전달부(300)의 복수의 NMOS 트랜지스터(MN_0~MN_N)의 전압전달 효율이 향상된다.
도 4는 도 2의 반도체 메모리 장치의 좀 더 구체적인 제2 실시예를 나타낸 도면이다.
도 4를 참조하면, 반도체 메모리 장치는 승압전압 발생부(100)와, 선택신호 구동부(200B)와, 제어전압 전달부(300)와, 전압 부스팅 제어부(400B)를 포함한다.
승압전압 발생부(100)는 전하 펌핑(Charge Pumping)을 수행하여 워드라인 제어전압(VPGM,VPASS) 및 승압전압(VPP)을 생성한다. 워드라인 제어전압(VPGM,VPASS)은 워드라인 프로그래밍 전압(VPGM)과 워드라인 패스전압(VPASS)을 포함한다.
선택신호 구동부(200B)는 구동 인에이블 신호(RD_EN1)의 제어에 따라 승압 전압단(VPP)의 승압전압(VPP)을 이용하여 선택신호(SEL)를 구동하는 복수의 트랜지스터(MN10,MN11)로 구성된다. 이때, 복수의 트랜지스터(MN10,MN11) 중 제1 트랜지스터(MN10)의 드레인단은 승압 전압단(VPP)에 접속되고, 소오스단은 제1 노드(N1)에 접속되며 게이트단은 선택신호 전송라인(BLCWL)에 접속된다. 또한, 제2 트랜지스터(MN11)의 드레인단 및 소오스단은 제1 노드(N1)와 선택신호 전송라인(BLCWL) 사이에 접속되며 게이트단은 구동 인에이블 신호(RD_EN1)를 입력받는다. 여기에서 구동 인에이블 신호(RD_EN1)는 예정된 구간동안 승압전압(VPP)으로 펄싱하는 신호로 정의된다. 즉, 구동 인에이블 신호(RD_EN1)가 승압전압(VPP)을 유지하는 동안 선택신호 전송라인(BLCWL)의 전압레벨은 제1 트랜지스터(MN10)의 임계전압만큼 반복적으로 상승하여 거의 승압전압(VPP)까지 도달하게 된다. 이후에 선택신호 전송라인(BLCWL)이 부스팅 되어 전압레벨이 상승할 때, 구동 인에이블 신호(RD_EN1)는 접지전압(VSS)레벨로 하강한다.
전압 부스팅 제어부(400B)는 선택신호 전송라인(BLCWL)의 전압레벨이 목표된 레벨이상 상승하면, 선택신호 전송라인(BLCWL)을 전기적으로 플로팅(Floating) 시키는 플로팅용 트랜지스터(MP12)로 구성된다. 플로팅용 트랜지스터(MP12)의 소오스단 및 드레인단은 승압 전압단(VPP)과 선택신호 전송라인(BLCWL) 사이에 접속되며 게이트단은 선택신호 전송라인(BLCWL)에 접속된다. 즉, 플로팅용 트랜지스터(MP12)는 다이오드 형태로 접속된다.
구동 인에이블 신호(RD_EN1)가 하이레벨로 활성화 되면, 선택신호 전송라인(BLCWL)의 전압레벨은 승압 전압단(VPP)의 전압, 즉 승압전압(VPP)을 통해서 상승하게 된다. 한편, 선택신호 전송라인(BLCWL)과 복수의 글로벌 워드라인(GWL<0>~GWL<N>) 사이의 커플링 캐패시턴스(Coupling Capacitance)에 의해서 복수의 글로벌 워드라인(GWL<0>~GWL<N>)의 전압레벨이 상승하면 선택신호 전송라인(BLCWL)의 전압레벨이 부스팅(Boosting) 된다.
선택신호 전송라인(BLCWL)의 전압레벨이 승압전압(VPP)에 도달하면 플로팅용 트랜지스터(MP12)에 의해서 선택신호 전송라인(BLCWL)은 전기적으로 플로팅(Floating) 된다. 즉, 선택신호 전송라인(BLCWL)의 전압레벨이 부스팅(Boosting) 되어 승압전압(VPP) 이상 상승하면, 플로팅용 트랜지스터(MP12)에 의해서 선택신호 전송라인(BLCWL)이 전기적으로 플로팅(Floating) 된다. 이때 선택신호 전송라인(BLCWL)은 전기적으로 플로팅(Floating) 되어 있으므로 부스팅(Boosting)된 전압레벨을 계속해서 유지한다. 선택신호 전송라인(BLCWL)은 승압전압(VPP)보다 높은 부스팅(Boosting)된 전압레벨을 유지하므로, 제어전압 전달부(300)의 복수의 NMOS 트랜지스터(MN_0~MN_N)의 전압전달 효율이 향상된다.
도 5는 도 2의 반도체 메모리 장치의 좀 더 구체적인 제3 실시예를 나타낸 도면이다.
도 5를 참조하면, 반도체 메모리 장치는 승압전압 발생부(100)와, 선택신호 구동부(200C)와, 제어전압 전달부(300)와, 전압 부스팅 제어부(400C)를 포함한다.
승압전압 발생부(100)는 전하 펌핑(Charge Pumping)을 수행하여 워드라인 제어전압(VPGM,VPASS) 및 승압전압(VPP)을 생성한다. 워드라인 제어전압(VPGM,VPASS)은 워드라인 프로그래밍 전압(VPGM)과 워드라인 패스전압(VPASS)을 포함한다.
선택신호 구동부(200C)는 구동 인에이블 신호(RD_EN1,RD_EN2)의 제어에 따라 승압 전압단(VPP)의 승압전압(VPP)을 이용하여 선택신호(SEL)를 구동하는 복수의 트랜지스터(MN11,MN12)로 구성된다. 이때, 복수의 트랜지스터(MN11,MN12) 중 제1 트랜지스터(MN11)의 드레인단 및 소오스단은 승압 전압단(VPP)과 제1 노드(N1)에 사이에 접속되며 게이트단은 제1 구동 인에이블 신호(RD_EN1)를 입력받는다. 또한, 제2 트랜지스터(MN2)의 드레인단 및 소오스단은 제1 노드(N1)와 선택신호 전송라인(BLCWL) 사이에 접속되며 게이트단은 제2 구동 인에이블 신호(RD_EN2)를 입력받는다. 여기에서 제1 및 제2 구동 인에이블 신호(RD_EN1,RD_EN2)는 예정된 구간동안 승압전압(VPP)으로 펄싱하는 신호로 정의된다. 즉, 제1 및 제2 구동 인에이블 신호(RD_EN1,RD_EN2)가 승압전압(VPP)을 유지하는 동안 선택신호 전송라인(BLCWL)의 전압레벨은 상승하기 시작하여 거의 승압전압(VPP)까지 도달하게 된다. 이후에 선택신호 전송라인(BLCWL)이 부스팅 되어 전압레벨이 상승할 때, 제1 및 제2 구동 인에이블 신호(RD_EN1,RD_EN2)는 접지전압(VSS)레벨로 하강한다.
전압 부스팅 제어부(400C)는 선택신호 전송라인(BLCWL)의 전압레벨이 목표된 레벨이상 상승하면, 선택신호 전송라인(BLCWL)을 전기적으로 플로팅(Floating) 시키는 복수의 플로팅용 트랜지스터(MN21,MN22)로 구성된다. 복수의 플로팅용 트랜지스터(MN21,MN22) 중 제1 플로팅용 트랜지스터(MN21)의 드레인단 및 소오스단은 승압 전압단(VPP)과 제2 노드(N2) 사이에 접속되고 게이트단은 승압 전압단(VPP)에 접속된다. 또한, 제2 플로팅용 트랜지스터(MN22)의 드레인단 및 소오스단은 제2 노드(N2)와 선택신호 전송라인(BLCWL) 사이에 접속되고 게이트단은 제2 노드(N2)에 접속된다. 복수의 플로팅용 트랜지스터(MN21,MN22)는 다이오드 형태로 접속된다.
제1 및 제2 구동 인에이블 신호(RD_EN1,RD_EN2)가 하이레벨(승압전압)로 활성화 되면, 선택신호 전송라인(BLCWL)의 전압레벨은 승압 전압단(VPP)의 전압, 즉 승압전압(VPP)을 통해서 점차 상승하게 된다. 한편, 선택신호 전송라인(BLCWL)과 복수의 글로벌 워드라인(GWL<0>~GWL<N>) 사이의 커플링 캐패시턴스(Coupling Capacitance)에 의해서 복수의 글로벌 워드라인(GWL<0>~GWL<N>)의 전압레벨이 상승하면 선택신호 전송라인(BLCWL)의 전압레벨이 부스팅(Boosting) 된다.
선택신호 전송라인(BLCWL)의 전압레벨이 승압전압(VPP)에 도달하면 복수의 플로팅용 트랜지스터(MN21,MN22)에 의해서 선택신호 전송라인(BLCWL)은 전기적으로 플로팅(Floating) 된다. 즉, 선택신호 전송라인(BLCWL)의 전압레벨이 부스팅(Boosting) 되어 승압전압(VPP) 이상 상승하면, 복수의 플로팅용 트랜지스터(MN21,MN22)에 의해서 선택신호 전송라인(BLCWL)이 전기적으로 플로팅(Floating) 된다. 이때 선택신호 전송라인(BLCWL)은 전기적으로 플로팅(Floating) 되어 있으므로 부스팅(Boosting)된 전압레벨을 계속해서 유지한다. 선택신호 전송라인(BLCWL)은 승압전압(VPP)보다 높은 부스팅(Boosting)된 전압레벨을 유지하므로, 제어전압 전달부(300)의 복수의 NMOS 트랜지스터(MN_0~MN_N)의 전압전달 효율이 향상된다.
도 6은 도 2 내지 도 5의 반도체 메모리 장치의 내부동작을 나타낸 타이밍 다이어그램이다.
도 6과 도 2 내지 도 5을 참조하여, 상기와 같이 구성되는 반도체 메모리 장치의 주요 내부동작을 설명하면 다음과 같다.
우선, 구동 인에이블 신호(RD_EN)가 하이레벨로 활성화 되면, 선택신호 구동부는 승압전압(VPP)으로 선택신호(SEL)를 구동하므로, 선택신호 전송라인(BLCWL)의 전압레벨이 상승하게 된다.
다음으로, 복수의 글로벌 워드라인(GWL<0>~GWL<N>)을 통해서 워드라인 제어전압(VPGM,VPASS)이 전달되면 커플링 캐패시턴스(Coupling Capacitance)에 의해서 선택신호 전송라인(BLCWL)의 전압레벨이 부스팅(Boosting) 된다. 이때, 선택신호 전송라인(BLCWL)은 전압 부스팅 제어부에 의해서 전기적으로 플로팅(Floating) 되므로, 부스팅된 전압레벨이 계속해서 유지된다.
선택신호 전송라인(BLCWL)은 제어전압 전달부(300)의 복수의 NMOS 트랜지스터(MN_0~MN_N)의 게이트단에 연결되어 있으므로, 부스팅된 전압레벨의 제어를 받는 복수의 NMOS 트랜지스터(MN_0~MN_N)의 전압전달 효율이 향상된다. 즉, 복수의 글로벌 워드라인(GWL<0>~GWL<N>)을 통해서 전송된 워드라인 제어전압(VPGM,VPASS)이 복수의 NMOS 트랜지스터(MN_0~MN_N)을 통해서 복수의 로컬 워드라인(WL<0>~WL<N>)으로 전달될 때의 전압전달 효율성이 향상된다.
참고적으로 본 발명의 실시예에서는 복수의 글로벌 워드라인(GWL<0>~GWL<N>)과 복수의 로컬 워드라인(WL<0>~WL<N>) 사이에 전압을 전달하는 기술에 대한 설명하였으나, 일반적인 반도체 장치의 복수의 전송라인 사이에 제어전압을 전달하는데도 제안된 기술적인 원리를 적용할 수 있을 것이다.
상술한 바와 같이 선택신호 전송라인을 통해서 전송되는 선택신호에 응답하여 제1 전송라인을 통해서 전송되는 제어전압을 제2 전송라인으로 전달하는 제어전압 전달방법은, 선택신호 전송라인의 전압레벨이 목표된 레벨이상 상승하면 선택신호 전송라인을 플로팅(Floating)시키는 단계와, 제1 전송라인을 통해서 전송되는 제어전압의 전압레벨이 상승함에 따라 선택신호 전송라인의 전압레벨이 부스팅(Boosting) 되는 단계를 포함한다. 참고적으로 선택신호 전송라인은 부스팅(Boosting) 되기 전에 예정된 전압레벨로 프리차지 되어 있다.
이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 참고적으로 본 발명의 기술적 사상과는 직접 관련이 없는 부분이지만, 본 발명을 보다 자세히 설명하기 위하여 추가적인 구성을 포함한 실시예를 예시할 수 있다. 또한, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active High) 또는 액티브 로우(Active Low)의 구성은 실시예에 따라 달라질 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 트랜지스터의 구성은 변경될 수 있다. 즉, PMOS 트랜지스터와 NMOS 트랜지스터의 구성은 서로 대체될 수 있을 것이며, 필요에 따라 다양한 트랜지스터를 이용하여 구현될 수 있다. 실시의 변경에 따른 구체적인 설명은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 승압전압 발생부
200,200A,200B,200C : 선택신호 구동부
300 : 제어전압 전달부
400 : 전압 부스팅 제어부
도면에서 PMOS 트랜지스터와 NMOS 트랜지스터는 각각 MPi, MNi (i=0,1,2, … ) 으로 표시함.

Claims (12)

  1. 선택신호 전송라인을 통해서 전송되는 선택신호에 응답하여 제1 전송라인을 통해서 전송되는 제어전압을 제2 전송라인으로 전달하는 제어전압 전달부;
    상기 선택신호를 상기 선택신호 전송라인으로 구동하는 선택신호 구동부; 및
    상기 선택신호 전송라인의 전압레벨이 목표된 레벨이상 상승하면 상기 선택신호 전송라인을 플로팅(Floating) 시키는 전압 부스팅 제어부;
    를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    전하 펌핑(Charge Pumping)을 수행하여 승압전압을 생성하는 승압전압 발생부를 더 포함하며, 상기 선택신호 구동부는 상기 승압전압을 구동전압으로 이용하여 상기 선택신호를 구동하는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 제어전압 전달부는,
    상기 제1 전송라인과 상기 제2 전송라인 사이에 접속되며, 상기 선택신호의 제어를 받는 전압전달용 트랜지스터를 포함하는 반도체 장치.
  4. 제1항에 있어서,
    상기 선택신호 구동부는,
    구동 인에이블 신호의 제어에 따라 구동 전압단의 전압을 이용하여 상기 선택신호를 구동하는 하나 또는 그 이상의 트랜지스터를 포함하는 반도체 장치.
  5. 제1항에 있어서,
    상기 전압 부스팅 제어부는,
    상기 선택신호 전송라인의 전압레벨이 목표된 레벨이상 상승하면, 상기 선택신호 전송라인을 전기적으로 플로팅(Floating) 시키는 하나 또는 그 이상의 트랜지스터를 포함하는 반도체 장치.
  6. 제1항에 있어서,
    상기 제1 전송라인은 글로벌 워드라인이고, 상기 제2 전송라인은 로컬 워드라인인 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서,
    상기 제어전압은 워드라인 프로그래밍 전압 또는 워드라인 패스 전압인 것을 특징으로 하는 반도체 장치.
  8. 선택신호 전송라인을 통해서 전송되는 선택신호에 응답하여 제1 전송라인을 통해서 전송되는 제어전압을 제2 전송라인으로 전달하는 제어전압 전달방법에 있어서,
    상기 선택신호 전송라인의 전압레벨이 목표된 레벨이상 상승하면 상기 선택신호 전송라인을 플로팅(Floating)시키는 단계; 및
    상기 제1 전송라인을 통해서 전송되는 제어전압의 전압레벨이 상승함에 따라 상기 선택신호 전송라인의 전압레벨이 부스팅(Boosting) 되는 단계;
    를 포함하는 제어전압 전달방법.
  9. 제8항에 있어서,
    상기 제1 전송라인은 글로벌 워드라인이고, 상기 제2 전송라인은 로컬 워드라인인 것을 특징으로 하는 제어전압 전달방법.
  10. 제8항에 있어서,
    상기 제어전압은 워드라인 프로그래밍 전압 또는 워드라인 패스 전압인 것을 특징으로 하는 제어전압 전달방법.
  11. 제8항에 있어서,
    상기 선택신호 전송라인을 예정된 전압레벨로 프리차지 하는 단계를 더 포함하는 제어전압 전달방법.
  12. 제8항에 있어서,
    전하펌핑을 통해서 생성된 승압전압으로 상기 선택신호를 구동하는 단계를 더 포함하는 제어전압 전달방법.
KR1020100072677A 2010-07-28 2010-07-28 반도체 장치 및 제어전압 전달방법 KR101143472B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100072677A KR101143472B1 (ko) 2010-07-28 2010-07-28 반도체 장치 및 제어전압 전달방법
US12/982,958 US8320188B2 (en) 2010-07-28 2010-12-31 Semiconductor apparatus and method for transferring control voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100072677A KR101143472B1 (ko) 2010-07-28 2010-07-28 반도체 장치 및 제어전압 전달방법

Publications (2)

Publication Number Publication Date
KR20120011111A KR20120011111A (ko) 2012-02-07
KR101143472B1 true KR101143472B1 (ko) 2012-05-08

Family

ID=45526586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100072677A KR101143472B1 (ko) 2010-07-28 2010-07-28 반도체 장치 및 제어전압 전달방법

Country Status (2)

Country Link
US (1) US8320188B2 (ko)
KR (1) KR101143472B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006090442A1 (ja) * 2005-02-23 2006-08-31 Spansion Llc 半導体装置およびその制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225182A (ja) 1990-12-26 1992-08-14 Toshiba Corp 半導体記憶装置
JP4579493B2 (ja) 2000-08-03 2010-11-10 スパンション エルエルシー 不揮発性半導体記憶装置及びデータ読出し方法
US6347052B1 (en) * 2000-08-31 2002-02-12 Advanced Micro Devices Inc. Word line decoding architecture in a flash memory
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
JP2004295970A (ja) 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
JP4645119B2 (ja) 2004-09-24 2011-03-09 トヨタ自動車株式会社 無段変速機の制御装置
JP2008112507A (ja) 2006-10-30 2008-05-15 Toshiba Corp 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006090442A1 (ja) * 2005-02-23 2006-08-31 Spansion Llc 半導体装置およびその制御方法

Also Published As

Publication number Publication date
KR20120011111A (ko) 2012-02-07
US8320188B2 (en) 2012-11-27
US20120026800A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
KR100609576B1 (ko) 플래쉬 메모리 소자의 블럭 스위치
US10325650B2 (en) Semiconductor storage device
US8446784B2 (en) Level shifting circuit
US10476498B2 (en) Power-up signal generation circuit and semiconductor device including the same
US9219482B2 (en) High voltage switch circuit and nonvolatile memory including the same
JP2007323808A (ja) 半導体記憶装置用ｘデコーダ
US9741410B2 (en) Memory circuitry using write assist voltage boost
US8283971B2 (en) Internal voltage generation circuit and semiconductor apparatus using the same
KR101083676B1 (ko) 반도체 메모리 장치
US20070008805A1 (en) Circuit and method of driving a word line of a memory device
KR100520682B1 (ko) 반도체 소자의 고전압 스위치 회로
KR101143472B1 (ko) 반도체 장치 및 제어전압 전달방법
US10389238B2 (en) Charge pumps and methods of operating charge pumps
US20230088312A1 (en) Voltage control in semiconductor memory device
US8723559B2 (en) Dynamic driver circuit
US20130088284A1 (en) Semiconductor device
KR20120086481A (ko) 제어전압 생성회로 및 이를 포함하는 비휘발성 메모리
KR101952255B1 (ko) 반도체 메모리 장치
KR101201606B1 (ko) 반도체 장치의 고전압 스위치 회로
US8456216B2 (en) Level shifter
US20150228326A1 (en) Internal voltage generation circuit, semiconductor memory device and semiconductor memory system
KR20100128642A (ko) 워드라인 구동회로
US11152045B2 (en) Output drivers and semiconductor memory devices having the same
KR101204669B1 (ko) 데이터 전송회로
JP2011044186A (ja) ワード線駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee