KR970029753A - 승압 전원을 갖는 반도체 메모리 장치 - Google Patents

승압 전원을 갖는 반도체 메모리 장치 Download PDF

Info

Publication number
KR970029753A
KR970029753A KR1019950042799A KR19950042799A KR970029753A KR 970029753 A KR970029753 A KR 970029753A KR 1019950042799 A KR1019950042799 A KR 1019950042799A KR 19950042799 A KR19950042799 A KR 19950042799A KR 970029753 A KR970029753 A KR 970029753A
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
source
voltage
semiconductor memory
Prior art date
Application number
KR1019950042799A
Other languages
English (en)
Other versions
KR0170514B1 (ko
Inventor
최종현
황홍선
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950042799A priority Critical patent/KR0170514B1/ko
Priority to TW085113645A priority patent/TW307043B/zh
Priority to JP31247596A priority patent/JP3807799B2/ja
Priority to US08/755,477 priority patent/US5757714A/en
Publication of KR970029753A publication Critical patent/KR970029753A/ko
Application granted granted Critical
Publication of KR0170514B1 publication Critical patent/KR0170514B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

내부 전원 전압 IVcc과, Vss 및, IVcc 보다 더 높은 레벨로 승압된 전압 Vpp를 사용하고, 웰 바이어스 전압으로서 Vpp가 제공되고, IVcc가 제공되는 소오스를 갖는 PMOS 트랜지스터를 적어도 하나 이상 구비하고 있는 반도체 메모리 장치에 있어서, 파워 업 초기에 내부 전원 전압 IVcc의 레벨이 승압 전압 Vpp의 레벨보다 높게 설정됨으로 인해, IVcc가 인가되는 소오스와 Vpp가 인가되는 웰 바이어스 노드 105를 갖는 PMOS 트랜지스터 MP1이 '래치 업'되는 것을 방지하기 위해서, 본 발명에 따른 반도체 메모리 장치는 트랜지스터 MP1의 소오스에 연결되는 NMOS 트랜지스터 MN3를 포함하고 있다.

Description

승압 전원을 갖는 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 따른 CMOS 반도체 메모리 장치의 차지 업/다운 회로를 나타낸 회로도.
제9도는 본 발명이 적용된 회로의 예를 나타낸 도면.

Claims (3)

  1. 제1전원 전압과, 제2전원 전압 및, 상기 제1전원 전압보다 더 높은 레벨로 승압된 제3전원 전압을 사용하고; 웰 바이어스 전압으로서 상기 제3전원 전압이 제공되고, 상기 제1전원 전압이 제공되는 소오스를 갖는 PMOS 트랜지스터를 적어도 하나 이상 구비하는 반도체 메모리 장치에 있어서; 상기 제1전원 전압이 제공되는 입력 단자와 상기 각 PMOS 트랜지스터의 상기 소오스에 연결되는 출력 단자를 갖고, '파워 업'시 상기 제1전원 전압의 레벨이 증가되는 것에 응답하여 상기 제3전원 전압의 레벨보다 적어도 소정의 전압만큼 더 낮은 레벨로 증가되는 전압을 상기 각 PMOS 트랜지스터의 상기 소오스로 제공하는 부하 수단을 포함하는 것을 특징으로 하는 승압 전원을 갖는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 부하 수단은 상기 각 PMOS 트랜지스터의 상기 오스에 연결되는 소오스와, 상기 제1전원 전압이 제공되는 드레인과, 상기 제3전원 전압이 제공되는 게이트를 갖는 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 승압 전원을 갖는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 부하 수단은 상기 각 PMOS 트랜지스터의 상기 소오스에 연결되는 소오스와, 상기 제1전원 전압이 제공되는 드레인과, 상기 제3전원 전압이 제공되는 게이트를 갖는 NMOS 트랜지스터를 포함하고; 상기 NMOS 트랜지스터의 상기 소오스에는 상기 제3전원 전압을 상기 웰 바이어스 전압으로서 각각 사용하는 다수의 PMOS 트랜지스터들의 소오스들이 각각 연결되는 것을 특징으로 하는 승압 전원을 갖는 반도체 메모리 장치.
    ※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019950042799A 1995-11-22 1995-11-22 승압 전원을 갖는 반도체 메모리 장치 KR0170514B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950042799A KR0170514B1 (ko) 1995-11-22 1995-11-22 승압 전원을 갖는 반도체 메모리 장치
TW085113645A TW307043B (en) 1995-11-22 1996-11-08 A semiconductor memory device with on-chip boosted power supply voltage generator
JP31247596A JP3807799B2 (ja) 1995-11-22 1996-11-22 半導体装置
US08/755,477 US5757714A (en) 1995-11-22 1996-11-22 Semiconductor memory device with on-chip boosted power supply voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042799A KR0170514B1 (ko) 1995-11-22 1995-11-22 승압 전원을 갖는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970029753A true KR970029753A (ko) 1997-06-26
KR0170514B1 KR0170514B1 (ko) 1999-03-30

Family

ID=19435123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042799A KR0170514B1 (ko) 1995-11-22 1995-11-22 승압 전원을 갖는 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US5757714A (ko)
JP (1) JP3807799B2 (ko)
KR (1) KR0170514B1 (ko)
TW (1) TW307043B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719171B1 (ko) * 2005-09-29 2007-05-18 주식회사 하이닉스반도체 반도체 메모리 장치
US7672174B2 (en) 2005-09-29 2010-03-02 Hynix Semiconductor, Inc. Equalizing circuit for semiconductor memory device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW419828B (en) 1997-02-26 2001-01-21 Toshiba Corp Semiconductor integrated circuit
US6075733A (en) * 1998-11-23 2000-06-13 Lsi Logic Corporation Technique for reducing peak current in memory operation
KR100308197B1 (ko) * 1999-04-27 2001-10-29 윤종용 반도체 장치의 전압 부스팅 회로
US6563339B2 (en) * 2001-01-31 2003-05-13 Micron Technology, Inc. Multiple voltage supply switch
JP3754028B2 (ja) * 2003-03-24 2006-03-08 株式会社東芝 半導体装置
JP3947135B2 (ja) * 2003-05-30 2007-07-18 株式会社東芝 不揮発性半導体記憶装置
US7853044B2 (en) * 2005-01-13 2010-12-14 Nvidia Corporation Video processing system and method with dynamic tag architecture
KR100754328B1 (ko) 2005-02-15 2007-08-31 삼성전자주식회사 내부전원전압 발생회로 및 이를 포함하는 반도체 메모리 장치
CN100536337C (zh) * 2005-10-12 2009-09-02 中芯国际集成电路制造(上海)有限公司 用于在高电压和低电压之间开关的系统与方法
US7802113B2 (en) * 2005-12-13 2010-09-21 Silicon Laboratories Inc. MCU with on-chip boost converter controller
JP5041760B2 (ja) * 2006-08-08 2012-10-03 ルネサスエレクトロニクス株式会社 半導体集積回路装置
DE102008007029B4 (de) * 2008-01-31 2014-07-03 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Betrieb einer elektronischen Schaltung mit körpergesteuertem Doppelkanaltransistor und SRAM-Zelle mit körpergesteuertem Doppelkanaltransistor
KR100897303B1 (ko) * 2008-04-10 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 파워-업 신호 발생장치
KR101145315B1 (ko) * 2009-12-29 2012-05-16 에스케이하이닉스 주식회사 내부전압발생회로
US20110199039A1 (en) * 2010-02-17 2011-08-18 Lansberry Geoffrey B Fractional boost system
JP6776502B2 (ja) * 2016-09-23 2020-10-28 日立オートモティブシステムズ株式会社 電動車両の制御装置、制御方法および制御システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5267201A (en) * 1990-04-06 1993-11-30 Mosaid, Inc. High voltage boosted word line supply charge pump regulator for DRAM
US5222040A (en) * 1990-12-11 1993-06-22 Nexcom Technology, Inc. Single transistor eeprom memory cell
US5530640A (en) * 1992-10-13 1996-06-25 Mitsubishi Denki Kabushiki Kaisha IC substrate and boosted voltage generation circuits
US5315188A (en) * 1992-11-02 1994-05-24 Samsung Electronics Co., Ltd. High voltage switching circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719171B1 (ko) * 2005-09-29 2007-05-18 주식회사 하이닉스반도체 반도체 메모리 장치
US7672174B2 (en) 2005-09-29 2010-03-02 Hynix Semiconductor, Inc. Equalizing circuit for semiconductor memory device

Also Published As

Publication number Publication date
JPH09231769A (ja) 1997-09-05
US5757714A (en) 1998-05-26
JP3807799B2 (ja) 2006-08-09
TW307043B (en) 1997-06-01
KR0170514B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR970029753A (ko) 승압 전원을 갖는 반도체 메모리 장치
KR970051173A (ko) 승압펄스 발생회로
KR940018864A (ko) 반도체 장치
KR960043513A (ko) 반도체 장치의 파워-업 리세트 신호 발생 회로
KR970017680A (ko) 반도체 메모리 장치
KR950030487A (ko) 래치-업을 방지한 씨모스형 데이타 출력버퍼
KR950024339A (ko) 반도체 집적회로장치
KR930018852A (ko) 승압 단속 회로 및 이를 구비하는 출력버퍼회로
KR960015568A (ko) 승압전위 발생회로
KR930003147A (ko) 반도체 메모리 장치의 센프앰프 제어회로
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
KR100462863B1 (ko) 고전압 발생회로 및 방법
KR970012756A (ko) Nmos 트랜지스터들로 구성된 분할 디코더 회로를 포함하는 반도체 메모리 소자
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
US5467054A (en) Output circuit for multibit-outputting memory circuit
KR980004934A (ko) 어레이회로 제어용 내부전압을 이용한 승압전원 발생장치
KR0170286B1 (ko) 반도체 메모리장치의 전압 승압회로
KR920005497A (ko) 반도체 집적회로의 입력회로
KR960002755A (ko) 반도체 집적장치의 전원전압 변환회로
KR950015748A (ko) 반도체메모리장치의 승압레벨 감지회로
KR0137693B1 (ko) 셀프 부스트랩 장치
JPH0210917A (ja) Ｍｏｓトランジスタのしきい値電圧発生回路
KR980004935A (ko) 반도체 메모리 장치의 내부 전압 변환기(ivc)
KR970003193A (ko) 외부 전원 전압 레벨 감지기에서의 기준 전압 발생 회로
KR970029823A (ko) 펌핑전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee