KR980004934A - 어레이회로 제어용 내부전압을 이용한 승압전원 발생장치 - Google Patents

어레이회로 제어용 내부전압을 이용한 승압전원 발생장치 Download PDF

Info

Publication number
KR980004934A
KR980004934A KR1019960023685A KR19960023685A KR980004934A KR 980004934 A KR980004934 A KR 980004934A KR 1019960023685 A KR1019960023685 A KR 1019960023685A KR 19960023685 A KR19960023685 A KR 19960023685A KR 980004934 A KR980004934 A KR 980004934A
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
terminal
internal power
memory cell
Prior art date
Application number
KR1019960023685A
Other languages
English (en)
Other versions
KR100190049B1 (ko
Inventor
서동일
김형동
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960023685A priority Critical patent/KR100190049B1/ko
Priority to JP32048596A priority patent/JP3936419B2/ja
Priority to US08/879,757 priority patent/US5886933A/en
Publication of KR980004934A publication Critical patent/KR980004934A/ko
Application granted granted Critical
Publication of KR100190049B1 publication Critical patent/KR100190049B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 어레이회로 제어용 내부전압을 이용한 반도체 메모리 장치의 승압전원 전압 발생생장치에 관한 것으로서, 다수개의 메모리 셀 어레이 영역과 상기 메모리 셀 어레이 블럭 사이에 위치하여 구동에 필요한 주변회로 영역으로 구분되고, 상기 메모리 셀 어레이 영역내에서의 내부 전원전압과, 상기 주변회로 영역에서의 내부 전원전압을 분리하여 사용하고, 레벨 감지부와 펄스 생성부와, 펌핑부로 구성된 승압 전원전압의 레벨을 생성하는 반도체 메모리 장치의 승압전원 발생 장치는 상기 레벨 감지부의 소스단에 상기 메모리 셀 어레이 영역내에서의 내부 전원전압을 공급하는 것을 특징으로 한다.
따라서, 상술한 바와 같이 본 발명에 의하면, 레벨감지부의 소스단에 인가되는 전압을 어레이 회로에 공급되는 내부전원전압인 VREFA 전압을 인가함으로써, 항상 일정한 승압전원전압의 레벨을 유지하는 효과를 갖는다.

Description

어레이회로 제어용 내부전압을 이용한 승압전원 발생장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 어레이회로 제어용 내부전압을 이용한 승압전원 발생장치의 레벨감지부의 상세한 구성을 나타낸 도면이다.

Claims (4)

  1. 다수의 메모리 셀 어레이 영역과 상기 메모리 셀 어레이 블럭 사이에 위치하여 구동에 필요한 주변회로 영역으로 구분되고, 상기 메모리 셀 어레이 영역 내에서의 내부 전원전압과, 상기 주변회로 영역에서의 내부 전원전압을 분리하여 사용하고, 레벨 감지부와 펄스 생성부와, 펌핑부로 구성된 승압 전원 전압의 레벨을 생성하는 반도체 메모리 장치의 승압전원 발생 장치에 있어서, 상기 레벨 감지부의 소스단에 상기 메모리 셀 어레이 영역 내에서의 내부 전원전압을 공급하는 것을 특징으로 하는 승압전원 발생장치.
  2. 제1항에 있어서, 상기 레벨 감지부와 펄스 생성부의 소스단에 상기 메모리 셀 어레이 영역 내에서의 내부 전원전압을 공급하는 것을 특징으로 하는 승압전원 발생장치.
  3. 제1항에 어서, 상기 레벨 감지부와, 펄스 생성부 및 펌핑부에 상기 메모리 셀 어레이 영역 내에서의 내부 전원전압을 공급하는 것을 특징으로 하는 승압전원 발생장치.
  4. 제1항에 있어서, 상기 레벨 감지부는 일단자에 어레이용 내부 전원전압(VREFA)이 공급되고 게이트단에 접지전압이 인가되는 제1PMOS 트랜지스터; 게이트단에 상기 어레이용 내부 전원전압(VREFA)이 공급되고 일단자에 접지전압이 인가되는 제1NMOS 트랜지스터; 상기 제1PMOS 트랜지스터의 다른 단자와 상기 제1NMOS 트랜지스터의 다른 단자 사이에 직렬로 연결되며, 공통 접속 게이트단에 승압전원전압(VPP)이 인가되는 제2 및 제3NMOS 트랜지스터; 상기 2NMOS 트랜지스터의 다른 단자와 상기 3NMOS 트랜지스터의 다른 단자가 접속되는 노드에 공통 접속 게이트단이 연결되고 상기 어레이용 내부 전원전압(VREFA)이 일단자에 공급되는 제2PMOS 트랜지스터; 및 상기 공통 접속 게이트단에 연결되고 접지 전압단자에 일단자가 연결되고 상기 2PMOS 트랜지스터와 다른 단자와의 사이에 직렬 연결된 제4NMOS 트랜지스터를 포함하는 승압전원 발생 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019960023685A 1996-06-25 1996-06-25 어레이회로 제어용 내부전압을 이용한 승압전원발생장치 KR100190049B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960023685A KR100190049B1 (ko) 1996-06-25 1996-06-25 어레이회로 제어용 내부전압을 이용한 승압전원발생장치
JP32048596A JP3936419B2 (ja) 1996-06-25 1996-11-29 アレー回路制御用の内部電圧を用いた昇圧電源電圧発生装置
US08/879,757 US5886933A (en) 1996-06-25 1997-06-19 Boost voltage generator for controlling a memory cell array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023685A KR100190049B1 (ko) 1996-06-25 1996-06-25 어레이회로 제어용 내부전압을 이용한 승압전원발생장치

Publications (2)

Publication Number Publication Date
KR980004934A true KR980004934A (ko) 1998-03-30
KR100190049B1 KR100190049B1 (ko) 1999-06-01

Family

ID=19463398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023685A KR100190049B1 (ko) 1996-06-25 1996-06-25 어레이회로 제어용 내부전압을 이용한 승압전원발생장치

Country Status (3)

Country Link
US (1) US5886933A (ko)
JP (1) JP3936419B2 (ko)
KR (1) KR100190049B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001126477A (ja) 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体集積回路
KR100316053B1 (ko) * 1999-12-29 2001-12-12 박종섭 고전위 발생장치의 Ｖｐｐ 레벨 감지기
KR100498505B1 (ko) * 2003-07-15 2005-07-01 삼성전자주식회사 승압전압 발생회로 및 승압전압 발생방법
KR100728904B1 (ko) * 2005-12-28 2007-06-15 주식회사 하이닉스반도체 전압 발생기 및 이를 포함하는 반도체 메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3155879B2 (ja) * 1994-02-25 2001-04-16 株式会社東芝 半導体集積回路装置
JP3510335B2 (ja) * 1994-07-18 2004-03-29 株式会社ルネサステクノロジ 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路
JPH0869693A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp スタティック型半導体記憶装置

Also Published As

Publication number Publication date
US5886933A (en) 1999-03-23
JP3936419B2 (ja) 2007-06-27
KR100190049B1 (ko) 1999-06-01
JPH1011967A (ja) 1998-01-16

Similar Documents

Publication Publication Date Title
KR930024010A (ko) 불휘발성 반도체 기억장치
KR950024339A (ko) 반도체 집적회로장치
KR930024162A (ko) 반도체 기억 장치
KR950025773A (ko) 반도체집적회로장치
KR970029753A (ko) 승압 전원을 갖는 반도체 메모리 장치
JP3846741B2 (ja) 半導体集積回路の電圧昇圧回路
KR940010318A (ko) 내부강압회로
KR960015579A (ko) 저전압 동작 마진이 큰 스태틱형 반도체 메모리 장치
KR950020697A (ko) 반도체 기억장치(a semiconductor memory device)
KR940012394A (ko) 번인 모드에서 분리게이트의 신뢰성 개선회로
KR940010488A (ko) 충전 펌프 회로
KR0183467B1 (ko) 프로그램 전압이 상승하는 시간이 짧은 반도체 기억장치
KR960015581A (ko) 반도체 메모리장치의 구동회로
KR970067368A (ko) 워드선 활성화전압의 안정화회로를 가지는 반도체기억장치
KR980004934A (ko) 어레이회로 제어용 내부전압을 이용한 승압전원 발생장치
KR970071823A (ko) 반도체 집적회로
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
KR960030249A (ko) 반도체 장치
KR100462863B1 (ko) 고전압 발생회로 및 방법
KR970065700A (ko) 전압 변환 회로를 갖는 반도체 기억장치
KR960015904A (ko) 반도체 집적장치의 내부전압 승압회로
KR970071824A (ko) 워드 라인 드라이버 회로
KR970013337A (ko) 반도체장치
KR970017589A (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR970071785A (ko) 다수개의 승압전압 발생기를 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee