JP3936419B2 - アレー回路制御用の内部電圧を用いた昇圧電源電圧発生装置 - Google Patents
アレー回路制御用の内部電圧を用いた昇圧電源電圧発生装置 Download PDFInfo
- Publication number
- JP3936419B2 JP3936419B2 JP32048596A JP32048596A JP3936419B2 JP 3936419 B2 JP3936419 B2 JP 3936419B2 JP 32048596 A JP32048596 A JP 32048596A JP 32048596 A JP32048596 A JP 32048596A JP 3936419 B2 JP3936419 B2 JP 3936419B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- terminal
- voltage
- internal power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置の昇圧電源電圧発生装置に係り、特にアレー回路制御用の内部電圧を用いた半導体メモリ装置の昇圧電源発生装置に関する。
【０００２】
【従来の技術】
半導体メモリ装置が高集積化されチップの面積が大きくなるに伴い、外部の電圧レベルを下げることによりチップから費やされる消費電力を一定に保たせるための努力が行われつつあった。
【０００３】
添付した図１は半導体メモリ装置の一般的な構造を示した図面であり、その構成は多数のメモリセルアレーブロック１０と、多数のメモリセルアレーブロック１０のうち一つのメモリセルアレーブロックを選択するためにワードラインを選択するローデコーダー１２と、ビットラインを選択するカラムデコーダー１４及び内部信号の動作を制御する周辺回路部１６とに分けられる。
【０００４】
一般的に、半導体メモリ装置の印加電圧は周辺回路に印加される内部電源電圧のＶＲＥＦＰ(Peripheral REFerence Voltage)とメモリアレー回路に印加される内部電圧電源のＶＲＥＦＡ(Array REFerence Voltage)とに分けて必要に応じて各内部電源電圧レベルを調整して用いる。
【０００５】
この二つの電圧は外部から供給される外部電源電圧ＶＣＣを供されて半導体内部回路の一定領域では一定な電圧レベルを有するように設計される。
【０００６】
ところが、この内部電源電圧は状況により電圧レベルが変わり得る。即ち、周辺回路に印加される内部電源電圧のＶＲＥＦＰ電圧は半導体メモリ装置の速度と密接な関係があるので収容可能な電流の範囲内でできる限り電圧を高めようとし、メモリアレー回路に印加される内部電源電圧のＶＲＥＦＡ電圧は半導体メモリ装置の電流と密接な関係を有するのでできる限り低い電圧を保とうとする。
【０００７】
図２は従来の昇圧電源電圧ＶＰＰを発生する回路を示したブロック図であり、レベル感知部２０と、パルス生成部２２及びポンピング部２４とからなる。周辺回路の内部電源のＶＲＥＦＰ電圧を用いて生成される昇圧電源電圧ＶＰＰは半導体メモリセルアレーのワードラインを制御する。
【０００８】
図２に示されたように、周辺回路に内部電源のＶＲＥＦＰ電圧を印加した後、ＶＰＰが一定レベルに至るまで、パルス発生部２２とポンピング部２４は引き続き動作する。もし、昇圧電源電圧ＶＰＰレベルが所定のレベルに至ると、レベル感知部２０ではこれを感知してパルス生成部２２の動作を停止させ、従ってポンピング部２４の動作も停止される。
【０００９】
次いで、図２の各ブロックから出力される信号の入出力関係を説明すると次の通りである。
【００１０】
レベル感知部２０では昇圧電源電圧ＶＰＰを入力してＶＰＰＯＳＣＥ発振電圧を出力し、パルス生成部２２では入力されたＶＰＰＯＳＣＥ発振電圧の制御に応じてＶＰＰＤＲＶ駆動電圧を出力する。かつ、パルス生成部２２の出力であるＶＰＰＤＲＶ電圧はポンピング部２４に入力され、一定な昇圧電源電圧ＶＰＰになるまで引き続きポンピング動作を施す。
【００１１】
従って、前記のように生成された昇圧電源電圧ＶＰＰは半導体メモリセルアレーのワードラインを制御してメモリセルを制御するようになる。
【００１２】
図３は一般的な半導体メモリ装置のセルトランジスタを示した図面である。図３に示されたように、ワードラインと連結されたセルトランジスタ３０を制御するに必要な昇圧電源電圧のレベルは、セルトランジスタ３０の読取り／書込み動作時十分なアクティブリストアのためには周辺回路用の電圧ＶＲＥＦＰとセルの臨界電圧ＶＴと所定のマージンを合わせた程度の電圧レベルを保つべきである。
【００１３】
図４は図２に示されたレベル感知部２０の詳細な構成を示した図面であり、周辺回路制御用の電圧であるＶＲＥＦＰ電圧を供給してＶＰＰＯＳＣＥ電圧を出力させる。
【００１４】
従来技術のレベル感知端において、メモリセルのワードラインを制御する電圧である内部昇圧電源電圧ＶＰＰは周辺回路用の内部電源電圧ＶＲＥＦＰを用いて生成する。
【００１５】
ところが、周辺回路用の内部電源電圧ＶＲＥＦＰを用いて昇圧電源電圧ＶＰＰ発生器を設計する場合、半導体メモリ装置の速度を高めるためにこの周辺回路用の内部電源電圧ＶＲＥＦＰのレベルを上げると次のような二つの問題点が発生する。
【００１６】
第１、チップ内部のワードラインを制御する昇圧電源電圧ＶＰＰのレベルが必要なレベルより上がり過ぎて正常的な動作時ワードラインに過度な電圧を供給するようになる。即ち、周辺回路用の内部電源電圧ＶＲＥＦＰレベルとメモリアレー用の内部電源電圧ＶＲＥＦＡレベル間の差が小さい時には差し支えないが、二つのレベル間の差が大きい時には問題が発生する。
【００１７】
第２、必要なレベル以上に昇圧電源電圧レベルを保たなければならないので昇圧電源電圧発生器が過度なポンピング動作を施し、過多な電流が費やされる。
【００１８】
【発明が解決しょうとする課題】
本発明は前述した従来の問題点を解決するために案出されたものであり、半導体メモリ装置のメモリアレー用の内部電源電圧ＶＲＥＦＡを用いてチップのあらゆる動作モードで昇圧電源電圧レベルが必要以上のレベルに上がらないように制御する半導体メモリ装置の昇圧電源電圧発生装置を提供するにその目的がある。
【００１９】
【課題を解決するための手段】
前記目的を達成するために本発明は、多数のメモリセルアレーブロック領域と、前記メモリセルアレーブロック領域間に位置した周辺回路領域とに分けられ、前記メモリセルアレー領域内へ供給される内部電源電圧（ＶＲＥＦＡ）と、前記周辺回路領域へ供給される内部電源電圧（ＶＲＥＦＰ）とを分離して用いる半導体メモリ装置のレベル感知部及びパルス生成部と、ポンピング部とから構成され所定レベルの昇圧電源電圧（ＶＰＰ）を生成する昇圧電源発生装置であって、前記レベル感知部に前記メモリセルアレーブロック領域内へ供給される内部電源電圧を供給し、前記メモリアレー用内部電源電圧（ＶＲＥＦＡ）は前記周辺回路用内部電源電圧（ＶＲＥＦＰ）より小さい昇圧電源発生装置において、前記レベル感知部は一端子にアレー用の内部電源電圧（ＶＲＥＦＡ）が供給され、ゲート端に接地電圧が印加される第１ＰＭＯＳトランジスタと、ゲート端に前記アレー用の内部電源電圧（ＶＲＥＦＡ）が供給され一端子に接地電圧が印加される第１ＮＭＯＳトランジスタと、前記第１ＰＭＯＳトランジスタの他の端子と前記第１ＮＭＯＳトランジスタの他の端子間に直列で連結され、共通ゲートノードに昇圧電源電圧（ＶＰＰ）が印加される第２及び第３ＮＭＯＳトランジスタと、前記第２ＮＭＯＳトランジスタの他の端子と前記第３ＮＭＯＳトランジスタの他の端子が接続されるノードに共通ゲートノードが連結され、前記アレー用の内部電源電圧（ＶＲＥＦＡ）が一端子に供給される第２ＰＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタの連結された共通ゲートノードにゲートが連結され、接地電圧端子に一端子が連結され、前記第２ＰＭＯＳトランジスタと他の端子が連結され前記パルス生成部を制御する発振電圧（ＶＰＰＯＳＣＥ）が出力される第４ＮＭＯＳトランジスタとを含むことを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施例を添付した図面に基づき更に詳細に説明する。図５は本発明によるアレー回路制御用の内部電圧を用いた図２に示された昇圧電源発生装置のレベル感知部２０の詳細な構成を示した図面であり、昇圧電源発生装置のレベル感知部のソース端に印加される電圧として、従来の周辺回路に印加される内部電圧のＶＲＥＦＰ電圧の代りにアレー回路に印加される内部電源電圧のＶＲＥＦＡ電圧を印加する。前記ＶＲＥＦＡ電圧は前記ＶＲＥＦＰ電圧より小さいため、一定な昇圧電源電圧のレベルを保つことができる。
【００２４】
レベル感知部の構成を見ると、ソース端にアレーブロックに供給される内部電源電圧ＶＲＥＦＡが供給され、ゲート端に接地電圧の印加される第１ＰＭＯＳトランジスタ５０と、ゲート端にアレーブロックに供給される内部電源電圧ＶＲＥＦＡが供給され、一端子に接地電圧が印加される第１ＮＭＯＳトランジスタ５２と、第１ＰＭＯＳトランジスタ５０と第１ＮＭＯＳトランジスタ５２とに直列で連結され、共通ゲートノード端５５に昇圧電源電圧ＶＰＰが印加される第２及び第３ＮＭＯＳトランジスタ５４，５６と、第２及び第３ＮＭＯＳトランジスタ５４，５６が共通で接続されるノード５８に共通ゲート接続ノード６０が連結され、アレー回路に供給される内部電源電圧ＶＲＥＦＡ端と接地電圧間に直列で連結された第２ＰＭＯＳトランジスタ６２と第４ＮＭＯＳトランジスタ６４とから構成される。
【００２５】
ＶＰＰＯＳＣＥは第２ＰＭＯＳトランジスタ６２と第４ＮＭＯＳトランジスタ６４の共通ノード６６から出力される。
【００２６】
また、アレー回路に印加される内部電源電圧ＶＲＥＦＡはパルス生成部２２とポンピング部２４にも印加されて本発明の目的を達成するが、動作において類似なので詳細な説明は省略する。
【００２７】
【発明の効果】
本発明によるアレー回路制御用の内部電圧を用いた昇圧電源発生装置はレベル感知部のソース端に印加される電圧としてアレー回路に供給される内部電圧のＶＲＥＦＡ電圧を印加することにより、いつも一定な昇圧電源電圧のレベルを保つことができる。
【図面の簡単な説明】
【図１】 半導体メモリ装置の一般的な構造を示した。
【図２】 従来の昇圧電源電圧ＶＰＰを発生する回路を示した。
【図３】 一般的な半導体メモリ装置のセルトランジスタを示した。
【図４】 図２に示された周辺回路用の内部電圧を用いた従来のレベル感知部の詳細な構成を示した。
【図５】 本発明によるアレー回路制御用の内部電圧を用いた昇圧電源発生装置のレベル感知部の詳細な構成を示した。
【符号の説明】
１０ メモリセルアレーブロック、１２ ローデコーダー、１４ カラムデコーダー、１６ 周辺回路部、２０ レベル感知部、２２ パルス生成部、２４ ポンピング部、３０ セルトランジスタ、５０ 第１ＰＭＯＳトランジスタ、５２第１ＮＭＯＳトランジスタ、５４ 第２ＮＭＯＳトランジスタ、５５ 共通ゲートノード端、５６ 第３ＮＭＯＳトランジスタ、５８ ノード、６０ 共通ゲート接続ノード、６２ 第２ＰＭＯＳトランジスタ、６４ 第４ＮＭＯＳトランジスタ、６６ 共通ノード
【発明の属する技術分野】
本発明は半導体メモリ装置の昇圧電源電圧発生装置に係り、特にアレー回路制御用の内部電圧を用いた半導体メモリ装置の昇圧電源発生装置に関する。
【０００２】
【従来の技術】
半導体メモリ装置が高集積化されチップの面積が大きくなるに伴い、外部の電圧レベルを下げることによりチップから費やされる消費電力を一定に保たせるための努力が行われつつあった。
【０００３】
添付した図１は半導体メモリ装置の一般的な構造を示した図面であり、その構成は多数のメモリセルアレーブロック１０と、多数のメモリセルアレーブロック１０のうち一つのメモリセルアレーブロックを選択するためにワードラインを選択するローデコーダー１２と、ビットラインを選択するカラムデコーダー１４及び内部信号の動作を制御する周辺回路部１６とに分けられる。
【０００４】
一般的に、半導体メモリ装置の印加電圧は周辺回路に印加される内部電源電圧のＶＲＥＦＰ(Peripheral REFerence Voltage)とメモリアレー回路に印加される内部電圧電源のＶＲＥＦＡ(Array REFerence Voltage)とに分けて必要に応じて各内部電源電圧レベルを調整して用いる。
【０００５】
この二つの電圧は外部から供給される外部電源電圧ＶＣＣを供されて半導体内部回路の一定領域では一定な電圧レベルを有するように設計される。
【０００６】
ところが、この内部電源電圧は状況により電圧レベルが変わり得る。即ち、周辺回路に印加される内部電源電圧のＶＲＥＦＰ電圧は半導体メモリ装置の速度と密接な関係があるので収容可能な電流の範囲内でできる限り電圧を高めようとし、メモリアレー回路に印加される内部電源電圧のＶＲＥＦＡ電圧は半導体メモリ装置の電流と密接な関係を有するのでできる限り低い電圧を保とうとする。
【０００７】
図２は従来の昇圧電源電圧ＶＰＰを発生する回路を示したブロック図であり、レベル感知部２０と、パルス生成部２２及びポンピング部２４とからなる。周辺回路の内部電源のＶＲＥＦＰ電圧を用いて生成される昇圧電源電圧ＶＰＰは半導体メモリセルアレーのワードラインを制御する。
【０００８】
図２に示されたように、周辺回路に内部電源のＶＲＥＦＰ電圧を印加した後、ＶＰＰが一定レベルに至るまで、パルス発生部２２とポンピング部２４は引き続き動作する。もし、昇圧電源電圧ＶＰＰレベルが所定のレベルに至ると、レベル感知部２０ではこれを感知してパルス生成部２２の動作を停止させ、従ってポンピング部２４の動作も停止される。
【０００９】
次いで、図２の各ブロックから出力される信号の入出力関係を説明すると次の通りである。
【００１０】
レベル感知部２０では昇圧電源電圧ＶＰＰを入力してＶＰＰＯＳＣＥ発振電圧を出力し、パルス生成部２２では入力されたＶＰＰＯＳＣＥ発振電圧の制御に応じてＶＰＰＤＲＶ駆動電圧を出力する。かつ、パルス生成部２２の出力であるＶＰＰＤＲＶ電圧はポンピング部２４に入力され、一定な昇圧電源電圧ＶＰＰになるまで引き続きポンピング動作を施す。
【００１１】
従って、前記のように生成された昇圧電源電圧ＶＰＰは半導体メモリセルアレーのワードラインを制御してメモリセルを制御するようになる。
【００１２】
図３は一般的な半導体メモリ装置のセルトランジスタを示した図面である。図３に示されたように、ワードラインと連結されたセルトランジスタ３０を制御するに必要な昇圧電源電圧のレベルは、セルトランジスタ３０の読取り／書込み動作時十分なアクティブリストアのためには周辺回路用の電圧ＶＲＥＦＰとセルの臨界電圧ＶＴと所定のマージンを合わせた程度の電圧レベルを保つべきである。
【００１３】
図４は図２に示されたレベル感知部２０の詳細な構成を示した図面であり、周辺回路制御用の電圧であるＶＲＥＦＰ電圧を供給してＶＰＰＯＳＣＥ電圧を出力させる。
【００１４】
従来技術のレベル感知端において、メモリセルのワードラインを制御する電圧である内部昇圧電源電圧ＶＰＰは周辺回路用の内部電源電圧ＶＲＥＦＰを用いて生成する。
【００１５】
ところが、周辺回路用の内部電源電圧ＶＲＥＦＰを用いて昇圧電源電圧ＶＰＰ発生器を設計する場合、半導体メモリ装置の速度を高めるためにこの周辺回路用の内部電源電圧ＶＲＥＦＰのレベルを上げると次のような二つの問題点が発生する。
【００１６】
第１、チップ内部のワードラインを制御する昇圧電源電圧ＶＰＰのレベルが必要なレベルより上がり過ぎて正常的な動作時ワードラインに過度な電圧を供給するようになる。即ち、周辺回路用の内部電源電圧ＶＲＥＦＰレベルとメモリアレー用の内部電源電圧ＶＲＥＦＡレベル間の差が小さい時には差し支えないが、二つのレベル間の差が大きい時には問題が発生する。
【００１７】
第２、必要なレベル以上に昇圧電源電圧レベルを保たなければならないので昇圧電源電圧発生器が過度なポンピング動作を施し、過多な電流が費やされる。
【００１８】
【発明が解決しょうとする課題】
本発明は前述した従来の問題点を解決するために案出されたものであり、半導体メモリ装置のメモリアレー用の内部電源電圧ＶＲＥＦＡを用いてチップのあらゆる動作モードで昇圧電源電圧レベルが必要以上のレベルに上がらないように制御する半導体メモリ装置の昇圧電源電圧発生装置を提供するにその目的がある。
【００１９】
【課題を解決するための手段】
前記目的を達成するために本発明は、多数のメモリセルアレーブロック領域と、前記メモリセルアレーブロック領域間に位置した周辺回路領域とに分けられ、前記メモリセルアレー領域内へ供給される内部電源電圧（ＶＲＥＦＡ）と、前記周辺回路領域へ供給される内部電源電圧（ＶＲＥＦＰ）とを分離して用いる半導体メモリ装置のレベル感知部及びパルス生成部と、ポンピング部とから構成され所定レベルの昇圧電源電圧（ＶＰＰ）を生成する昇圧電源発生装置であって、前記レベル感知部に前記メモリセルアレーブロック領域内へ供給される内部電源電圧を供給し、前記メモリアレー用内部電源電圧（ＶＲＥＦＡ）は前記周辺回路用内部電源電圧（ＶＲＥＦＰ）より小さい昇圧電源発生装置において、前記レベル感知部は一端子にアレー用の内部電源電圧（ＶＲＥＦＡ）が供給され、ゲート端に接地電圧が印加される第１ＰＭＯＳトランジスタと、ゲート端に前記アレー用の内部電源電圧（ＶＲＥＦＡ）が供給され一端子に接地電圧が印加される第１ＮＭＯＳトランジスタと、前記第１ＰＭＯＳトランジスタの他の端子と前記第１ＮＭＯＳトランジスタの他の端子間に直列で連結され、共通ゲートノードに昇圧電源電圧（ＶＰＰ）が印加される第２及び第３ＮＭＯＳトランジスタと、前記第２ＮＭＯＳトランジスタの他の端子と前記第３ＮＭＯＳトランジスタの他の端子が接続されるノードに共通ゲートノードが連結され、前記アレー用の内部電源電圧（ＶＲＥＦＡ）が一端子に供給される第２ＰＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタの連結された共通ゲートノードにゲートが連結され、接地電圧端子に一端子が連結され、前記第２ＰＭＯＳトランジスタと他の端子が連結され前記パルス生成部を制御する発振電圧（ＶＰＰＯＳＣＥ）が出力される第４ＮＭＯＳトランジスタとを含むことを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施例を添付した図面に基づき更に詳細に説明する。図５は本発明によるアレー回路制御用の内部電圧を用いた図２に示された昇圧電源発生装置のレベル感知部２０の詳細な構成を示した図面であり、昇圧電源発生装置のレベル感知部のソース端に印加される電圧として、従来の周辺回路に印加される内部電圧のＶＲＥＦＰ電圧の代りにアレー回路に印加される内部電源電圧のＶＲＥＦＡ電圧を印加する。前記ＶＲＥＦＡ電圧は前記ＶＲＥＦＰ電圧より小さいため、一定な昇圧電源電圧のレベルを保つことができる。
【００２４】
レベル感知部の構成を見ると、ソース端にアレーブロックに供給される内部電源電圧ＶＲＥＦＡが供給され、ゲート端に接地電圧の印加される第１ＰＭＯＳトランジスタ５０と、ゲート端にアレーブロックに供給される内部電源電圧ＶＲＥＦＡが供給され、一端子に接地電圧が印加される第１ＮＭＯＳトランジスタ５２と、第１ＰＭＯＳトランジスタ５０と第１ＮＭＯＳトランジスタ５２とに直列で連結され、共通ゲートノード端５５に昇圧電源電圧ＶＰＰが印加される第２及び第３ＮＭＯＳトランジスタ５４，５６と、第２及び第３ＮＭＯＳトランジスタ５４，５６が共通で接続されるノード５８に共通ゲート接続ノード６０が連結され、アレー回路に供給される内部電源電圧ＶＲＥＦＡ端と接地電圧間に直列で連結された第２ＰＭＯＳトランジスタ６２と第４ＮＭＯＳトランジスタ６４とから構成される。
【００２５】
ＶＰＰＯＳＣＥは第２ＰＭＯＳトランジスタ６２と第４ＮＭＯＳトランジスタ６４の共通ノード６６から出力される。
【００２６】
また、アレー回路に印加される内部電源電圧ＶＲＥＦＡはパルス生成部２２とポンピング部２４にも印加されて本発明の目的を達成するが、動作において類似なので詳細な説明は省略する。
【００２７】
【発明の効果】
本発明によるアレー回路制御用の内部電圧を用いた昇圧電源発生装置はレベル感知部のソース端に印加される電圧としてアレー回路に供給される内部電圧のＶＲＥＦＡ電圧を印加することにより、いつも一定な昇圧電源電圧のレベルを保つことができる。
【図面の簡単な説明】
【図１】 半導体メモリ装置の一般的な構造を示した。
【図２】 従来の昇圧電源電圧ＶＰＰを発生する回路を示した。
【図３】 一般的な半導体メモリ装置のセルトランジスタを示した。
【図４】 図２に示された周辺回路用の内部電圧を用いた従来のレベル感知部の詳細な構成を示した。
【図５】 本発明によるアレー回路制御用の内部電圧を用いた昇圧電源発生装置のレベル感知部の詳細な構成を示した。
【符号の説明】
１０ メモリセルアレーブロック、１２ ローデコーダー、１４ カラムデコーダー、１６ 周辺回路部、２０ レベル感知部、２２ パルス生成部、２４ ポンピング部、３０ セルトランジスタ、５０ 第１ＰＭＯＳトランジスタ、５２第１ＮＭＯＳトランジスタ、５４ 第２ＮＭＯＳトランジスタ、５５ 共通ゲートノード端、５６ 第３ＮＭＯＳトランジスタ、５８ ノード、６０ 共通ゲート接続ノード、６２ 第２ＰＭＯＳトランジスタ、６４ 第４ＮＭＯＳトランジスタ、６６ 共通ノード
Claims (1)
- 多数のメモリセルアレーブロック領域と、前記メモリセルアレーブロック領域間に位置した周辺回路領域とに分けられ、前記メモリセルアレー領域内へ供給される内部電源電圧（ＶＲＥＦＡ）と、前記周辺回路領域へ供給される内部電源電圧（ＶＲＥＦＰ）とを分離して用いる半導体メモリ装置のレベル感知部及びパルス生成部と、ポンピング部とから構成され所定レベルの昇圧電源電圧（ＶＰＰ）を生成する昇圧電源発生装置であって、前記レベル感知部に前記メモリセルアレーブロック領域内へ供給される内部電源電圧を供給し、前記メモリアレー用内部電源電圧（ＶＲＥＦＡ）は前記周辺回路用内部電源電圧（ＶＲＥＦＰ）より小さい昇圧電源発生装置において、
前記レベル感知部は一端子にアレー用の内部電源電圧（ＶＲＥＦＡ）が供給され、ゲート端に接地電圧が印加される第１ＰＭＯＳトランジスタと、
ゲート端に前記アレー用の内部電源電圧（ＶＲＥＦＡ）が供給され一端子に接地電圧が印加される第１ＮＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタの他の端子と前記第１ＮＭＯＳトランジスタの他の端子間に直列で連結され、共通ゲートノードに昇圧電源電圧（ＶＰＰ）が印加される第２及び第３ＮＭＯＳトランジスタと、
前記第２ＮＭＯＳトランジスタの他の端子と前記第３ＮＭＯＳトランジスタの他の端子が接続されるノードに共通ゲートノードが連結され、前記アレー用の内部電源電圧（ＶＲＥＦＡ）が一端子に供給される第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタの連結された共通ゲートノードにゲートが連結され、接地電圧端子に一端子が連結され、前記第２ＰＭＯＳトランジスタと他の端子が連結され前記パルス生成部を制御する発振電圧（ＶＰＰＯＳＣＥ）が出力される第４ＮＭＯＳトランジスタとを含むことを特徴とする昇圧電源発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996-P-023685 | 1996-06-25 | ||
| KR1019960023685A KR100190049B1 (ko) | 1996-06-25 | 1996-06-25 | 어레이회로 제어용 내부전압을 이용한 승압전원발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1011967A JPH1011967A (ja) | 1998-01-16 |
| JP3936419B2 true JP3936419B2 (ja) | 2007-06-27 |
Family
ID=19463398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32048596A Expired - Lifetime JP3936419B2 (ja) | 1996-06-25 | 1996-11-29 | アレー回路制御用の内部電圧を用いた昇圧電源電圧発生装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5886933A (ja) |
| JP (1) | JP3936419B2 (ja) |
| KR (1) | KR100190049B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001126477A (ja) | 1999-10-27 | 2001-05-11 | Mitsubishi Electric Corp | 半導体集積回路 |
| KR100316053B1 (ko) * | 1999-12-29 | 2001-12-12 | 박종섭 | 고전위 발생장치의 Ｖｐｐ 레벨 감지기 |
| KR100498505B1 (ko) * | 2003-07-15 | 2005-07-01 | 삼성전자주식회사 | 승압전압 발생회로 및 승압전압 발생방법 |
| KR100728904B1 (ko) * | 2005-12-28 | 2007-06-15 | 주식회사 하이닉스반도체 | 전압 발생기 및 이를 포함하는 반도체 메모리 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3155879B2 (ja) * | 1994-02-25 | 2001-04-16 | 株式会社東芝 | 半導体集積回路装置 |
| JP3510335B2 (ja) * | 1994-07-18 | 2004-03-29 | 株式会社ルネサステクノロジ | 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路 |
| JPH0869693A (ja) * | 1994-08-30 | 1996-03-12 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
-
1996
- 1996-06-25 KR KR1019960023685A patent/KR100190049B1/ko not_active IP Right Cessation
- 1996-11-29 JP JP32048596A patent/JP3936419B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-19 US US08/879,757 patent/US5886933A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100190049B1 (ko) | 1999-06-01 |
| US5886933A (en) | 1999-03-23 |
| KR980004934A (ko) | 1998-03-30 |
| JPH1011967A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373325B1 (en) | Semiconductor device with a charge pumping circuit | |
| US7042276B2 (en) | Charge pump with improved regulation | |
| KR0127494B1 (ko) | 반도체 기억 장치 | |
| US5633825A (en) | Voltage generating circuit in semiconductor integrated circuit | |
| JP3155879B2 (ja) | 半導体集積回路装置 | |
| KR950002015B1 (ko) | 하나의 오실레이터에 의해 동작되는 정전원 발생회로 | |
| KR0183413B1 (ko) | 차지-펌프형 부스터 회로 | |
| US6021082A (en) | Semiconductor memory device including an internal power supply circuit having standby and activation mode | |
| KR100471185B1 (ko) | 내부 공급 전압의 파워-업 기울기를 제어하기 위한 내부전압 변환기 구조 | |
| JPH10269768A (ja) | 半導体集積回路 | |
| US5818790A (en) | Method for driving word lines in semiconductor memory device | |
| JPH1079191A (ja) | 半導体メモリ装置の内部昇圧電圧発生器 | |
| US5587648A (en) | Power supply circuit for generating an internal power supply potential based on an external potential | |
| JP3735824B2 (ja) | 昇圧回路を備えた半導体メモリ装置 | |
| US6157581A (en) | Semiconductor memory having a restore voltage control circuit | |
| JP4520823B2 (ja) | 高電圧発生回路及びそれを含む半導体メモリ装置 | |
| JP3936419B2 (ja) | アレー回路制御用の内部電圧を用いた昇圧電源電圧発生装置 | |
| JPH03250494A (ja) | 半導体記憶装置 | |
| US5881000A (en) | Semiconductor memory device having booster supplying step-up voltage exclusively to output circuit for burst | |
| KR100230372B1 (ko) | 반도체 메모리 장치의 내부 전압 변환기 | |
| JP3410914B2 (ja) | 半導体集積回路 | |
| JP2003132679A (ja) | 半導体装置 | |
| JP4895867B2 (ja) | 内部電圧発生回路 | |
| KR20010025819A (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| KR20030093035A (ko) | 반도체 메모리 소자의 저 전류 소모형 고전압 발생 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050729 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070223 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |