KR100190049B1 - 어레이회로 제어용 내부전압을 이용한 승압전원발생장치 - Google Patents

어레이회로 제어용 내부전압을 이용한 승압전원발생장치 Download PDF

Info

Publication number
KR100190049B1
KR100190049B1 KR1019960023685A KR19960023685A KR100190049B1 KR 100190049 B1 KR100190049 B1 KR 100190049B1 KR 1019960023685 A KR1019960023685 A KR 1019960023685A KR 19960023685 A KR19960023685 A KR 19960023685A KR 100190049 B1 KR100190049 B1 KR 100190049B1
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
terminal
memory cell
voltage
Prior art date
Application number
KR1019960023685A
Other languages
English (en)
Other versions
KR980004934A (ko
Inventor
서동일
김형동
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960023685A priority Critical patent/KR100190049B1/ko
Priority to JP32048596A priority patent/JP3936419B2/ja
Priority to US08/879,757 priority patent/US5886933A/en
Publication of KR980004934A publication Critical patent/KR980004934A/ko
Application granted granted Critical
Publication of KR100190049B1 publication Critical patent/KR100190049B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 어레이 회로 제어용 내부전압을 이용한 반도체 메모리 장치의 승압전원 전압 발생 장치에 관한 것으로서, 다수개의 메모리 셀 어레이 영역과 상기 메모리 셀 어레이 블럭 사이에 위치하여 구동에 필요한 주변회로 영역으로 구분되고, 상기 메모리 셀 어레이 영역 내에서의 내부전원전압과, 상기 주변회로 영역에서의 내부전원전압을 분리하여 사용하고, 레벨 감지부와 펄스 생성부와, 펌핑부로 구성된 승압전원전압의 레벨을 생성하는 반도체 메모리 장치의 승압전원 발생 장치는
상기 레벨 감지부의 소스단에 상기 메모리 셀 어레이 영역 내에서의 내부전원전압을 공급하는 것을 특징으로 한다.
따라서, 상술한 바와 같이 본 발명에 의하면, 레벨 감지부의 소스단에 인가되는 전압을 어레이 회로에 공급되는 내부전원전압인 VREFA 전압을 인가함으로써, 항상 일정한 승압전원전압의 레벨을 유지하는 효과를 갖는다.

Description

어레이회로 제어용 내부전압을 이용한 승압전원 발생 장치
제1도는 반도체 메모리 장치의 일반적인 구조를 나타낸 도면이다.
제2도는 종래의 승압전원전압(vpp)을 발생하는 회로를 나타낸 도면이다.
제3도는 일반적인 반도체 메모리 장치의 셀 트랜지스터를 나타낸 도면이다.
제4도는 제2도에 도시된 종래의 레벨 감지부의 상세한 구성을 나타낸 도면이다.
제5도는 본 발명에 따른 어레이회로 제어용 내부전압을 이용한 승압전원 발생 장치의 레벨 감지부의 상세한 구성을 나타낸 도면이다.
본 발명은 반도체 메모리 장치의 승압전원전압 발생 장치에 관한 것으로서, 더욱 상세하게는 어레이회로 제어용 내부전압(VREPA)을 이용한 반도체 메모리 장치의 승압 전원 발생 장치에 관한 것이다.
반도체 메모리 장치가 고집적화되고 칩의 면적이 커짐에 반해 칩에서 소비되는 소비전력은 일정하게 유지하기 위해 노력해왔다.
이와 같은 노력에 부응하여 동일한 속도를 갖는 16M와 256M 세대의 반도체 메모리 장치에서는 소비되는 전력이 같도록 외부의 전압 레벨을 낮추는 것으로 해결해 왔다. 즉, 소비전력을 같게 하기 위해 일정한 외부전원을 입력하여 트랜지스터의 내압에 맞도록 강압된 내부전원전압을 만들어 트랜지스터를 동작시키게 된다.
첨부한 제1도는 반도체 메모리 장치의 일반적인 구조를 나타낸 도면으로서, 그 구성은 다수개의 메모리 셀 어레이 블럭(10)과, 다수개의 메모리 셀 어레이(10) 중의 한 개의 메모리 셀 어레이를 선택하는 워드라인 선택수단, 비트라인 선택수단 및 내부신호의 동작을 제어하는 주변회로부로 나눌 수 있다.
일반적으로, 반도체 메모리 장치의 주변회로(Peripheral)에 인가되는 내부전원전압인 VREFP(Voltage REFerence Peripheral)전압과 메모리 어레이(Memory array)회로에 인가되는 내부 전압전원인 VREFA(Voltage REFerence Array)전압으로 구분하여 필요에 따라 각 전압레벨을 조정하여 사용한다.
이 두 전압은 외부로부터 공급되는 외부 전원전압(VCC)을 받아서 반도체 내부회로의 일정영역에서는 일정한 전압레벨을 갖도록 설계된다.
그러나, 이 내부전원전압들은 상황에 따라 전압레벨이 다를 수 있다. 즉, 주변회로에 인가되는 내부전원전압인 VREFP 전압은 반도체 메모리 장치의 속도와 밀접한 관계가 있으므로 전류를 감당할 수 있으면 되도록 높이려 하고, 메모리 어레이회로에 인가되는 내부전원전압인 VREFA 전압은 반도체 메모리 장치의 전류와 밀접한 관계를 갖기 때문에 되도록 낮은 전압을 유지하려고 한다.
제2도는 종래의 승압전원전압(vpp)을 발생하는 회로를 나타낸 도면으로서, 레벨 감지부(20), 펄스생성부(22) 및 펌핑부(24)로 이루어지고, 주변회로의 내부전원인 VREFP 전압을 이용하여 만들어지는 승압전원전압(vpp)은 반도체 메모리 셀어레이의 워드라인을 제어한다.
제2도에 도시된 바와 같이, 주변회로에 인가되는 내부전원인 VREFP 전압을 인가한 후, 일정레벨로 도달할 때 까지, 펄스방생부(22)와, 펌핑부(24)는 계속 동작한다. 만약, 승압전원전압(vpp) 레벨이 소정의 레벨에 도달하며, 레벨 감지부(20)에서는 이를 감지하여 펄스생성부(22)의 동작을 정지시키고, 따라서 펌핑부(24)의 동작도 정지된다.
이어서, 각 블럭에서 출력되는 신호와의 관계를 설명하면 다음과 같다.
레벨 감지부(20)에서는 승압전원전압(vpp)을 입력하여 VPPOSCE 전압을 출력하고, 펄스생성부(22)에서는 입력된 VPPOSCE 전압의 제어에 의해 VPPDRV 전압을 출력한다. 또한 펄스생성부(22)의 출력인 VPPDRV 전압은 펌핑부(24)에 입력되어, 일정한 승압전원전압(vpp)이 될 때까지 계속적인 펌핑동작을 하게 된다.
따라서, 이와 같이 생성된 승압전원전압(vpp)은 반도체 메모리 셀어레이의 워드라인을 제어하여 메모리 셀을 제어하게 된다.
제3도는 일반적인 반도체 메모리 장치의 셀 트랜지스터를 나타낸 도면으로서, 제3도에 도시된 바와 같이, 워드라인과 연결된 셀 트랜지스터(30)를 제어하는데 필요한 승압전원전압의 레벨은 셀 트랜지스터(30)의 리드/라이트 동작시 충분한 엑티브 리스토어(ACTIVE RESTORE)를 위해서는 주변회로용 전압(VREFP)과 셀의 임계전압(VT)과 소정의 마진을 합한 정도의 전압레벨을 유지해야 한다.
제4도는 제2도에 도시된 레벨 감지부의 상세한 구성을 나타낸 도면으로서, 소스단에 주변회로 제어용 전압인 VREFP 전압을 공급하여 VPPOSCE 전압을 출력하게 된다.
종래의 기술에 있어, 메모리 셀의 워드라인을 제어하는 전압인 내부승압전원전압(VPP)은 주변회로용 내부전원전압(VREFP)을 이용하여 생성한다.
그러나, 주변회로용 내부전원전압(VREFP)을 이용하여 승압전원전압(VPP) 발생기를 설계할 경우, 반도체 메모리 장치의 속도를 올리기 위해 이 주변회로용 내부전원전압(VREFP)의 레벨을 올리면 다음의 두가지 문제점이 발생하게 된다.
첫번째는 칩 내부의 워드라인을 제어하는 승압전원전압(VPP)의 레벨이 필요한 레벨보다 더 올라가게 되어 정상적인 동작시 워드라인에 과도한 전압을 공급하게 된다. 즉, 주변회로용 내부전원전압(VREFP) 레벨과 메모리 어레이용 내부전원전압(VREFA)의 레벨간의 차이가 크지 않을 경우는 별로 문제가 없지만, 두 레벨간의 차이가 클 때에 문제가 발생한다.
두번째는 전류에 관한 것으로, 필요한 레벨이상 승압전원전압 레벨을 유지해야 하므로 승압전원전압 발생기가 과도한 펌핑동작을 하게되어 과다한 전류소모가 발생한다.
본 발명은 상술한 문제점들의 적어도일부를 해결하기 위하여 창출된 것으로서, 반도체 메모리 장치의 메모리 어레이용 내부전원전압(VREFA)을 이용하여 칩의 모든 동작모드에서 필요이상의 레벨로 올라가지 않도록 제어하는 반도체 메모리 장치의 승압전원전압 발생 장치를 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하는 본 발명에 따른, 다수개의 메모리 셀 어레이 영역과 상기 메모리 셀 어레이 블럭 사이에 위치하여 구동에 필요한 주변회로 영역으로 구분되고, 상기 메몰 셀 어레이 영역 내에서의 내부전원전압과, 상기 주변회로 영역에서의 내부전원전압을 분리하여 사용되고, 레벨 감지부와 펄스 생성부와, 펌핑부로 구성된 승압전원전압의 레벨을 생성하는 반도체 메모리 장치의 승압전원 발생 장치는 상기 레벨 감지부의 소스단에 상기 메모리 셀 어레이 영역 내에서의 내부전원전압을 공급하는 것을 특징으로 한다.
본 발명에 있어서, 상기 레벨 감지부와 상기 펄스 생성부의 소스단에 상기 메모리 셀 어레이 영역 내에서의 내부전원전압을 공급하는 것을 특징으로 한다.
본 발명에 있어서, 상기 레벨 감지부와, 상기 펄스 생성부 및 상기 펌핑부에 상기 메모리 셀 어레이 영역 내에서의 내부전원전압을 공급하는 것을 특징으로 한다.
본 발명에 있어서, 상기 레벨 감지부는 일단자에 어레이용 내부전원전압(VREFA)이 공급되고 게이트단에 접지전압이 인가되는 제1PMOS 트랜지스터, 상기 제1PMOS 트랜지스터의 다른 단자와 상기 제1NMOS 트랜지스터의 다른 단자 사이에 직렬로 연결되며, 공통 접속 게이트단에 승압전원전압(VPP)이 인가되는 제2 및 제3NMOS 트랜지스터, 상기 제2NMOS 트랜지스터의 다른 단자오 상기 제3NMOS 트랜지스터의 다른 단자가 접속되는 노드에 공통 접속 게이트단이 연결되고 상기 어레이용 내부전원전압(VREFA)이 일단자에 공급되는 제2PMOS 트랜지스터, 및 상기 공통 접속 게이트단에 연결되고 접지 전압단자에 일단자가 연결되고 상기 제2PMOS 트랜지스터와 다른 단자와의 사이에 직렬 연결된 제4NMOS 트랜지스터를 포함하는 것이 바람직하다.
이하 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명한다.
제5도는 본 발명에 따른 어레이회로 제어용 내부전압을 이용한 승압전원 발생 장치의 레벨 감지부의 상세한 구성을 나타낸 도면으로서, 승압전원 발생 장치의 레벨 감지부의 소스단에 인가되는 전압을 종래의 주변회로에 인가되는 내부전압인 VREFP 전압 대신 어레이회로에 인가되는 내부전원전압인 VREFA 전압을 인가한다.
그 구성을 살펴보면, 소스단에 어레이 블럭에 공급되는 내부전원전압(VREFA)이 공급되고, 게이트단에 접지전압이 인가되는 제1PMOS 트랜지스터(50), 게이트단에 어레이 블럭에 공급되는 내부전원전압(VREFA)이 공급되고, 한쪽단자에 접지전압이 인가되는 제1NMOS 트랜지스터(52), 제1PMOS 트랜지스터(50)와 제1NMOS 트랜지스터(52)에 직렬로 연결되며, 공통 접속 게이트단에 승압전원전압(VPP)가 인가되는 제2 및 제3NMOS 트랜지스터(54)(56), 제2 및 제3NMOS 트랜지스터(54)(56)가 공통으로 접속되는 노드(58)에 공통게이트 접속노드(60)가 연결되고, 어레이 회로에 공급되는 내부전원전압(VREFA)단과 접지 전압사이에 직렬로 연결된 제2PMOS 트랜지스터(62)와 제4NMOS 트랜지스터(64)로 이루어진다.
제2PMOS 트랜지스터(62)의 일단자와 제4NMOS 트랜지스터(64)의 일단자가 공통으로 접속되는 노드(66)로부터 VPPOSCE 신호가 출력된다.
또한, 어레이회로에 인가되는 내부전원전압(VREFA)은 펄스 생성단과 펌핑단에도 인가되어 본 발명의 목적을 달성하지만 동작상에는 큰 차이가 없으므로 상세한 설명은 생략한다.
상술한 바와 같이 본 발명에 따른 어레이회로 제어용 내부전압을 이용한 승압전원 발생 장치는 레벨 감지부의 소스단에 인가되는 전원을 어레이 회로에 공급되는 내부전압인 VREFA 전압을 인가함으로써, 항상 일정한 승압전원전압의 레벨을 유지하는 효과를 갖는다.

Claims (4)

  1. 다수개의 메모리 셀 어레이 영역과 상기 메모리 셀 어레이 블럭 사이에 위치하여 구동에 필요한 주변회로 영역으로 구분되고, 상기 메모리 셀 어레이 영역 내에서의 내부전원전압과, 상기 주변회로 영역에서의 내부전원전압을 분리하여 사용하고, 레벨 감지부와 펄스 생성부와, 펌핑부로 구성된 승압전원전압의 레벨을 생성하는 반도체 메모리 장치의 승압전원 발생 장치에 있어서, 상기 레벨 감지부의 소스단에 상기 메모리 셀 어레이 영역 내에서의 내부전원전압을 공급하는 것을 특징으로 하는 승압전원 발생 장치.
  2. 제1항에 있어서, 상기 레벨 감지부와 펄스 생성부의 소스단에 상기 메모리 셀 어레이 영역 내에서의 내부전원전압을 공급하는 것을 특징으로 하는 승압전원 발생 장치.
  3. 제1항에 있어서, 상기 레벨 감지부와, 펄스 생성부 및 펌핑부에 상기 메모리 셀 어레이 영역 내에서의 내부전원전압을 공급하는 것을 특징으로 하는 승압전원 발생 장치.
  4. 제1항에 있어서, 상기 레벨 감지부는 일단자에 어레이용 내부전원전압(VREFA)이 공급되고 게이트단에 접지전원이 인가되는 제1PMOS 트랜지스터, 게이트단에 상기 어레이용 내부전원전압(VREFA)이 공급되고 일단자에 접지전원이 인가되는 제1NMOS 트랜지스터, 상기 제1PMOS 트랜지스터의 다른 단자와 상기 제1NMOS 트랜지스터의 다른 단자 사이에 직렬로 연결되며, 공통 접속 게이트단에 승압전원전압(VPP)이 인가되는 제2 및 제3NMOS 트랜지스터, 상기 제2NMOS 트랜지스터의 다른 단자와 상기 제3NMOS 트랜지스터의 다른 단자가 접속되는 노드에 공통 접속 게이트단이 연결되고 상기 어레이용 내부전원전압(VREFA)이 일단자에 공급되는 제2PMOS 트랜지스터, 및 상기 공통 접속 게이트단에 연결되고 접지 전압단자에 일단자가 연결되고 상기 제2PMOS 트랜지스터와 다른 단자와의 사이에 직렬 연결된 제4NMOS 트랜지스터를 포함하는 승압전원 발생 장치.
KR1019960023685A 1996-06-25 1996-06-25 어레이회로 제어용 내부전압을 이용한 승압전원발생장치 KR100190049B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960023685A KR100190049B1 (ko) 1996-06-25 1996-06-25 어레이회로 제어용 내부전압을 이용한 승압전원발생장치
JP32048596A JP3936419B2 (ja) 1996-06-25 1996-11-29 アレー回路制御用の内部電圧を用いた昇圧電源電圧発生装置
US08/879,757 US5886933A (en) 1996-06-25 1997-06-19 Boost voltage generator for controlling a memory cell array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023685A KR100190049B1 (ko) 1996-06-25 1996-06-25 어레이회로 제어용 내부전압을 이용한 승압전원발생장치

Publications (2)

Publication Number Publication Date
KR980004934A KR980004934A (ko) 1998-03-30
KR100190049B1 true KR100190049B1 (ko) 1999-06-01

Family

ID=19463398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023685A KR100190049B1 (ko) 1996-06-25 1996-06-25 어레이회로 제어용 내부전압을 이용한 승압전원발생장치

Country Status (3)

Country Link
US (1) US5886933A (ko)
JP (1) JP3936419B2 (ko)
KR (1) KR100190049B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001126477A (ja) 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体集積回路
KR100316053B1 (ko) * 1999-12-29 2001-12-12 박종섭 고전위 발생장치의 Ｖｐｐ 레벨 감지기
KR100498505B1 (ko) * 2003-07-15 2005-07-01 삼성전자주식회사 승압전압 발생회로 및 승압전압 발생방법
KR100728904B1 (ko) * 2005-12-28 2007-06-15 주식회사 하이닉스반도체 전압 발생기 및 이를 포함하는 반도체 메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3155879B2 (ja) * 1994-02-25 2001-04-16 株式会社東芝 半導体集積回路装置
JP3510335B2 (ja) * 1994-07-18 2004-03-29 株式会社ルネサステクノロジ 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路
JPH0869693A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp スタティック型半導体記憶装置

Also Published As

Publication number Publication date
JPH1011967A (ja) 1998-01-16
US5886933A (en) 1999-03-23
KR980004934A (ko) 1998-03-30
JP3936419B2 (ja) 2007-06-27

Similar Documents

Publication Publication Date Title
US5633825A (en) Voltage generating circuit in semiconductor integrated circuit
KR0127494B1 (ko) 반도체 기억 장치
US6373325B1 (en) Semiconductor device with a charge pumping circuit
US5430682A (en) Semiconductor integrated circuit device having internal step-down power voltage generator with auxiliary current path for keeping step-down power voltage constant
KR100471185B1 (ko) 내부 공급 전압의 파워-업 기울기를 제어하기 위한 내부전압 변환기 구조
KR100241209B1 (ko) 반도체집적회로장치
KR19980082461A (ko) 반도체 메모리 소자의 전압 조정회로
US5818790A (en) Method for driving word lines in semiconductor memory device
US5587648A (en) Power supply circuit for generating an internal power supply potential based on an external potential
US6087891A (en) Integrated power supply voltage generators having reduced susceptibility to parasitic latch-up during set-up mode operation
JP3810220B2 (ja) 内部電源供給発生器を有する集積回路半導体メモリ装置
US6157581A (en) Semiconductor memory having a restore voltage control circuit
KR100190049B1 (ko) 어레이회로 제어용 내부전압을 이용한 승압전원발생장치
KR100416792B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 발생방법
JPH03250494A (ja) 半導体記憶装置
KR100616496B1 (ko) 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치
US5881000A (en) Semiconductor memory device having booster supplying step-up voltage exclusively to output circuit for burst
JP3013773B2 (ja) 半導体装置
KR19990075064A (ko) 반도체 메모리장치의 전원 노이즈를 최소화하는 지연 동기 루프용 내부전원 전압 발생회로
US5990729A (en) Semiconductor integrated circuit having first and second voltage step down circuits
US20050276148A1 (en) Semiconductor storage device interrupt control circuit
KR100323981B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
US5691944A (en) Non-volatile semiconductor memory device
US5309040A (en) Voltage reducing circuit
KR940018975A (ko) 반도체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee