KR970071785A - 다수개의 승압전압 발생기를 갖는 반도체 메모리 장치 - Google Patents
다수개의 승압전압 발생기를 갖는 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR970071785A KR970071785A KR1019960013873A KR19960013873A KR970071785A KR 970071785 A KR970071785 A KR 970071785A KR 1019960013873 A KR1019960013873 A KR 1019960013873A KR 19960013873 A KR19960013873 A KR 19960013873A KR 970071785 A KR970071785 A KR 970071785A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- power supply
- supply voltage
- internal
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 칩내에 다수개의 승압전압 발생기를 구비하여야 하는 경우라도 다수개의 승압전압을 차례로 발생하여 각각 공급하므로써 파워업시 칩 내부회로의 래치업 현상을 방지할 수 있는 반도체 메모리 장치를 제공한다.
3. 발명의 해결방법의 요지
본 발명은 제1전원전압을 소정 레벨로 승압시키는 하나 이상의 승압전압 발생기와 상기 승압전압 발생기의 승압전압과 상기 제1전원전압을 입력으로 하여 동작하는 내부회로들을 가지는 반도체 메모리 장치에 있어서, 상기 승압전압 발생기에 상기 제1전원전압을 공급하는 전원공급노드와 하나 이상의 상기 내부회로에 제1전원전압을 공급하는 전원공급노드 사이에 양단이 접속되며 상기 승압전압 발생기의 승압전압으로 제어되는 전압강하 수단을 가짐을 특징으로 한다.
4. 발명의 중요한 용도
본 발명은 반도체 메모리 장치에 적합하게 사용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 일실시예로써 전원전압 발생기의 구성블럭도, 제8도는 제7도에서의 파워업시 셋업 특성을 보여주는 도면, 제9도는 본 발명의 다른 실시예로써 승압전압 발생기를 2개를 사용할 경우를 보여주는 구성블럭도, 제10도는 본 발명의 또다른 실시예에 따른 다른 구조의 내부전원전압 발생기를 포함하는 전원전압 발생기의 구성블럭도.
Claims (6)
- 제1전원전압을 소정 레벨로 승압시키는 하나 이상의 승압전압 발생기와 상기 승압전압 발생기의 승압전압과 상기 제1전원전압을 입력으로 하여 동작하는 내부회로들을 가지는 반도체 메모리 장치에 있어서, 상기 승압전압 발생기에 상기 제1전원전압을 공급하는 전원공급노드와 하나 이상의 상기 내부회로에 제1전원전압을 공급하는 전원공급노드 사이에 양단이 접속되며 상기 승압전압 발생기의 승압전압으로 제어되는 전압강하수단을 구비함을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 제1전원전압이 내부전원전압임을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 전압강하수단이 엔모오스 트랜지스터임을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 전압강하수단이 다수개의 상기 승압전압 발생기로의 상기 제1전원전압을 공급하는 상기 전원공급노드 각각의 사이마다에 위치함을 특징으로 하는 반도체 메모리 장치.
- 외부로부터의 외부전원전압을 레벨강하된 내부전원전압을 발생하여 칩의 내부회로로 공급하는 내부전원 전압 발생기와, 사이 내부전원전압을 소정 레벨 승압하기 위한 승압전압 발생기와, 상기 승압전압 발생기로의 전원공급노드 각각의 사이마다에 위치하여 상기 내부전원전압을 레벨강하 하기 위한 전압강하수단을 포함하는 반도체 메모리 장치에 있어서, 상기 내부전원전압을 발생기의 출력단에 접속되어 상기 칩의 활성화시나 비활성화시에 항상 인에이블되어 상기내부전원전압을 소정 레벨로 형성하여 출력하기 위한 제1내부전원전압 드라이버와, 상기 내부회로의 전원공급노드에 접속되어, 상기 내부전원전압을 공급받아 상기 칩의 활성화시 인에이블되어 상기 내부회로로 상기 내부전원전압을 소절 레벨로 형성하여 출력하며, 상기 칩의 비활성화시 디세이블되어 상기 내부회로로의 상기 내부전원전압의 중단하는 제2내부전원전압 드라이버와, 상기 제1내부전원전압 드라이버의 입력단과 제2내부전원전압 드라이버의 입력단 사이에 접속되며 상기 승압전압 발생기의 상기 승압전압에 의해 제어되어, 상기 칩의 활성화시나 비활성화시의 상기 내부회로로 상기 내부전원전압을 동일하게 공급하기 위한 전압조절수단을 구비함을 특징으로 하는 반도체 메모리 장치.
- 제5항에 있어서, 상기 전압강하수단이 엔모오스 트랜지스터임을 특징으로 하는 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960013873A KR0177784B1 (ko) | 1996-04-30 | 1996-04-30 | 다수개의 승압전압 발생기를 갖는 반도체 메모리장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960013873A KR0177784B1 (ko) | 1996-04-30 | 1996-04-30 | 다수개의 승압전압 발생기를 갖는 반도체 메모리장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970071785A true KR970071785A (ko) | 1997-11-07 |
KR0177784B1 KR0177784B1 (ko) | 1999-04-15 |
Family
ID=19457367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960013873A KR0177784B1 (ko) | 1996-04-30 | 1996-04-30 | 다수개의 승압전압 발생기를 갖는 반도체 메모리장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0177784B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100762873B1 (ko) * | 2003-06-10 | 2007-10-08 | 주식회사 하이닉스반도체 | 내부 전압 발생기 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100741471B1 (ko) * | 2006-09-29 | 2007-07-20 | 삼성전자주식회사 | 래치-업이 발생하지 않는 부스팅 스킴 |
KR100909964B1 (ko) * | 2007-05-14 | 2009-07-29 | 삼성전자주식회사 | 래치업을 방지하는 전압 발생기 |
-
1996
- 1996-04-30 KR KR1019960013873A patent/KR0177784B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100762873B1 (ko) * | 2003-06-10 | 2007-10-08 | 주식회사 하이닉스반도체 | 내부 전압 발생기 |
Also Published As
Publication number | Publication date |
---|---|
KR0177784B1 (ko) | 1999-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970076801A (ko) | 승압 회로 | |
KR960030231A (ko) | 반도체 메모리장치의 전압 구동회로 | |
KR930020449A (ko) | 내부전원전압 발생회로 | |
KR950024339A (ko) | 반도체 집적회로장치 | |
KR970003216A (ko) | 반도체 메모리 장치의 내부 전원전압 발생 회로 | |
KR970060239A (ko) | 승압기 회로 | |
KR950020697A (ko) | 반도체 기억장치(a semiconductor memory device) | |
KR940010318A (ko) | 내부강압회로 | |
KR970029753A (ko) | 승압 전원을 갖는 반도체 메모리 장치 | |
EP1026689B1 (en) | Voltage down converter with switched hysteresis | |
KR940003017A (ko) | 반도체 집적 회로 | |
KR950028263A (ko) | 전압 변환 회로 | |
KR960706219A (ko) | 승압회로(Boosting Circuit) | |
KR970071785A (ko) | 다수개의 승압전압 발생기를 갖는 반도체 메모리 장치 | |
KR970029739A (ko) | 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치 | |
KR970051107A (ko) | 내부전원전압 공급장치 | |
KR970017589A (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
KR980004934A (ko) | 어레이회로 제어용 내부전압을 이용한 승압전원 발생장치 | |
KR960009155A (ko) | 반도체 소자의 전압 조정 회로 | |
KR970013337A (ko) | 반도체장치 | |
KR19990049422A (ko) | 고전압 레귤레이션 회로 | |
KR970051075A (ko) | 반도체 메모리장치의 전압 승압회로 | |
KR970051072A (ko) | 반도체 장치의 내부전원승압회로 | |
KR100219493B1 (ko) | 반도체장치의 초기전원전압 공급회로 및 이를이용한 승압전압 발생기 | |
KR100751649B1 (ko) | 반도체 장치의 내부전압 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071101 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |