KR960015579A - 저전압 동작 마진이 큰 스태틱형 반도체 메모리 장치 - Google Patents

저전압 동작 마진이 큰 스태틱형 반도체 메모리 장치 Download PDF

Info

Publication number
KR960015579A
KR960015579A KR1019950034837A KR19950034837A KR960015579A KR 960015579 A KR960015579 A KR 960015579A KR 1019950034837 A KR1019950034837 A KR 1019950034837A KR 19950034837 A KR19950034837 A KR 19950034837A KR 960015579 A KR960015579 A KR 960015579A
Authority
KR
South Korea
Prior art keywords
voltage
power supply
line
word line
boost
Prior art date
Application number
KR1019950034837A
Other languages
English (en)
Other versions
KR0170009B1 (ko
Inventor
다까시 야마구찌
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960015579A publication Critical patent/KR960015579A/ko
Application granted granted Critical
Publication of KR0170009B1 publication Critical patent/KR0170009B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

스태틱형 반도체 메모리 장치는 전원 전압 공급용 전원 라인, 한 쌍의 비트라인, 워드 라인, 및 MOS 트랜지스터의 전달 게이트를 통해 워드 라인 및 한 쌍의 비트 라인에 접속되는 메모리 셀을 포함하고 있다. 전원 전압은 부스트 전원 라인에 부스트 전압을 제공하기 위해 부스트 업된다. 소정의 전압은 이 부스트 전압을 이용하여 워드 라인에 공급되고, 소정의 전압이 워드 라인에 공급되는 경우에 기입 동작 또는 판독 동작이 한 쌍의 비트 라인을 통해 메모리 셀로 행해진다. 소정의 전압이 전원 전압 및 MOS 트랜지스터의 임계 전압의 합과 거의 동일하여 저전압 동작 마진이 커진다.

Description

저전압 동작 마진이 큰 스태틱형 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 제1실시예의 따른 스태틱형 반도체 메모리 장치의 블럭도,
제11도는 본 발명의 다른 실시예에 따른 스태틱형 반도체 메모리 장치의 블럭도.

Claims (9)

  1. 전원 전압을 공급하는 전원 라인, MOS 트랜지스터의 전달 게이트를 통해 워드 라인(WL) 및 한 쌍의 비트 라인에 접속되는 스태틱형 메모리 셀, 상기 전원 전압을 부스트 업하는 부스팅 회로, 상기 부스딩 회로로 부터 공급되는 상기 부스트 전압으로 상기 워드 라인을 구동하는 워드 라인 구동 회로, 및 소정의 전압의 근방에서 상기 부스트 전압을 제어하는 전압 제어 회로를 구비하고 있는 것을 특징으로 하는 스태틱형 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 전압 제어 회로는 상기 부스팅 회로와 상기 전원 라인 사이에 제공되는 것을 특징으로 하는 스태틱형 반도체 메모리 장치.
  3. 제1항 또는 제2항에 있어서, 상기 소정의 전압이 MOS 트랜지스터의 임계 전압과 상기 전원 전압의 합과 거의 동일한 것을 특징으로 하는 스태틱형 반도체 메모리장치.
  4. 제2항에 있어서, 상기 전압 제어 회로는 상기 부스팅 회로에 접속되는 게이트와 드레인 및 상기 전원라인에 접속되는 소스를 갖고 있는 N채널 MOS 트랜지스터를 포함하는 것을 특징으로 하는 스태틱형 반도체 메모리 장치.
  5. 제2항에 있어서, 상기 전압 제어 회로는 직렬로 접속된 다이오드들, 상기 부스팅 회로에 접속되는 제1다이오드의 애노드 및 상기 전원 라인에 접속되는 최종 다이오드의 캐소드를 포함하는 것을 특징으로 하는 스태틱형 반도체 메모리 장치.
  6. 전원 전압을 공급하는 전원 라인, 한 쌍의 비트 라인, 워드 라인, 및 MOS 트랜지스터의 전달 게이트를 통해 상기 워드 라인 및 상기 한 쌍의 비트 라인에 접속되는 메모리 셀을 구비하는 스태틱형 반도체 메모리 장치에서 큰 저전압 동작 마진을 제공하는 방법에 있어서, 부스트 전압 라인에 부스트 전압을 제공하도록 전원 전압을 부스팅하는 단계, 상기 부스팅 전압을 이용하여 상기 워드 라인에 소정 전압을 공급하는 단계 및, 상기 소정 전압이 상기 워드 라인에 공급되는 경우에 상기 한 쌍의 비트 라인을 통해 상기 메모리 셀에 기입 동작 또는 판독 동작을 행하는 단계를 포함하고 있는 것을 특징으로 하는 큰 저전압 동작 마진을 제공하는 방법.
  7. 제6항에 있어서, 상기 공급 단계는 상기 부스트 전압을 상기 소정 전압으로 조정하는 단계 및 상기 조정 전압을 상기 워드 라인에 인가하는 단계를 포함하고 있는 것을 특징으로 하는 큰 저전압 동작 마진을 제공하는 방법.
  8. 제6항 또는 제7항에 있어서, 상기 소정의 전압은 MOS 트랜지스터의 임계 전압 및 전원 전압의 합과 거의 동일한 것을 특징으로 하는 큰 저전압 동작 마진을 제공하는 방법.
  9. 제7항에 있어서, 상기 조정 단계는 전압 강하가 상기 부스트 전압 라인과 상기 전원 전압 사이의 N채널 MOS 트랜지스터의 임계 전압과 거의 동일하도록 상기 부스트 전원 라인으로부더 전원 라인으로 전류를 흐르게 하는 단계를 포함하는 것을 특징으로 하는 큰 저전압 동작 마진을 제공하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950034837A 1994-10-12 1995-10-11 저전압 동작 마진이 큰 스태틱형 반도체 메모리 장치 KR0170009B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-245738 1994-10-12
JP6245738A JPH08111094A (ja) 1994-10-12 1994-10-12 スタチック型半導体記憶装置

Publications (2)

Publication Number Publication Date
KR960015579A true KR960015579A (ko) 1996-05-22
KR0170009B1 KR0170009B1 (ko) 1999-03-30

Family

ID=17138072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034837A KR0170009B1 (ko) 1994-10-12 1995-10-11 저전압 동작 마진이 큰 스태틱형 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US5642315A (ko)
EP (1) EP0709852B1 (ko)
JP (1) JPH08111094A (ko)
KR (1) KR0170009B1 (ko)
DE (1) DE69522408T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493889B1 (ko) * 2002-06-11 2005-06-10 신미혜 젤라틴을 이용한 셀러드 드레싱 및 그 제조방법
KR100558538B1 (ko) * 1999-01-19 2006-03-10 삼성전자주식회사 에스 램 셀의 전원 승압 회로

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3220035B2 (ja) * 1997-02-27 2001-10-22 エヌイーシーマイクロシステム株式会社 スタチック型半導体記憶装置
JPH10247398A (ja) * 1997-03-05 1998-09-14 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその検査方法
US6215708B1 (en) * 1998-09-30 2001-04-10 Integrated Device Technology, Inc. Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness
KR100554135B1 (ko) * 1998-12-30 2006-05-16 주식회사 하이닉스반도체 워드라인 부트스트랩 회로
US6225849B1 (en) * 2000-02-25 2001-05-01 Advanced Micro Devices, Inc. High speed, high precision, power supply and process independent boost level clamping technique
US7352609B2 (en) * 2005-08-15 2008-04-01 International Business Machines Corporation Voltage controlled static random access memory
US7466582B2 (en) * 2005-08-15 2008-12-16 International Business Machines Corporation Voltage controlled static random access memory
US7411853B2 (en) * 2005-11-17 2008-08-12 Altera Corporation Volatile memory elements with elevated power supply levels for programmable logic device integrated circuits
US7277351B2 (en) * 2005-11-17 2007-10-02 Altera Corporation Programmable logic device memory elements with elevated power supply levels
US7430148B2 (en) * 2005-11-17 2008-09-30 Altera Corporation Volatile memory elements with boosted output voltages for programmable logic device integrated circuits
US7463057B1 (en) 2006-03-29 2008-12-09 Altera Corporation Integrated circuits with adjustable memory element power supplies
US7800400B2 (en) * 2007-01-12 2010-09-21 Altera Corporation Configuration random access memory
US7859301B2 (en) * 2007-04-30 2010-12-28 Altera Corporation Power regulator circuitry for programmable logic device memory elements
US7907456B2 (en) * 2007-10-31 2011-03-15 Texas Instruments Incorporated Memory having circuitry controlling the voltage differential between the word line and array supply voltage
US7957177B2 (en) * 2008-06-05 2011-06-07 Altera Corporation Static random-access memory with boosted voltages
US8072237B1 (en) 2009-06-04 2011-12-06 Altera Corporation Computer-aided design tools and memory element power supply circuitry for selectively overdriving circuit blocks
JP5398520B2 (ja) * 2009-12-25 2014-01-29 株式会社東芝 ワード線駆動回路
US8633731B1 (en) 2011-08-09 2014-01-21 Altera Corporation Programmable integrated circuit with thin-oxide passgates
US9444460B1 (en) 2013-11-22 2016-09-13 Altera Corporation Integrated circuits with programmable overdrive capabilities
US10121534B1 (en) 2015-12-18 2018-11-06 Altera Corporation Integrated circuit with overdriven and underdriven pass gates

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253090A (ja) * 1984-05-30 1985-12-13 Hitachi Ltd 半導体装置
JPH0817034B2 (ja) * 1988-10-24 1996-02-21 三菱電機株式会社 半導体記憶装置
JP3112019B2 (ja) * 1989-12-08 2000-11-27 株式会社日立製作所 半導体装置
JPH03250494A (ja) * 1990-02-27 1991-11-08 Ricoh Co Ltd 半導体記憶装置
US5103113A (en) * 1990-06-13 1992-04-07 Texas Instruments Incorporated Driving circuit for providing a voltage boasted over the power supply voltage source as a driving signal
JPH05151789A (ja) * 1991-11-29 1993-06-18 Nec Corp 電気的に書込・一括消去可能な不揮発性半導体記憶装置
JP2838344B2 (ja) * 1992-10-28 1998-12-16 三菱電機株式会社 半導体装置
JPH05234363A (ja) * 1992-02-17 1993-09-10 Mitsubishi Electric Corp 半導体記憶装置
JP2905647B2 (ja) * 1992-04-30 1999-06-14 三菱電機株式会社 スタティックランダムアクセスメモリ装置
US5467306A (en) * 1993-10-04 1995-11-14 Texas Instruments Incorporated Method of using source bias to increase threshold voltages and/or to correct for over-erasure of flash eproms
JPH07230693A (ja) * 1994-02-16 1995-08-29 Toshiba Corp 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558538B1 (ko) * 1999-01-19 2006-03-10 삼성전자주식회사 에스 램 셀의 전원 승압 회로
KR100493889B1 (ko) * 2002-06-11 2005-06-10 신미혜 젤라틴을 이용한 셀러드 드레싱 및 그 제조방법

Also Published As

Publication number Publication date
US5642315A (en) 1997-06-24
EP0709852B1 (en) 2001-08-29
JPH08111094A (ja) 1996-04-30
DE69522408D1 (de) 2001-10-04
DE69522408T2 (de) 2002-05-29
EP0709852A3 (en) 1998-05-20
KR0170009B1 (ko) 1999-03-30
EP0709852A2 (en) 1996-05-01

Similar Documents

Publication Publication Date Title
KR960015579A (ko) 저전압 동작 마진이 큰 스태틱형 반도체 메모리 장치
KR0155078B1 (ko) 강전계용의 mos 회로를 갖춘 반도체 회로
KR930024162A (ko) 반도체 기억 장치
KR950015380A (ko) 반도체 메모리장치의 워드라인구동회로
US7639066B2 (en) Circuit and method for suppressing gate induced drain leakage
KR950020749A (ko) 반도체 불휘발성 기억장치
KR0121131B1 (ko) 반도체 메모리장치의 구동회로
EP0713167B1 (en) A voltage level converter
KR970012752A (ko) 반도체 집적회로
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
JPH03250494A (ja) 半導体記憶装置
KR20090015864A (ko) 내부 전원 회로
KR100385463B1 (ko) 반도체 메모리 장치의 워드라인 제어회로
JP3554638B2 (ja) 半導体回路
US7855932B2 (en) Low power word line control circuits with boosted voltage output for semiconductor memory
KR100541805B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR940018975A (ko) 반도체 메모리
US7158436B2 (en) Semiconductor memory devices
US5467054A (en) Output circuit for multibit-outputting memory circuit
KR960042758A (ko) 낸드형 플래쉬 메모리의 리드전압 인가 방법
KR20030081979A (ko) 오토 리프레쉬 전류 감소를 위한 센스 앰프 오버 드라이브제어회로
KR0170286B1 (ko) 반도체 메모리장치의 전압 승압회로
KR970003189A (ko) 복수의 접지전원을 갖는 반도체 메모리장치
KR0144496B1 (ko) 워드라인 구동장치
KR100224789B1 (ko) 고전위 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041012

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee