KR950025773A - 반도체집적회로장치 - Google Patents
반도체집적회로장치 Download PDFInfo
- Publication number
- KR950025773A KR950025773A KR1019950003804A KR19950003804A KR950025773A KR 950025773 A KR950025773 A KR 950025773A KR 1019950003804 A KR1019950003804 A KR 1019950003804A KR 19950003804 A KR19950003804 A KR 19950003804A KR 950025773 A KR950025773 A KR 950025773A
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- integrated circuit
- circuit
- power source
- generating means
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 7
- 230000002093 peripheral effect Effects 0.000 claims 3
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 claims 1
- 230000003213 activating effect Effects 0.000 claims 1
- 238000005421 electrostatic potential Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000010355 oscillation Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 외부로부터 인가되는 전원전위가 변동해도, 내부전원전위의 변동을 억제할 수 있는 반도체집적회로장치를 제공하기 위한 것이다.
이를 위한 본 발명은, 집적회로부와, 전위레벨의 변동이 있는 외부인가전위(VCC)를 어떤 전위레벨로 제한하여 강압전위(ØD)로 강압하는 강압회로와,강압전위(ØD)를 전원으로 이용하여 구동되며 강압전위(ØD)를 상기 집적회로부의 회로의 동작전원으로 이용되는 승압전위(ØD)로 승압하는 승압회로를 구비하고 있다. 이 구성에 의하면, 승압회로가 어떤 전위레벨로 제한된 강압전위(ØD)에 의해 구동되므로, 전위(VCC)의 레벨이 변동해도 승압회로의 동작이 변화하기 어렵게 된다. 더욱이, 강압전위(ØD)로부터 승압전위(ØP)의 정전위영역의 범위가 넓어서 장치의 동작 마진이 확대된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 다이나믹형 RAM의 블록도,
제2도는 제1도에 나타낸 승압회로의 블로도,
제3도는 제2도에 나타낸 전압억제회로의 회로도,
제4도는 제2도에 나타낸 발진회로의 회로도,
제5도는 제2도에 나타낸 버퍼회로의 회로도,
제6도는 제2도에 나타낸 차지 펌프회로의 회로도,
제7도는 제1도에 나타낸 소스 폴로워형 강압회로의 회로도,
제8도는 제1도에 나타낸 기동회로의 회로도,
제9도는 제1도에 나타낸 워드선 구동계회로 및 주면회로의 일부 회로도,
제10도는 제9도에 나타낸 레벨 시프터의 회로도,
제11도는 제1도에 나타낸 다이나믹형 RAM의 주요부분만을 나타낸 개략적인 블록도.
Claims (12)
- 집적회로부(8)와, 외부로부터 인가되고 전위레벨의 변동이 있는 제1전위를 어떤 전위레벨로 제한함으로써 전위변동이 작은 정전위영역을 얻은 제2전위로 변환하는 변환수단(6), 상기 제2전위를 전원으로 이용하여 구동되고 적어도 상기 집적회로부내의 회로의 동작전원으로 이용되는 제3전위를 발생시키는 발생수단(7)을 구비한 것을 특징으로 하는 반도체집적회로장치.
- 제1항에 있어서, 상기 변환수단(6)은 상기 제1전위를 어떤 전위레벨로 제한하는 강압회로이고, 상기 발생수단(7)은 상기 제2전위를 전원으로 이용하여 구동되고, 상기 제3전위를 상기 제2전위의 정전위영역을 반영한 채로 승압하는 승압회로인 것을 특징으로 하는 반도체집적회로장치.
- 제2항에 있어서, 상기 승압회로(7)는 차지 펌프회로(15)인 것을 특징으로 하는 반도체집적회로장치.
- 제3항에 있어서, 상기 제2전위는 상기 승압회로(7)의 전원으로 이용됨과 더불어 상기 집적회로부(8)의 다른 회로의 동작전원으로 이용되는 것을 특징으로 하는 반도체집적회로장치.
- 제1항에 있어서, 상기 집적회로부(8)는 다이나믹형 RAM이고, 상기 제2전위를 전원으로 하는 집적회로는 상기 다이나믹형 RAM의 주변회로(11)이며, 상기 제3전위를 전원으로 하는 집적회로는 상기 다이나믹형 RAM의 워드선구동계 회로(10)인 것을 특징으로 하는 반도체집적회로장치.
- 집적회로부(8)와, 외부로부터 인가되고 전위레벨의 변동이 있는 제1전위를 어떤 전위레벨로 제한함으로써 전위 변동이 작은 정전위영역을 얻은 제2전위로 변환하는 변환수단(4), 상기 제2전위를 전원으로 이용하여 구동되고 적어도 상기 집적회로부내의 회로의 동작전원으로 이용되는 제3전위를 발생시키는 제1발생수단(7), 상기 제3전위를 이용하여 적어도 상기 집적회로부내의 다른 회로의 동작전원으로 이용되는 제4전위를 발생시키는 제2발생수단(6)을 구비한 것을 특징으로 하는 반도체집적회로장치.
- 제6항에 있어서, 상기 변환수단(4)은 상기 제1발생수단(7)을 기동시키기 위한 기동회로이고, 상기 제1발생수단은 상기 제2발생수단(6)이 제4전위를 발생시킨 후 상기 제2전위 대신에 상기 제4전위를 전원으로 이용하여 구동되는 것을 특징으로 하는 반도체집적회로장치.
- 제6항에 있어서, 상기 변환수단(4)은 상기 제1전위를 어떤 전위레벨로 제한하는 강압회로를 포함하고, 상기 제1발생수단(7)은 상기 제2전위를 전원으로 이용하여 구동되며 상기 제3전위를 상기 제2전위의 정전위영역을 반영시킨 채로 승압하는 승압회로이며, 상기 제2발생수단(6)은 드레인에 상기 제1전위가 인가되고 소스로부터 상기 제4전위를 출력하는 절연게이트형 FET를 포함하는 소스 플로워형 강압회로이고, 그 절연게이트형 FET의 게이트에는 상기 제3전위가 인가되는 것을 특징으로 하는 반도체집적회로장치.
- 제8항에 있어서, 상기 제3전위는 상기 제4전위에 비해 상기 절연게이트형 FET의 문턴치분 이상으로 높게 설정되어 있는 것을 특징으로 하는 반도체집적회로장치.
- 제6항에 있어서, 상기 집적회로부(8)는 다이나믹형 RAM이고, 상기 제4전위를 전원으로 하는 집적회로는 상기 다이나믹형 RAM의 주변회로(11)이며, 상기 제3전위를 전원으로 하는 집적회로는 상기 다이나믹형 RAM의 원드선 구동계 회로(10)인 것을 특징으로 하는 반도체집적회로장치.
- 집적회로부(8)와, 외부로부터 인가되고 전위레벨의 변동이 있는 제1전위를 어떤 전위레벨로 제한함으로써 전위 변동이 작은 정전위영역을 얻은 제2전위로 변환하는 변환수단(4), 상기 제2전위를 전원으로 이용하여 구동되고 제3전위를 발생시키는 제1발생수단(7), 상기 제3전위를 이용하여 적어도 상기 집적회로부내의 회로의 동작전원으로 이용되는 제4전위를 발생시키는 제2발생수단(6), 상기 제2전위를 전원으로 이용하여 구동되고 상기 집적회로부내의 다른 회로의 동작전원으로 이용되는 제5전위를 발생시키는 제3발생수단(5)을 구비한 것을 특징으로 하는 반도체집적회로장치.
- 제11항에 있어서, 상기 집적회로부(8)는 다이나믹형 RAM이고, 상기 제4전위를 전원으로 하는 집적회로는 상기 다이나믹형 RAM의 주변회로(11)이며, 상기 제5전위를 전원으로 하는 집적회로는 상기 다이나믹형 RAM의 원드선 구동계 회로(10)인 것을 특징으로 하는 반도체집적회로장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02831394A JP3155879B2 (ja) | 1994-02-25 | 1994-02-25 | 半導体集積回路装置 |
JP94-28313 | 1994-02-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950025773A true KR950025773A (ko) | 1995-09-18 |
KR100241209B1 KR100241209B1 (ko) | 2000-02-01 |
Family
ID=12245135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950003804A KR100241209B1 (ko) | 1994-02-25 | 1995-02-25 | 반도체집적회로장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5592421A (ko) |
EP (1) | EP0669619B1 (ko) |
JP (1) | JP3155879B2 (ko) |
KR (1) | KR100241209B1 (ko) |
CN (1) | CN1040377C (ko) |
DE (1) | DE69516328T2 (ko) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2296586A (en) * | 1994-12-23 | 1996-07-03 | At & T Corp | Transition assist for fast row driver-decoder |
KR0165386B1 (ko) * | 1995-04-24 | 1999-02-01 | 김광호 | 반도체장치의 내부 승압회로 |
JP3199987B2 (ja) | 1995-08-31 | 2001-08-20 | 株式会社東芝 | 半導体集積回路装置およびその動作検証方法 |
JP3261302B2 (ja) * | 1996-03-19 | 2002-02-25 | シャープ株式会社 | 半導体メモリ装置及びその製造方法 |
DE19612456C2 (de) * | 1996-03-28 | 2000-09-28 | Siemens Ag | Halbleiterspeichervorrichtung |
US6750527B1 (en) * | 1996-05-30 | 2004-06-15 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having a plurality of wells, test method of testing the semiconductor integrated circuit device, and test device which executes the test method |
KR100190049B1 (ko) * | 1996-06-25 | 1999-06-01 | 윤종용 | 어레이회로 제어용 내부전압을 이용한 승압전원발생장치 |
US6064250A (en) | 1996-07-29 | 2000-05-16 | Townsend And Townsend And Crew Llp | Various embodiments for a low power adaptive charge pump circuit |
JP3709246B2 (ja) * | 1996-08-27 | 2005-10-26 | 株式会社日立製作所 | 半導体集積回路 |
US7023729B2 (en) * | 1997-01-31 | 2006-04-04 | Renesas Technology Corp. | Microcomputer and microprocessor having flash memory operable from single external power supply |
JPH10283776A (ja) * | 1997-04-04 | 1998-10-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6005812A (en) | 1998-02-27 | 1999-12-21 | Micron Technology, Inc. | Device and method for supplying current to a semiconductor memory to support a boosted voltage within the memory during testing |
JP3853513B2 (ja) | 1998-04-09 | 2006-12-06 | エルピーダメモリ株式会社 | ダイナミック型ram |
US6373753B1 (en) * | 1999-02-13 | 2002-04-16 | Robert J. Proebsting | Memory array having selected word lines driven to an internally-generated boosted voltage that is substantially independent of VDD |
US6356485B1 (en) | 1999-02-13 | 2002-03-12 | Integrated Device Technology, Inc. | Merging write cycles by comparing at least a portion of the respective write cycle addresses |
US6204723B1 (en) | 1999-04-29 | 2001-03-20 | International Business Machines Corporation | Bias circuit for series connected decoupling capacitors |
US6219293B1 (en) * | 1999-09-01 | 2001-04-17 | Micron Technology Inc. | Method and apparatus for supplying regulated power to memory device components |
JP2001110184A (ja) * | 1999-10-14 | 2001-04-20 | Hitachi Ltd | 半導体装置 |
JP2001160296A (ja) * | 1999-12-01 | 2001-06-12 | Toshiba Corp | 電圧レベル変換回路及びこれを用いた半導体記憶装置 |
AU2319600A (en) * | 2000-01-27 | 2001-08-07 | Hitachi Limited | Semiconductor device |
US6320454B1 (en) | 2000-06-01 | 2001-11-20 | Atmel Corporation | Low power voltage regulator circuit for use in an integrated circuit device |
KR100507701B1 (ko) * | 2001-12-06 | 2005-08-09 | 주식회사 하이닉스반도체 | 부스트랩 회로 |
JP3866594B2 (ja) | 2002-03-15 | 2007-01-10 | Necエレクトロニクス株式会社 | 遅延回路と半導体記憶装置及び半導体記憶装置の制御方法 |
US6785161B2 (en) * | 2002-06-28 | 2004-08-31 | Micron Technology, Inc. | High voltage regulator for low voltage integrated circuit processes |
JP2004070805A (ja) * | 2002-08-08 | 2004-03-04 | Fujitsu Ltd | 内部電源電圧が制御される半導体集積回路 |
DE60335147D1 (de) * | 2003-05-13 | 2011-01-05 | Fujitsu Semiconductor Ltd | Integriertes halbleiterbauelement |
JP5808937B2 (ja) * | 2011-04-20 | 2015-11-10 | ラピスセミコンダクタ株式会社 | 半導体メモリの内部電源電圧生成回路及び内部電源電圧生成方法 |
US9324383B2 (en) * | 2014-03-20 | 2016-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source line voltage regulation scheme for leakage reduction |
JP6378003B2 (ja) * | 2014-08-27 | 2018-08-22 | ラピスセミコンダクタ株式会社 | 半導体装置、電池監視システム、及び半導体装置の起動方法 |
JP2017147005A (ja) * | 2016-02-16 | 2017-08-24 | ルネサスエレクトロニクス株式会社 | フラッシュメモリ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100209449B1 (ko) * | 1990-05-21 | 1999-07-15 | 가나이 쓰토무 | 반도체 집적회로 장치 |
EP0470498A3 (en) * | 1990-07-31 | 1993-06-09 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
US5329168A (en) * | 1991-12-27 | 1994-07-12 | Nec Corporation | Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources |
KR950014099B1 (ko) * | 1992-06-12 | 1995-11-21 | 가부시기가이샤 도시바 | 반도체 기억장치 |
JP2768172B2 (ja) * | 1992-09-30 | 1998-06-25 | 日本電気株式会社 | 半導体メモリ装置 |
-
1994
- 1994-02-25 JP JP02831394A patent/JP3155879B2/ja not_active Expired - Fee Related
-
1995
- 1995-02-23 US US08/393,077 patent/US5592421A/en not_active Expired - Lifetime
- 1995-02-24 DE DE69516328T patent/DE69516328T2/de not_active Expired - Fee Related
- 1995-02-24 EP EP95102661A patent/EP0669619B1/en not_active Expired - Lifetime
- 1995-02-25 KR KR1019950003804A patent/KR100241209B1/ko not_active IP Right Cessation
- 1995-02-25 CN CN95101850A patent/CN1040377C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0669619B1 (en) | 2000-04-19 |
EP0669619A2 (en) | 1995-08-30 |
EP0669619A3 (ko) | 1995-10-04 |
DE69516328D1 (de) | 2000-05-25 |
JP3155879B2 (ja) | 2001-04-16 |
CN1113347A (zh) | 1995-12-13 |
DE69516328T2 (de) | 2000-09-21 |
JPH07240094A (ja) | 1995-09-12 |
KR100241209B1 (ko) | 2000-02-01 |
CN1040377C (zh) | 1998-10-21 |
US5592421A (en) | 1997-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950025773A (ko) | 반도체집적회로장치 | |
KR930024010A (ko) | 불휘발성 반도체 기억장치 | |
KR940006345A (ko) | 부스트 전압 발생 회로 | |
KR910019056A (ko) | 내부강압 전원전압을 가지는 반도체 장치에 있어서의 기판전압 발생회로 | |
KR970051173A (ko) | 승압펄스 발생회로 | |
KR950021481A (ko) | 내부 강압전원 회로 | |
KR850008564A (ko) | 반도체 집적회로 장치 | |
KR940010488A (ko) | 충전 펌프 회로 | |
KR950026117A (ko) | 고속 데이타 전송을 위한 부스트랩 회로 | |
KR920018758A (ko) | 집적 반도체 회로 | |
KR860009423A (ko) | 반도체 승압 신호 발생회로 | |
KR970067368A (ko) | 워드선 활성화전압의 안정화회로를 가지는 반도체기억장치 | |
KR950028263A (ko) | 전압 변환 회로 | |
KR960706219A (ko) | 승압회로(Boosting Circuit) | |
KR970029739A (ko) | 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치 | |
KR940023028A (ko) | 금속 산화물 반도체(mos) 트랜지스터를 이용한 전압/전류 변환 회로 | |
JP2718258B2 (ja) | 出力回路 | |
KR960015904A (ko) | 반도체 집적장치의 내부전압 승압회로 | |
KR970701947A (ko) | 클록 스윙을 감소시킨 저전력손실 집적회로(low loss integrated circuit with reduced clock swing) | |
KR970023446A (ko) | 네가티브 전압 구동 회로 | |
KR970071824A (ko) | 워드 라인 드라이버 회로 | |
KR960019978A (ko) | 펄스 발생기 | |
KR980004934A (ko) | 어레이회로 제어용 내부전압을 이용한 승압전원 발생장치 | |
KR970013337A (ko) | 반도체장치 | |
KR970051075A (ko) | 반도체 메모리장치의 전압 승압회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |