KR850008564A - 반도체 집적회로 장치 - Google Patents

반도체 집적회로 장치 Download PDF

Info

Publication number
KR850008564A
KR850008564A KR1019850003556A KR850003556A KR850008564A KR 850008564 A KR850008564 A KR 850008564A KR 1019850003556 A KR1019850003556 A KR 1019850003556A KR 850003556 A KR850003556 A KR 850003556A KR 850008564 A KR850008564 A KR 850008564A
Authority
KR
South Korea
Prior art keywords
circuit
voltage
semiconductor integrated
power supply
integrated circuit
Prior art date
Application number
KR1019850003556A
Other languages
English (en)
Other versions
KR930004175B1 (ko
Inventor
노부유기(외3) 사도우
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR850008564A publication Critical patent/KR850008564A/ko
Application granted granted Critical
Publication of KR930004175B1 publication Critical patent/KR930004175B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards

Abstract

내용 없음

Description

반도체 집적회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 MNOS를 기억소자로하는 기억장치에 이용하였을때의 1실시예를 도시한 회로도.
제2도는 그 고전압 발생회로의 1실시예를 도시한 회로도.
제3도 내지 정류회로의 회로도.
제6도는 반도체 기판의 단면도.

Claims (13)

  1. 반도체 집적회로 장치와, 외부단자에서 공급되는 전원전압을 그 전원전압으로서 받고, 상기 전원전압과 틀린 레벨의 출력전압을 형성하는 전압변환회로와, 그 기억정보의 변화를 위해서 상기 출력전압을 필요로하는 기억회로와, 상기 기억회로의 기억정보가 변화되어야할 때, 제1레벨에서 제2레벨로 변화되는 제어신호가 공급되는 제어선과, 전원투입에 의해서 제1상태로되고, 또한 상기 제어신호의 제레벨에 의해서 제1상태로되는 전원투입 검출회로, 및 상기 전원투입 검출회로의 출력을 받아, 전원 투입검출회로가 상기 제1상태로 되어있는 기간에 있어서 상기 전압변환회로의 출력을 무효로하는 제어회로로 된다.
  2. 특허청구의 범위 제1항의 반도체 집적회로 장치에 있어서, 상기 반도체 기억장치는 반도체 불휘발성 메모리로 된다.
  3. 특허청구의 범위 제2항의 반도체 집적회로장치에 있어서, 상기 반도체 불휘발성 메모리는 FAMOS로 된다.
  4. 특허청구의 범위 제2항의 반도체 집적회로 장치에 상기 반도체 불휘발성 메모리는, 전기적인 소거와 기억이 가능한 기억소자로 된다.
  5. 특허청구의 범위 제2항의 반도체 집적회로 장치에 있어서, 상기 전원투입 검출회로는, 전원투입에 의해서 제1상태로되고, 또한 상기 제어신호에 의해서 제2상태로 되는 플립플롭 회로도 된다.
  6. 특허청구의 범위 제2항의 반도체 집적회로 장치에 있어서, 상기 플립플롭 회로는, 게이트 드레인 사이가 교차결합된 1쌍의 MOSFET, 전원투입시에 상기 1쌍의 MOSFET의 드레인에 각각 서로가 틀린 상승속도의 전위변화를 주는 1쌍의 부하소자 및 제어신호에 의해서 스위치제어되는 제어 MOSFET로 된다.
  7. 특허청구의 범위 제2항의 반도체 집적회로장치에 있어서, 상기 전압변화 회로는, 주기적 펄스신호를 받음으로인하여 전원전압 레벨보다도 큰 레벨의 승압된 출력전압을 출력하는 승압회로로 되고, 상기 제어회로는 상기 전압변환회로에 공급되는 상기 펄스 신호를 제어하는 게이트 회로로 된다.
  8. 특허청구의 범위 제7항의 반도체 집적회로 장치에 있어서, 상기 전압 변환회로는 그 출력전압의 레벨을 제한하기 위한 정전압 소자로 된다.
  9. 특허청구의 범위 제8항의 반도체 집적회로는 또 상기 전압변환회로의 동작이 정지되어 있는 기간에 있어서 상기 정전압소자에 의한 전압제한작용을 무효로 하기 위한 스위치 소자 및 상기 전압 변환회로의 출력단자에 결합되고, 또한 외부에서 전압을 공급될 수 있도록 된 단자로 된다.
  10. 특허청구의 범위 제7항의 반도체 집적회로는 또, 상기 제어회로에 공급하기 위한 주기적인 펄스 신호를 형성하는 발진회로로 된다.
  11. 반도체 집적회로 장치는, 주기적인 펄스신호를 받는 것에 의해서 회로의 전원전압 이상의 레벨의 출력전압을 형성하는 승압회로와, 그 기억정보의 변화를 위하여 상기 출력전압을 필요로하는 반도체 불휘발성 메모리와, 상기 반도체 불휘발성 메모리의 기억정보의 호출에 있어서, 제1 레벨로 되며, 또한 상기 반도체 불휘발성 메모리으로의 기억정보의 기억에 있어서, 제2레벨로 되는 제어신호가 공급되는 제어선, 및, 전원 투입이 투입되고나서 상기 제어신호가 상기 제1레벨로 될 때까지의 기간에 있어서, 상기 승압회로의 출력전압을 무효로하는 제어회로로 된다.
  12. 특허청구의 범위 제11항의 반도체 집적회로장치에 있어서, 상기 제어회로는, 상기 승압회로에 공급되어야할 펄스신호를 제어하는 게이트 회로로 된다.
  13. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850003556A 1984-05-25 1985-05-23 반도체 집적 회로장치 KR930004175B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP84-104629 1984-05-25
JP59-104629 1984-05-25
JP10462984A JPH077599B2 (ja) 1984-05-25 1984-05-25 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR850008564A true KR850008564A (ko) 1985-12-18
KR930004175B1 KR930004175B1 (ko) 1993-05-21

Family

ID=14385729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850003556A KR930004175B1 (ko) 1984-05-25 1985-05-23 반도체 집적 회로장치

Country Status (3)

Country Link
US (2) US4692904A (ko)
JP (1) JPH077599B2 (ko)
KR (1) KR930004175B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077599B2 (ja) * 1984-05-25 1995-01-30 株式会社日立製作所 半導体集積回路装置
US4819212A (en) * 1986-05-31 1989-04-04 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with readout test circuitry
JPS63153799A (ja) * 1986-08-08 1988-06-27 Nec Corp 半導体メモリ
JPH01158777A (ja) * 1987-12-15 1989-06-21 Sony Corp フローティングゲート型不揮発性メモリ
US5253200A (en) * 1987-12-15 1993-10-12 Sony Corporation Electrically erasable and programmable read only memory using stacked-gate cell
JPH0642318B2 (ja) * 1988-01-18 1994-06-01 株式会社東芝 半導体メモリ
FR2640798B1 (fr) * 1988-12-20 1993-01-08 Bull Cp8 Dispositif de traitement de donnees comportant une memoire non volatile electriquement effacable et reprogrammable
JP3059737B2 (ja) * 1989-12-25 2000-07-04 シャープ株式会社 半導体記憶装置
JP3228759B2 (ja) * 1990-01-24 2001-11-12 セイコーエプソン株式会社 半導体記憶装置及びデータ処理装置
GB9007790D0 (en) 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
US5267201A (en) * 1990-04-06 1993-11-30 Mosaid, Inc. High voltage boosted word line supply charge pump regulator for DRAM
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
US5347173A (en) * 1990-07-31 1994-09-13 Texas Instruments Incorporated Dynamic memory, a power up detection circuit, and a level detection circuit
KR940005695B1 (ko) * 1990-12-19 1994-06-22 삼성전자 주식회사 불휘발성 기억소자의 로우 디코더 회로
EP0576774B1 (en) * 1992-06-30 1999-09-15 STMicroelectronics S.r.l. Voltage regulator for memory devices
KR960012789B1 (ko) * 1993-12-01 1996-09-24 현대전자산업 주식회사 부트스트랩 회로
JP3328463B2 (ja) * 1995-04-06 2002-09-24 株式会社日立製作所 並列型不揮発性半導体記憶装置及び同装置の使用方法
JP3163031B2 (ja) * 1997-03-28 2001-05-08 三洋電機株式会社 トリミング回路
JPH11297072A (ja) * 1998-04-13 1999-10-29 Nec Corp 半導体記憶装置とその制御方法
KR100347531B1 (ko) * 1999-12-28 2002-08-03 주식회사 하이닉스반도체 플래시 메모리의 워드라인 바이어스 제어회로
JP2005189834A (ja) * 2003-12-03 2005-07-14 Renesas Technology Corp 半導体装置およびその試験方法
JP5422886B2 (ja) * 2007-12-25 2014-02-19 凸版印刷株式会社 半導体装置
ITTO20120192A1 (it) 2012-03-05 2013-09-06 St Microelectronics Srl Architettura e metodo di decodifica per dispositivi di memoria non volatile a cambiamento di fase

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595488A (ja) * 1982-07-01 1984-01-12 Fujitsu Ltd 半導体装置
JPS6085498A (ja) * 1983-10-18 1985-05-14 Toshiba Corp 半導体集積回路
JPH077599B2 (ja) * 1984-05-25 1995-01-30 株式会社日立製作所 半導体集積回路装置

Also Published As

Publication number Publication date
US4881201A (en) 1989-11-14
JPS60251598A (ja) 1985-12-12
US4692904A (en) 1987-09-08
JPH077599B2 (ja) 1995-01-30
KR930004175B1 (ko) 1993-05-21

Similar Documents

Publication Publication Date Title
KR850008564A (ko) 반도체 집적회로 장치
US5521547A (en) Boost voltage generating circuit
KR950702759A (ko) 반브리지 구동 회로 (Circuit for driving a half-bridge)
US5184030A (en) Back bias generating circuit
KR930024010A (ko) 불휘발성 반도체 기억장치
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
US4667312A (en) Charge pump method and apparatus
KR0127318B1 (ko) 백바이어스전압 발생기
KR19980058192A (ko) 반도체 메모리 소자의 기판 전압 발생 회로
KR860009423A (ko) 반도체 승압 신호 발생회로
KR970076865A (ko) 불휘발성 반도체 메모리 장치의 차지 펌프 회로
KR890015507A (ko) 전원전압상승검출회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
JPH09294367A (ja) 電圧供給回路
KR930001236A (ko) 전원전압 변동에 둔감한 특성을 갖는 기판 전압 레벨 감지회로
KR960019311A (ko) 양/음 고전압 발생 전원의 출력전위 리셋회로
KR960019299A (ko) 승압 전위 발생 기능을 갖는 반도체 기억장치
ATE34054T1 (de) Taktschaltung.
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
JP3779403B2 (ja) 半導体メモリ装置の電圧昇圧回路
KR980005006A (ko) Vcc 검출수단을 이용한 비트라인 전압 보상회로
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
JP2591222B2 (ja) 電源電圧降圧回路
KR100342872B1 (ko) 전압 강하 변환기
KR100219493B1 (ko) 반도체장치의 초기전원전압 공급회로 및 이를이용한 승압전압 발생기

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960514

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee