KR100347531B1 - 플래시 메모리의 워드라인 바이어스 제어회로 - Google Patents

플래시 메모리의 워드라인 바이어스 제어회로 Download PDF

Info

Publication number
KR100347531B1
KR100347531B1 KR1019990063975A KR19990063975A KR100347531B1 KR 100347531 B1 KR100347531 B1 KR 100347531B1 KR 1019990063975 A KR1019990063975 A KR 1019990063975A KR 19990063975 A KR19990063975 A KR 19990063975A KR 100347531 B1 KR100347531 B1 KR 100347531B1
Authority
KR
South Korea
Prior art keywords
voltage
word line
line bias
bootstrap
test mode
Prior art date
Application number
KR1019990063975A
Other languages
English (en)
Other versions
KR20010061479A (ko
Inventor
홍성훈
강진아
김상수
장윤수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990063975A priority Critical patent/KR100347531B1/ko
Publication of KR20010061479A publication Critical patent/KR20010061479A/ko
Application granted granted Critical
Publication of KR100347531B1 publication Critical patent/KR100347531B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 플래시 메모리의 워드라인 바이어스 제어회로에 관한 것인데, 전원전압에 관계없이 독출시 항상 부팅을 실시하여 워드라인 바이어스를 증가시키는 1차부트스트랩부와, 1차부트스트랩부에 의하여 증가된 워드라인 바이어스를 한번 더 증가시키는 2차부트스트랩부와, 워드라인 바이어스의 전압과 외부에서 입력되는 테스트모드 신호에 따라서 2차부트스트랩부의 인에이블 여부를 제어하는 전압검출부를 포함하여 이루어진다.

Description

플래시 메모리의 워드라인 바이어스 제어회로{Control circuit for word line bias of flash memory}
본 발명은 플래시 메모리의 워드라인 바이어스 제어회로에 관한 것으로, 상세하게는 워드라인 바이어스의 레벨을 조절하여 낮은 전원전압을 이용하는 플래시 메모리의 OP 라이프 테스트 시간을 단축시킬 수 있는 플래시 메모리의 워드라인 바이어스 제어회로에 관한 것이다.
통상적으로 플래시 소자의 테스트는 5.5볼트의 전원전압, 125℃에서 약 1000시간의 독출동작을 실시하여, 300개의 샘플 중 2개 이하의 불량만을 정상으로 인정한다.
플래시 소자의 독출 조건은 5볼트 플래시 소자의 경우 워드라인에는 전원전압이 인가되며, 전원전압에 따라 워드라인도 증가를 하게 되므로 높은 전원전압에서 독출을 하여 전압가속이 가능하다. 2볼트, 3볼트 플래시 소자의 경우에는 워드라인에 전원전압이 인가될 경우에는 셀 전류가 충분히 크지 않아 워드라인 바이어스를 부팅시켜 일정한 전압으로 조정하여 워드라인 바이어스를 일정하게 유지한다.
그런데, 워드라인의 바이어스를 일정한 전압으로 조정하게 되면 독출장애를 줄일 수는 있으나, OP 수명 테스트시 워드라인 바이어스 4볼트 내외로 고정되어 가속을 시킬 수가 없어서 시간이 오래 걸리는 문제점이 있었다.
따라서 본 발명은, 독출 조건 중 테스트 모드를 이용하여 워드라인 바이어스의 증가에 의하여 전압가속을 시켜 OP 라이프 모니터링 시간을 줄여 신뢰성 테스트의 결과를 조기에 확인할 수 있도록 하는 플래시 메모리의 워드라인 바이어스 제어회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 메모리의 워드라인 바이어스제어회로는, 전원전압에 관계없이 독출시 항상 부팅을 실시하여 워드라인 바이어스를 증가시키는 1차부트스트랩부, 1차부트스트랩부에 의하여 증가된 워드라인 바이어스를 한번 더 증가시키는 2차부트스트랩부, 워드라인 바이어스의 전압과 외부에서 입력되는 테스트모드 신호에 따라서 2차부트스트랩부의 인에이블 여부를 제어하는 전압검출부를 포함하여 이루어지는 것을 특징으로 하는 구성이다. 그리고 테스트모드신호를 래치하며 전원전압이 다운될 때까지 래치 상태를 유지하는 테스트모드 레지스터를 더 포함하여 이루어지며, 전압검출부는 테스트모드 신호가 디세이블 되면 1차부트스트랩부에 의해 증가된 워드라인 바이어스의 전압을 검출하여, 그 검출된 결과가 미리 설정된 기준전압 이하이면 2차부트스트랩부를 인에이블시키는 반면 그 검출된 결과가 상기 기준전압 이상이면 2차부트스트랩부를 디세이블시키며, 테스트모드 신호가 인에이블되면 2차부트스트랩부를 디세이블시키는 것을 특징으로 하는 구성이다.
도 1은 본 발명에 따른 플래시 메모리의 워드라인 바이어스 제어회로의 블록도이다.
도 2는 도 1의 제어 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 1차부트스트랩부 20: 2차부트스트랩부
30: 테스트레지스터 40:전압검출부
이하에서는 첨부된 도면을 참조하여 본 발명을 상세하게 설명하겠다.
본 발명에 따른면, 2볼트 플래시 소자는 낮은 전원전압(약 2.2볼트 이하)에서 부트스트랩회로의 펌핑에 의하여 최대 약 3.4볼트의 워드라인 바이어스를 이용할 수 있다. 따라서 약 4볼트의 워드라인 바이어스를 이용하기 위해서는 2개의 부트스트랩회로를 이용하여 2단계의 부팅(booting)을 적용시킨다.
즉, 낮은 전원전압을 1차 부팅으로 워드라인 바이어스를 1차적으로 증가시키고, 2차 부팅에 의하여 1차 증가된 워드라인 바이어스를 더욱 증대 시켜 약 4볼트 정도의 워드라인 바이어스를 만든다.
도 1을 참조하여 본 발명에 따른 플래시 메모리의 워드라인 바이어스 제어회로를 설명하면 다음과 같다.
먼저, 전원전압(Vcc)에 관계없이 독출시 항상 부팅을 실시하여 1차적으로 워드라인 바이어스를 증가시키는 1차부트스트랩부(10)와, 후술하는 전압검출부(40)의 출력신호에 따라서 낮은 전원전압에서 인에이블되어 1차부트스트랩부(10)에서 증가시킨 워드라인 바이어스를 한번 더 증가시키는 2차부트스트랩부(20)와, 워드라인(W/L)의 전압을 일정하게 유지시키기 위하여 워드라인(W/L)의 전압 레벨을 검출하며 그 검출된 레벨에 따라서 2차부트스트랩부(20)의 인에이블 여부를 결정하는 신호를 출력하는 전압검출부(40)로 이루어진다.
전술한 구성에 따른 동작은 정상독출동작과 전압가속 독출동작으로 나뉠 수 있다.
먼저 정상 독출동작은 다음과 같다.
정상독출동작에서는 테스트모드신호를 디세이블시킨다. 테스트모드신호가 디세이블되면 전압검출부(40)는 워드라인 전압에 따라서 2차 부트스트랩부(20)를 동작시킨다.
전압 가속 독출 동작은 다음과 같다.
OP 라이프 테스트와 같은 전압가속이 필요한 경우 플래시 소자의 테스트모드신호를 인에이블시킴으로써 전압검출부(40)의 출력신호에 의하여 2차부트스트랩회로(20)를 항상 동작하도록 만든다.
그러므로 전원전압의 레벨에 관계없이 항상 1차부트스트랩부(10)와 2차부트스트랩부(40)에 의한 2번의 부팅으로 높은 워드라인 바이어스를 발생시킨다. 이때 테스트모드신호는 임의의 테스트 레지스터(30)에 래치된다. 테스트 레지스터(30)는 테스트모드신호를 래치된 후에는 전원전압이 영볼트가 되지 않는한 계속 래치되기 때문에 지속적인 독출동작을 실시하더라도 2번 부팅된 워드라인 바이어스를 발생시킨다.
즉, OP 라이프 테스트시 테스트모드신호를 인에이블 시키면 독출동작을 지속적으로 실시할 수 있어 OP 라이프 테스트 시간을 줄일 수 있다.
도 2에 도시한 제어 흐름도를 참조하여 전술한 동작을 설명하면 다음과 같다.
먼저, 테스트모드 신호가 인에이블되어 있는지를 판단한다(S10). 단계(S10)에서 테스트모드 신호가 인에이블되었다고 판단되면 2차부트스트랩부(20)를 인에이블시킨다. 테스트모드 신호가 인에이블되면 그 신호는 래치되는데, 전압검출부(30)는 래치된 테스트모드 신호에 의하여 2차부트스트랩부(20)를 인에이블시킨다. 이때 2차부트스트랩부(20)는 1차부트스트랩부(10)에 의하여 상승된 워드라인의 전압을 더욱 상승시킨다.
그런데 단계(S10)에서 테스트모드가 인에이블되지 않았다고 판단되면 전압검출부(40)는 워드라인의 전압을 검출한다. 전압검출부(40)는 워드라인의 전압을 검출하여 그 검출된 전압이 미리 설정된 기준전압 이상인지를 판단한다(S30).
판단(S30)에서 전압검출부(40)에 의해서 검출된 전압이 미리 설정된 기준전압 이상이라고 판단되면 전압검출부(40)는 하이신호인 인에이블신호를 출력한다. 전압검출부(40)에서 출력되는 하이신호인 인에이블신호에 의하여 2차부트스트랩부(20)는 디세이블(disable)되어 1차부트스트랩부(10)에 의해서만 워드라인의 전압을 상승시킨다.
하지만 판단(S30)에서 검출된 워드라인의 전압이 미리 설정된 기준전압 이상이 아니라고 판단되면 전압검출부(40)는 로우신호인 인에이블신호를 출력한다. 전압검출부(40)에서 출력되는 로우신호인 인에이블신호에 의하여 2차부트스트랩부(20)는 인에이블되어 1차부트스트랩부(10)와 2차부트스트랩부(20)에 의해서 워드라인의 전압 상승이 이루어진다.
본 발명에 따른 플래시 메모리의 워드라인 제어회로에 의하면, 테스트모드 신호에 의하여 워드라인 바이어스의 레벨을 조절할 수 있을 뿐만 아니라, 낮은 전원전압을 이용하는 플래시 소자의 OP 라이프 테스트 시간을 단축시킬 수 있다.

Claims (4)

  1. 전원전압에 관계없이 독출시 항상 부팅을 실시하여 워드라인 바이어스를 증가시키는 1차부트스트랩부,
    상기 1차부트스트랩부에 의하여 증가된 워드라인 바이어스를 한번 더 증가시키는 2차부트스트랩부,
    상기 워드라인 바이어스의 전압과 외부에서 입력되는 테스트모드 신호에 따라서 상기 2차부트스트랩부의 인에이블 여부를 결정하여 상기 워드라인 바이어스의 전압을 조절하는 전압검출부를 포함하여 이루어지는 것을 특징으로 하는 플래시 메모리의 워드라인 바이어스 제어회로.
  2. 제 1항에 있어서,
    상기 테스트모드신호를 래치하며 전원전압이 다운될 때까지 래치 상태를 유지하는 테스트모드 레지스터를 더포함하여 이루어지는 플래시 메모리의 워드라인 바이어스 제어회로.
  3. 제 1항에 있어서,
    상기 전압검출부는, 상기 테스트모드 신호가 디세이블 되면 상기 1차부트스트랩부에 의해 증가된 워드라인 바이어스의 전압을 검출하여, 그 검출된 결과가 미리 설정된 기준전압 이하이면 상기 2차부트스트랩부를 인에이블시키는 반면 그 검출된 결과가 상기 기준전압 이상이면 상기 2차부트스트랩부를 디세이블시키는 것을 특징으로 하는 플래시 메모리의 워드라인 바이어스 제어회로.
  4. 제 1항에 있어서,
    상기 전압검출부는, 상기 테스트모드 신호가 인에이블되면 상기 2차부트스트랩부를 디세이블시키는 것을 특징으로 하는 플래시 메모리의 워드라인 바이어스 제어회로.
KR1019990063975A 1999-12-28 1999-12-28 플래시 메모리의 워드라인 바이어스 제어회로 KR100347531B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063975A KR100347531B1 (ko) 1999-12-28 1999-12-28 플래시 메모리의 워드라인 바이어스 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063975A KR100347531B1 (ko) 1999-12-28 1999-12-28 플래시 메모리의 워드라인 바이어스 제어회로

Publications (2)

Publication Number Publication Date
KR20010061479A KR20010061479A (ko) 2001-07-07
KR100347531B1 true KR100347531B1 (ko) 2002-08-03

Family

ID=19631294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063975A KR100347531B1 (ko) 1999-12-28 1999-12-28 플래시 메모리의 워드라인 바이어스 제어회로

Country Status (1)

Country Link
KR (1) KR100347531B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692904A (en) * 1984-05-25 1987-09-08 Hitachi, Ltd. Semiconductor integrated circuit device
US5986935A (en) * 1997-07-28 1999-11-16 Kabushiki Kaisha Toshiba Semiconductor memory device with high voltage generation circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692904A (en) * 1984-05-25 1987-09-08 Hitachi, Ltd. Semiconductor integrated circuit device
US5986935A (en) * 1997-07-28 1999-11-16 Kabushiki Kaisha Toshiba Semiconductor memory device with high voltage generation circuit

Also Published As

Publication number Publication date
KR20010061479A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
KR960005387Y1 (ko) 반도체 메모리의 번 인 테스트(Burn-In Test) 장치
US6629047B1 (en) Method and apparatus for flash voltage detection and lockout
US6185712B1 (en) Chip performance optimization with self programmed built in self test
US6564351B2 (en) Circuit and method for testing an integrated circuit
US5699295A (en) Current detection circuit for reading a memory in integrated circuit form
US7516347B2 (en) Electronic device having power-down mode and method of reducing power consumption
KR20010070100A (ko) 전기적으로 소거 가능한 프로그램 가능 읽기 전용메모리를 신뢰성있게 프로그래밍하기 위한 전압 레벨을결정하기 위한 방법, 시스템 및 장치
KR100561981B1 (ko) 오기입 방지 회로 및 오기입 방지 회로를 포함하는 반도체장치
US7180811B2 (en) Semiconductor memory device informing internal voltage level using ready/busy pin
KR20060119569A (ko) 이동 통신 단말기의 부팅 제어 장치와 방법
US6756833B2 (en) Delayed signal generation circuit
KR100347531B1 (ko) 플래시 메모리의 워드라인 바이어스 제어회로
US11475963B2 (en) Semiconductor memory with data protection function and data protection method thereof
US6340902B1 (en) Semiconductor device having multiple power-supply nodes and capable of self-detecting power-off to prevent erroneous operation
KR100604905B1 (ko) Ｖｐｐ 레벨을 독립적으로 제어하는 반도체 메모리 장치
KR100587077B1 (ko) 메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치
US11641160B1 (en) Power providing circuit and power providing method thereof
KR100936849B1 (ko) 첫번째 유효한 ｎａｎｄ 명령에 따른 구성설정의 마무리
US6411070B1 (en) Power control apparatus for timely powering down individual circuit block
US6388923B1 (en) Voltage stabilizer of embedded flash memory
US10607682B2 (en) Operation control circuit and semiconductor memory device including the operation control circuit
KR20050005037A (ko) 반도체 장치용 차아지 펌핑회로
US7126411B2 (en) High voltage generator
US20210071675A1 (en) Fan control system
KR100224670B1 (ko) 승압 전압 제어방법 및 승압 전압 검출기 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee